JPH01315857A - 共有メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、共有メモリアクセス方式、更に詳細には、複
数のメモリアクセス装置からリードライト可能な共有メ
モリのアクセス方式に関する。

（従来の技術） 第５図は、従来の共有メモリアクセス方式の構成図であ
る。この図において、１及び２はアドレスバスドライバ
、３はデータバスドライバ、４はリードデータバスドラ
イバ、５は共有メモリアクセスコントロール、６は共有
メモリである。５０１はメモリアクセス装置Ａより共有
メモリ６のアクセス番地を指定するためのアドレスバス
線（ＡＤＲＡ）　、　５０２はメモリアクセス装置Ｂよ
り共有メモリ６のアクセス番地を指定するためのアドレ
スバス線（ＡＤＲＢ）　、　５０３は前記メモリアクセ
ス装置Ａに接続されたデータバス線（ＤＡＴＡ　Ａ）、
　５０４は前記メモリアクセス装置Ｂに接続されたデー
タバス線（ＯＡＴＡ　Ｂ）、　　５０５及び５０６は前
記ＡＤＲＡ３０１又はＡＤＲＢ５０２が有効になったこ
とを示す前記メモリアクセス装置Ａ又はＢからの共有メ
モリリフウェスト線（ＲＥＱ　Ａ、　ＲＥＱ　Ｂ）、５
０７及び５０８は前記メモリアクセス装置Ａ又はＢから
の共有メモリ読出し線（ＲＥＡＤ　Ａ、　ＲＥＡＤ　Ｂ
）、５０９は前記メモリアクセス装置Ａからの共有メモ
リ書込み線（ＷＲＩＴＥ　Ａ）　、５１０は共有メモリ
６をアクセスするためのタイミングを作ったり、メモリ
アクセス装置Ａ又はＢの共有メモリアクセス線を切換え
るタイムスロット周期を作るためのクロックである。５
１１は前記アドレスバスドライバ１又は２によりＡＤＲ
Ａ３０１又はＡＤＲＢ５０２と接続される共有メモリ６
のアドレス線（ＭＥＭ　ＡＤＲ）　、５１２は前記デー
タバスドライバ３又はリードデータバスドライバ４によ
り　ＤＡＴＡ　Ａ３０３又はＤＡＴＡ　８５０４と接続
され、共有メモリ６へのデータの書込み又はデータの読
出しを行なうためのデータ線（ＭＥＭ　ＤＡＴＡ）、５
１３は共有メモリ６のアクセス権がメモリアクセス装置
Ａに移ったことを示すＡ　ＣＹＣＥＮＢ線、５１４は共
有メモリ６のアクセス権がメモリアクセス装置Ｂに移っ
たことを示すＢ　ＣＹＣＥＮＢ線、５１５はメモリアク
セス装置Ａ又はＢへ共有メモリデータを読出すために共
有メモリアクセスコントロール５によりタイミング化さ
れた読出し線（ＭＥＭ　ＲＥＡＤ）、５１６はメモリア
クセス装置Ａから共有メモリ６にデータを書込むために
共有メモリアクセスコントロール５によりタイミング化
された書込み線（ＭＥＭ　ＷＲＩＴＥ）、５１７及び５
１８は、夫々、メモリアクセス装置Ａ又はＢからの共有
メモリアクセスに対し読出しデータ又は書込みデータが
確立したことを示すＡ　ＣＹＣＲＤＹ線及びＢ　ＣＹＣ
ＲＤＹ線である。そして、アドレスバスドライバ１は、
Ａ　ＣＹＣＥＮＢ５１３によりＡＤＲＡ３０１とＭＥＭ
　ＡＤＲ５１１との接続又は切断を行ない、アドレスバ
スドライバ２は、Ｂ　ＣＹＣＥＮＢ５１４によりＡＤＲ
Ｂ５０２とＭＥＭ　ＡＤＲ５１１との接続又は切断を行
なう。データバスドライバ３は、Ａ　ＣＹＣＥＮＢ５１
３により　ＤＡＴＡ　Ａ３０３とＭＥＭ　ＤＡＴＡ５１
２との接続又は切断を行ない、リードデータバスドライ
バ４は、Ｂ　ＣＹＣＥＮＢ５１４によりＤＡＴＡ　Ｂ　
５０４とＭＥＭ　ＤＡＴＡ５１２　との接続又は切断を
行なう。共有メモリアクセスコントロール５は、メモリ
アクセス装置Ａ又はＢから共有メモリ６をアクセスする
ための切換え制御や、共有メモリ６への書込み又は読出
しのためのタイミングを作成する。共有メモリ６は、ラ
ンダムアクセスメモリ（ＲＡＭ）で構成され、メモリア
クセス装置Ａ及びＢのいずれからもアクセスされる。

次に、第５図の共有メモリアクセス方式の動作を説明す
るが、その前に従来方式におけるアクセス権の設定方法
について説明する。

従来方式においては、一般に、メモリアクセス装置Ａ及
びＢからのアクセス権が一方に片寄らないタイム、スロ
ット方式の共有メモリが使用されている。このタイムス
ロット方式では、共有メモリアクセスコントロール５が
一定の周期（タイムスロット周期）の信号を作成し、メ
モリアクセス装置Ａ又はＢからのアクセス要求を受は入
れる優先権を周期ごとに交互に割当てる。すなわち、メ
モリアクセス装置Ａの周期（Ａ　ＣＹＣ）　、メモリア
クセス装置Ｂの周期（Ｂ　ＣＹＣ）　、Ａ　ＣＹＣ、Ｂ
　ＣＹＣ−・・といった具合に交互に割当てる。そして
、Ｂ　ＣＹＣからＡ　ＣＹＣ又はＡ　ＣＹＣからＢ　Ｃ
ＹＣへの切換時にアクセス要求のサンプリングが行なわ
れ、例えばＡ　ＣＹＣからＢ　ＣＹＣの切換時にメモリ
アクセス装置Ｂからのアクセス要求がサンプリングされ
ると、たとえメモリアクセス装置Ａからのアクセス要求
が競合しても、共有メモリ６へのアクセス権がメモリア
クセス装置Ｂに割当てられる。このように、従来方式で
は、タイムスロット周期とサンブリングタイミングＴＳ
が一致しており、サンプリングタイムＴＳはメモリアク
セス装置Ａ又はＢのうちのアクセス時間の大きい側のア
クセス時間に設定されていた。従って、メモリアクセス
装置ＡはＡ　ＣＹＣ間に、メモリアクセス装置ＢはＢ　
ＣＹＣの間に共有メモリ６への書込み又は読出し動作を
完了するようになっていた。

第６図は、従来の共有メモリアクセス方式の動作を示す
タイムチャートである。

今、Ａ　ＣＹＣ時にメモリアクセス装置Ａ及びＢの双方
から夫々書込み要求であるＲＥＱ　Ａ３０５゜ＷＲＩＴ
Ｅ　Ａ３０９と読出し要求であるＲＥＱ　Ｂ５０Ｂ。

ＲＥＡＤ　Ｂ５０８があったとする。このときＡ　ＣＹ
ＣからＢ　ＣＹＣへの切換点で前記ＲＥＱ　Ｂ５０６が
サンプリングされる。Ｂ　ＣＹＣＥＮＢ信号５１４がオ
ンとなり、アドレスバスドライバ２を通して、メモリア
クセス装置Ｂのアドレス線であるＡＤＨＢ５０２と共有
メモリ６のアドレス線であるＭＥＭ　ＡＤＲ５１１とが
接続され、共有メモリ６に対しアクセス番地が指定され
る。同時に、リードデータバスドライバ４を通してメモ
リアクセス装置Ｂのデータ線であるＤＡＴＡ　８５０４
と共有メモリ６のデータ線であるＭＥＭ　ＤＡＴＡ５１
２とが接続される。また、共有メモリアクセスコントロ
ール５により作成された共有メモリ読出しのためのタイ
ミング信号ＭＥＭ　ＲＥＡＤ５１５により共有メモリ６
からデータが読出されると同時に、共有メモリ６はデー
タが確立したことを示すレディ信号であるＢ　ＣＹＣＲ
ＤＹ信号５１８を前記メモリアクセス装置Ｂに送出する
。前記メモリアクセス装置Ｂは前記Ｂ　ＣＹＣＲＤＹ信
号５１８を検出し、共有メモリ６より読出したデータを
Ｂ　ＣＹＣ内に取込むと同時に読出し要求信号ＲＥＱ　
Ｂ５０６及びＲＥＡＤ　Ｂ５０８をオフにする。共有メ
モリアドレスコントロール５は、ＲＥＱ　Ｂ５０６及び
ＲＥＡＤ　Ｂ５０Ｂがオフしたことを検出し、メモリア
クセス装置Ｂの共有メモリアクセス権であるＢ　ＣＹＣ
ＥＮＢ５１４とＭＥＭ　ＲＥＡＤ５１５をオフにし、共
有メモリ６の読出し動作を終了させると共に、アドレス
バスドライバ２及びリードデータバスドライバ４もオフ
にし、前記ＡＤＲＢ　５０２及びＤＡＴＡ　Ｂ５０４と
ＭＥＭ　ＡＤＲ５１１及びＭＥＭ　ＤＡＴＡ５１２との
接続を切放す。このようにして、Ｂ　ＣＹＣ内において
メモリアクセス装置Ｂからのアクセスを終了する。

次にメモリアクセス装置Ａから共有メモリ６への書込み
動作について説明する。

書込み要求であるＲＥＱ　Ａ３０５及びＷＲＩＴＥ　Ａ
３０９はメモリアクセス装置Ｂのアクセス終了後も継続
しているので、Ｂ　ＣＹＣからＡ　ＣＹＣへの切換点で
前記ＲＥＱ　Ａ３０５がサンプリングされる。Ａ　ＣＹ
ＣＥＮＢ５１３がオンとなり、アドレスバスドライバ１
及びデータバスドライバ３を通して、メモリアクセス装
置Ａのアドレス線であるＡＤＲＡ３０１と共有メモリ６
のアドレス線であるＭＥＭ　ＡＤＲ５１１が接続され、
共有メモリ６に対しアクセス番地が指定され：同時にメ
モリアクセス装置Ａのデータ線であるＤＡＴＡ　Ａ３０
３と共有メモリ６のデータ線であるＭＥＭ　ＤＡＴＡ５
１２が接続される。また共有メモリアクセスコントロー
ル５により作成された共有メモリ書込みのためのタイミ
ング信号ＭＥＭ　ＷＲＩＴＥ５１６により共有メモリ６
にデータが書込まれると同時に、共有メモリ６はレディ
信号Ａ　ＣＹＣＲＤＹ５１７を前記メモリアクセス装置
Ａに送出する。メモリアクセス装置Ａは前記Ａ　ＣＹＣ
ＲＤＹ５１７を検出し、書込み要求信号ＲＥＱ　Ａ３０
５及びＷＲＩＴＥ　Ａ３０９をオフにする。共有メモリ
アクセスコントロール５は、ＲＥＱ　Ａ３０５及びＷＲ
ＩＴＥ　Ａ３０９がオフしたことを検出し、メモリアク
セス装置Ａの共有メモリアクセス権であるＡ　ＣＹＣＥ
ＮＢ５１３とＭＥＭ　ＷＲＩＴＥ５１６をオフにし、共
有メモリ６への書込み動作を終了させると共に、アドレ
スバスドライバ１及びデータバスドライバ３もオフにし
、前記ＡＤＲＡ３０１及びＤＡＴＡ　Ａ３０３　とＭＥ
Ｍ　ＡＤＲ５１１及びＭＥＭ　ＤＡＴＡ５１２との接続
を切放す。

このように、従来は複数のメモリアクセス装置からのメ
モリアクセス要求に対し、メモリ占有権が一方に片寄ら
ないようにアクセスサイクルを割り当てたタイムスロッ
ト方式による共有メモリアクセス方式が一般的に行なわ
れていた。

またこの他に、複数のメモリアクセス要求があった場合
、先にアクセス要求したメモリアクセス装置が共有メモ
リの占有権を付与させる内容のマルチアクセス方式も行
なわれていた。

（発明が解決しようとする課題） しかしながら、上記したとおり、従来のタイムスロット
方式は、タイムスロット周期がサンプリング周期と同じ
であるため、例えば前記の例においては、メモリアクセ
ス装置Ａがアクセス要求を出してから実際にアクセスが
開始できるまでの時間（待ち時間）が長いという問題点
があった。

また、マルチアクセス方式は、共有メモリの占有権が片
寄るという欠点があって技術的に満足できるものは得ら
れなかった。

この発明は、以上述べたタイムスロット方式での待ち時
間が長いという問題点と、マルチアクセス方式でのメモ
リ占有権が一方に片寄るという欠点を除去し、待ち時間
が短く、かつ、メモリ占有権が片寄らない優れた共有メ
モリアクセス方式を提供することを目的とする。

（課題を解決するための手段） 本発明は、複数のメモリアクセス装置からのメモリアク
セス可能な共有メモリアクセス方式であって、前記メモ
リアクセス装置からの共有メモリアクセス要求を選択し
共有メモリの占有権をアクセス要求を出しているメモリ
アクセス装置のいずれかに片寄らないように割り当てる
選択手段を有するタイムスロット構造の共有メモリアク
セス方式において、占有権を付与されたときメモリアク
セス装置が共有メモリから読出したデータを一時格納す
る蓄積手段を設け、共有メモリアクセス要求が競合した
場合に、先に占有権を付与されたメモリアクセス装置が
読出したデータを前記蓄積手段に格納後、その占有権が
解除されると同時に他のメモリアクセス装置のアクセス
要求をサンプリングするそのタイミングを作成するサン
プリングタイミング作成手段を前記選択手段に設け、前
記光に占有権を付与されたメモリアクセス装置が前記蓄
積手段からデータの読出し処理を行なっている間にも並
行して他のメモリアクセス装置が前記共有メモリに対し
アクセスすることができることを特徴とする共有メモリ
アクセス方式である。

（作用） 本発明の共有メモリアクセス方式（以下、本発明方式と
いうことがある）の蓄積手段は、占有権を付与されたメ
モリアクセス装置が共有メモリから読出したデータを一
時格納するためのものである。従って、前記メモリアク
セス装置がデータの読出しを完了した後占有権が次のメ
モリアクセス装置に移される従来方式に比べ共有メモリ
の占有時間を短縮できる。

また、本発明方式のサンプリングタイム作成手段は、共
有メモリアクセス要求が競合した場合に、先に占有権を
付与されたメモリアクセス装置が読出したデータを前記
蓄積手段に格納後、その占有権が解除されると同時に他
のメモリアクセス装置のアクセス要求をサンプリングす
るそのタイミングを作成する。このタイミングに従って
、先後のメモリアクセス装置の動作を並行して行なうこ
とによって後のメモリアクセス装置の待ち時間を短縮で
きる。

更にまた、前記選択手段のアクセス要求がない場合のサ
ンプリングタイムは、前記メモリアクセス装置が前記蓄
積手段に格納されたデータの読出し処理を完了し得る時
間に設定され、従来方式におけるサンプリングタイムよ
り短いので、メモリアクセス装置がアクセス要求を出し
てからアクセス開始できるまでの待ち時間も短縮される
。

（実施例） 以下、本発明の実施例を図面と共に説明する。

第１図は、本発明の共有メモリアクセス方式の一実施例
の構成図である。この図において、１１及び１２はアド
レスバスドライバ、１３はデータバスドライバ、１４は
リードデータレジスタ、１５は共有メモリアクセスコン
トロール、１５ａはサンプリングタイム作成回路、１６
は共有メモリ、１７はパイロットフリップフロップ（Ｆ
Ｆ）である。１０１はメモリアクセス装置Ａより共有メ
モリ１６のアクセス番地を指定するためのアドレスバス
線（ＡＤＲＡ）　、１０２はメモリアクセス番地Ｂより
共有メモリ１６のアクセス番地を指定するためのアドレ
スバス線（ＡＤＲＢ）　、１０３は前記メモリアクセス
装置Ａに接続されたデータバス線（ＤＡＴＡ　Ａ）、１
０４は前記メモリアクセス装置Ｂに接続されたデータバ
ス線（ＤＡＴＡ　Ｂ）、　１０５及び１０６は前記ＡＤ
ＲＡｌ０Ｉ又はＡＤＲＢ１０２が有効になったことを示
す前記メモリアクセス装置Ａ又はＢからの共有メモリリ
フウェスト線（ＲＥＱ　Ａ、　ＲＥＱ　Ｂ）、１０７及
び１０８は前記メモリアクセス装置Ａ又はＢからの共有
メモリ読出し線（ＲＥＡＤ　Ａ　、　ＲＥＡＤ　Ｂ）　
、　１０９は前記メモリアクセス装置Ａからの共有メモ
リ書込み線（ＷＲＩＴＥ　Ａ）　、１１０は共有メモリ
１６をアクセスするためのタイミングを作ったりメモリ
アクセス装置Ａ又はＢの共有メモリアクセス権を切換え
るタイムスロットを設定するためのクロックである。Ｉ
ｌｌは前記アドレスバスドライバ１１又は１２によりＡ
ＤＲＡｌ０Ｉ又はＡＤＲＢ１０２と接続される共有メモ
リ１６のアドレス線（ＭＥＭ　ＡＤＲ）　、１１２は前
記データバスドライバ１３又はリードデータレジスタ１
４によりＤＡＴＡ　ＡｌＯ３又はＤＡＴＡ　Ｂ１０４と
接続され、共有メモリ１６へのデータの書込み又はデー
タの読出しを行なうためのデータ線（ＭＥＭ　ＤＡＴＡ
）、１１３は共有メモリ１６のアクセス権がメモリアク
セス装置Ａに移ったことを示すＡ　ＣＹＣＥＮＤ線、１
１４は共有メモリ１６のアクセス権がメモリアクセス装
置Ｂに移ったことを示すＢ　ＣＹＣＥＮＢ線、１１５は
メモリアクセス装置Ａ又はＢへ共有メモリを読出すため
に共有メモリアクセスコントロール１５によりタイミン
グ化されたリード線（ＭＥＭ　ＲＥＡＤ）、１１６はメ
モリアクセス装置Ａから共有メモリ１６にデータを書込
むために共有メモリアクセスコントロール１５によりタ
イミング化された書込み線（ＭＥＭ　ＷＲＩＴＥ）、１
１７はメモリアクセス装置Ａからの共有メモリアクセス
に対し読出しデータ又は書込みデータが確立したことを
示すＡ　ＣＹＣＲＤＹ線、１１Ｂはメモリアクセス装置
Ｂへ読出しデータが前記リードデータレジスタ１４に格
納されたことを知らせるレディ信号（Ｂ　ＣＹＣＲＤＹ
）　、１１９は共有メモリ１６から共有メモリアクセス
コントロール１５へのレディ信号（ＲＤＹ）　、１２０
はメモリアクセス装置Ｂからの共有メモリアクセスに対
し読出したデータをリードデータレジスタ１４に格納し
、前記Ｂ　ＣＹＣＲＤＹ信号１１８をパイロットＦＦ１
７にセットするラッチ信号（Ｂ　ＬＡＴＣＨ）である。

そして、アドレスバスドライバ１１は、Ａ　ＣＹＣＥＮ
Ｂ１１３によりＡＤＲＡｌ０ＩとＭＥＭ　ＡＤＲＩＩＩ
との接続又は切断を行ない、アドレスバスドライバ１２
は、Ｂ　ＣＹＣＥＮＢ１１４によりＡＤＲＢ１０２とＭ
ＥＭ　ＡＤＲＩＩＩとの接続又は切断を行なう。データ
バスドライバ１３は、Ａ　ＣＹＣＥＮＢ１１３により　
ＤＡＴＡ　ＡｌＯ３とＭＥＭ　ＤＡＴＡ１１２との接続
又は切断を行ない、リードデータレジスタ１４は、共有
メモリ１６から読出したデータを格納する。共有メモリ
アクセスコントロール１５は、メモリアクセス装置Ａ又
はＢから共有メモリ１６をアクセスするための切換え制
御や、共有メモリ１６への書込み又は読出しのためのタ
イミングを作成する。サンプリングタイム作成回路１５
ａは、この切換え制御のためのサンプリングタイムを作
成する。共有メモリ１６は、ランダムアクセスメモリ（
ＲＡＭ）で構成され、メモリアクセス装置Ａ及びＢのい
ずれからもアクセスされる。パイロットＦＦ１７は、メ
モリアクセス装置Ｂからの共有メモリアクセスに対し、
共有メモリ１６か”ら続出したデータがリードデータレ
ジスタ１４に格納されたことをＢ　ＣＹＣＲＤＹ信号１
１８を通してメモリアクセス装置Ｂに通知する。

次に、第１図の共有メモリアクセス方式の動作を説明す
るが、その前に本発明におけるアクセス権の設定方法に
ついて説明する。

本発明の共有メモリアクセス方式は、従来のタイムスロ
ット方式と同様、複数のメモリアクセス装置からのメモ
リアクセス要求に対し、メモリ占有権が一方に片寄らな
いようにＡ　ＣＹＣとＢ　ＣＹＣを割り当てる方式であ
るが、Ａ　ＣＹＣ，Ｂ　ＣＹＣの割り当てのためのサン
プリングタイムがタイムスロットの幅と一致しない点で
相異する。すなわち、前記作用の項で述べたように、本
発明方式は、サンプリングタイムをタイムスロットの幅
より短い特定の幅に設定し、従来方式よりサンプリング
を短周期で行なうと共に、共有メモリへのアクセス終了
後（例えばリードデータレジスタ１４にデータ蓄積後）
、直ちに他のメモリアクセス装置に共有メそり占有権を
移すことによって共有メモリの占有期間を可能な限り短
縮しようとするものである。

第２図は、本発明の共有メモリアクセス方式の動作を示
すタイムチャートである。この図において、１２６はサ
ンプリングタイムで、第１図のサンプリングタイム作成
回路１５ａで作成される。

ＴＳはサンプリング周期、ＴＡ、ＴＢは夫々メモリアク
セス装置Ａ、Ｂの共有メモリ占有時間である。メモリア
クセス装置Ａ、Ｂへの共有メモリ占有権の割り当ては、
サンプリングタイム１２６に従って行なわれる。すなわ
ち、通常はサンプリング周期ＴＳでメモリアクセス装置
Ａ、Ｂからのアクセス要求ＲＥＱ　ＡｌＯ３又はＲＥＱ
　Ｂ１０６のサンプリングが交互に行なわれ、例えば装
置Ａ、Ｂからの双方のアクセス要求が競合した場合、Ａ
　ＣＹＣからＢ　ＣＹＣへの切換点でメモリアクセス装
置Ｂからのアクセス要求がサンプリングされると、装置
Ｂが共有メモリ１６の占有権を行使できる。読出しデー
タがリードデータレジスタ１４に格納完了すると、サン
プリングタイム１２６が切換わり、共有メモリ１６の占
有権はメモリアクセス装置Ａに移る。このとき切換点で
メモリアクセス装置Ａのアクセス要求がサンプリングさ
れると直ちにメモリアクセス装置Ａの共有メモリ占有権
が行使できる。メモリアクセス装置Ｂは、前記切換点か
らＴＳの間にリードデータレジスタ１４に格納されてい
る読出しデータの読出しを行なう。メモリアクセス装置
Ａのアクセス終了後は、再びＢ　ＣＹＣ。

Ａ　ＣＹＣにおけるサンプリングが継続される。

次に、本発明の共有メモリアクセス方式の動作を前記第
２図に従って詳細に説明する。

今、Ａ　ＣＹＣ時にメモリアクセス装置Ａ及びＢの双方
から夫々書込み要求であるＲＥＱ　ＡｌＯ３゜ＷＲＩＴ
Ｅ　Ａ１０９と、読出し要求であるＲＥＱ　８１０６゜
ＲＥＡＤ　Ｂ１０８があった場合、Ａ　ＣＹＣからＢ　
ＣＹＣへの切換点で前記ＲＥＱ　８１０６がサンプリン
グされ、Ｂ　ＣＹＣＥＮＢ信号１１４がオンとなり、ア
ドレスバスドライバ１２を通してメモリアクセス装置Ｂ
のアドレス線であるＡＤＨ８１０２と共有メモリ１６の
アドレス線であるＭＥＭ　ＡＤＲＩＩＩが接続され、共
有メモリ１６に対しアクセス番地が指定される。また前
記ＲＥＱ　８１０６及びＲＥＡＤ　Ｂ１０Ｂは共有メモ
リアクセスコントロール１５に入力され、前記共有メモ
リアクセスコントロール１５により前記共有メモリ１６
からのデータ読出しのためのタイミング信号ＭＥＭ　Ｒ
ＥＡＤｌ１５が作成され、共有メモリ１６からデータが
読出されると同時に、共有メモリ１６はデータが確立し
たことを示すレディ信号１１９を前記共有メモリアクセ
スコントロール１５に送出する。

共有メモリアクセスコントロール１５はＢ　ＬＡＴＣＨ
信号１２０を送出し、前記共有メモリ１６より読出され
たデータを前記リードデータレジスタ１４に格納し、メ
モリアクセス装置Ｂのデータ読出しを可能にすると共に
、同時にパイロットＦＦ１７ヘメモリアクセス装置Ｂへ
のレディ信号であるＢ　ＣＹＣＲＤＹ１１８をセットし
、更にＢ　ＣＹＣＥＮＢ１１４をオフにしＢ　ＣＹＣを
終了させＡ　ＣＹＣに切換える。

次いで、Ｂ　ＣＹＣからＡ　ＣＹＣへの切換点でメモリ
アクセス装置Ａからの書込み要求ＲＥＱ　ＡｌＯ３及び
ＷＲＩＴＥ　Ａ１０９がサンプリングされると、Ａ　Ｃ
ＹＣＥＮＢ１１３がオンとなり、アドレスバスドライバ
１１及びデータバスドライバ１３を通して、メモリアク
セス装置Ａのアドレス線であるＡＤＨＡｌ０Ｉと共有メ
モリ１６のアドレス線であるＭＥＭ　ＡＤＲＩＩＩが接
続され、共有メモリ１６に対しアクセス番地が指定され
、同時にメモリアクセス装置Ａのデータ線であるＤＡＴ
Ａ　ＡｌＯ３と共有メモリ１６のデータ線であるＭＥＭ
　ＤＡＴＡ１１２が接続される。また前記ＲＥＱ　Ａｌ
Ｏ３及びＷＲＩＴＥ　Ａ１０９は、共有メモリアクセス
コントロール１５に入力され、共有メモリアクセスコン
トロール１５により、共有メモリ１６へのデータ書込み
のためのタイミング信号ＭＥＭ　ＷＲＩＴＥ１１６が作
成され、共有メモリ１６への書込みを行なうと同時に、
書込みデータが確立したことを示すレディ信号（ＲＤＹ
）１１９を共有メモリアクセスコントロール１５へ送出
する。共有メモリアクセスコントロール１５はメモリア
クセス装置Ａへレディ信号であるＡ　ＣＹＣＲＤＹｌ１
７を送出する。メモリアクセス装置ＡはＡ　ＣＹＣＲＤ
Ｙ１１７を検出し、書込み要求信号ＲＥＱ　ＡｌＯ３及
びＷＲＩＴＥ　Ａ１０９をオフにする。共有メモリアク
セスコントロール１５はＲＥＱ　ＡｌＯ３及びＷＲＩＴ
Ｅ　Ａ１０９がオフしたことを検出し、後述する書込み
終了信号Ａ　ＣＹＣＥＮＤ１２１を送出する。Ａ　ＣＹ
ＣＥＮＤ１２１によりメモリアクセス装置Ａの共有メモ
リアクセス権であるＡ　ＣＹＣＥＮＢＩ１３と書込みタ
イミング信号ＭＥＭ　ＷＲＩＴＥ１１６がオフされ、ア
ドレスバスドライバ１１及びデータバスドライバ１３が
無効にされ、ＡＤＨＡｌ０Ｉ及びＤＡＴＡ　ＡｌＯ３と
ＭＥＭ　ＡＤＲＩＩＩ及びＭＥＭ　ＤＡＴＡ１１２との
接続が切放されると共にＡ　ＣＹＣが終了されＢ　ＣＹ
Ｃへ切換えられる。

一方、メモリアクセス装置Ｂは、Ｂ　ＣＹＣからＡ　Ｃ
ＹＣへの切換後ＴＳの間にＤＡＴＡ　Ｂ１０４を通して
リードデータレジスタ１４に格納されたデータの読出し
を完了する。

このようにして、メモリアクセス装置Ａからのデータ書
込みとメモリアクセス装置Ｂからのデータ読出しが同時
に行なわれ、共有メモリへのアクセス時間が短縮される
。

なお、前記Ｂ　ＣＹＣからＡ　ＣＹＣへの切換点でメモ
リアクセス装置Ａからの書込み要求が無かった場合は、
メモリアクセス装置Ｂが前記リードデータレジスタ１４
の読出し処理が可能なＴＳの間Ｂ　ＣＹＣ状態が保持さ
れ、その後Ａ　ＣＹＣへ切換えられる。

第３図は、第１図中のサンプリングタイム作成回路１５
ａの一実施例を示す図面である。

この図において、３１はサンプリングタイムを作るカウ
ンタ（第３図、第４図においてＣＴと略記する）、３２
はサンプリングタイム設定用のスイッチ、３３はサンプ
リングタイムＦＦで、前記カウンタ３１が設定値（ＴＳ
）に達したとき、又はリードレジスタ１４にデータをラ
ッチするＢ　ＬＡＴＣＨ１２０若しくは後述するメモリ
アクセス装置Ａからの共有メモリアクセス動作が終了し
たことを示すＡ　ＣＹＣＥＮＤ１２１ニょすＡＣＹＣま
たはＢｃＹｃニ交互に切換わるサンプリングタイム１２
６を作成する。

第４図は、第３図のサンプリングタイム作成回路１５ａ
の動作を示すタイムチャートである。このタイムチャー
トは、第２図のサンプリングタイム１２６を作成する場
合について示しである。この図において、サンプリング
タイム（ＴＳ）は、メモリアクセス装置Ａ及びＢからの
メモリアクセス要求に対し、共有メモリ１６の占有権を
該メモリアクセス装置のいずれかに決定するための時間
であり、リードデータレジスタ１４にデータがラッチさ
れてからメモリアクセス装置Ｂがリードデータレジスタ
１４のデータ読出し処理を完了するまでの時間に設定さ
れている。但し、メモリアクセス装置が複数あって、そ
の夫々がリードデータレジスタ１４に相当する蓄積手段
を有する場合には、最も遅いメモリアクセス装置の読出
し処理が完了するまでの時間に設定される。

第３図のサンプリングタイム作成回路において、メモリ
アクセス装置Ａ及びＢからのアクセス要求が無ければ、
カウンタ３１はＴＳの値までカウントアツプし、ＴＳ値
に達した時点でスイッチ３２の内容をロードし、この動
作を繰り返す。

この繰り返しのうちに、メモリアクセス装置Ｂのアクセ
ス要求があれば、共有メモリ１６がメモリアクセス装置
Ｂに占有されたことを示すＢ　ＣＹＣＥＮＢ信号１１４
によりカウンタ３１のカウントアツプは停止され、共有
メモリ１６から読出したデータを前記リードデータレジ
スタ１４にラッチするＢ　ＬＡＴＣ）Ｉ信号１２０が来
るまで（ＴＢの間）この状態は続き、前記Ｂ　ＬＡＴＣ
）！信号１２０によりメモリアクセス装置Ｂの共有メモ
リ１６の占有権は解除される。このとき、メモリアクセ
ス装置Ａからのメモリ書込み要求があれば、共有メモリ
１６の占有権はメモリアクセス装置Ａに移り共有メモリ
１６がメモリアクセス装置Ａに占有されたことを示すＡ
　ＣＹＣＥＮＢ信号１１３によりカウンタ３１のカウン
トアツプは停止され、メモリアクセス装置Ａの書込み処
理が完了したことを示すＡ　ＣＹＣＥＮＤ１２１が来る
まで（ＴＡＯ間）この状態は続き、解除後−時前記メモ
リアクセス装置Ｂによる前記リードデータレジスタ１４
からの読出し処理と、前記メモリアクセス装置Ａによる
共有メモリ１６へのアクセス動作が並行して行なわれる
ことになる。一方、前記メモリアクセス装置Ｂの共有メ
モリ１６の占有権が解除される時点でメモリアクセス装
置Ａからの書込み要求が無ければ、カウンタ３１にはＴ
Ｓ値がロードされＪカウントアツプがＴＳに達するまで
の間に前記メモリアクセス装置Ｂは前記リードデータレ
ジスタ１４のデータ読取り処理を完了させる。

本実施例においては、２つのメモリアクセス装置からの
共有メモリアクセス方式について説明したが、２つ以上
のメモリアクセス装置においても実現できることは云う
までもない。また、メモリアクセス装置Ｂからの書込み
動作及びメモリアクセス装置Ａについての読出し動作に
ついて触れていないがこれは説明を容易にするためのも
のである。

（発明の効果） 以上詳細に説明したように、本発明では、複数のメモリ
アクセス装置からリードライト可能な共有メモリのアク
セス方式において共有メモリの占有権を有するメモリア
クセス装置により読出されたデータを一時格納する蓄積
手段を設け、この蓄積手段に共有メモリから読出したデ
ータを格納した後共有メモリ占有権を解除し、他のメモ
リアクセス装置にメモリ占有権を移し、前記読出しを行
なったメモリアクセス装置が前記蓄積手段から読出し処
理を行なっている間にも並行して、前記他のメモリアク
セス装置が共有メモリをアクセスできるようにし、かつ
、前記複数のメモリアクセス装置からの共有メモリアク
セス要求をサンプリングする周期を前記蓄積手段からメ
モリアクセス装置が読出し処理できる時間に設定するこ
とにより、従来方式におけるサンプリング周期より短縮
し、サンプリングタイム発生回路により、この短縮され
たサンプリング周期に基づきメモリ占有権を各メモリア
クセス装置に付与する時間を設定するようにした。

従って、本発明によれば、各メモリアクセス装置の共有
メモリ占有時間を短縮することができ、後続のメモリア
クセス装置の待ち時間を短縮することができる。また、
サンプリング周期を短縮した結果、各メモリアクセス装
置からのアクセス要求を高頻度でチエツクできるので、
アクセス要求を出してから実際にアクセスできるまでの
待ち時間をも短縮できる。

本発明は、前記サンプリング手段を前記アクセス要求に
対して各々メモリ占有権を割り当てたサンプリング方式
としているため、共有メモリ占有権が一方に片寄らない
等の効果を奏することは云うまでもない。

【図面の簡単な説明】

第１図は本発明の共有メモリアクセス方式の一実施例の
構成図、第２図は本発明の共有メモリアクセス装置の動
作を示すタイムチャート、第３図は第１図中のサンプリ
ングタイム作成回路１５ａの一実施例を示す図面、第４
図は第３図のサンプリングタイム作成回路１５ａの動作
を示すタイムチャート、第５図は従来の共有メモリアク
セス方式の構成図、第６図は従来の共有メモリアクセス
方式の動作を示すタイムチャートである。 １４・・・リードデータレジスタ、 １５・・・共有メモリアクセスコントロール、１５ａ・
・・サンプリングタイム作成回路、１６・・・共有メモ
リ、１７・・・パイロットＦＦ。 １２６・・・サンプリングタイム。 特許出願人　沖電気工業株式会社 ５１５　　ＭＥＭＲＥＡＤ ５１６　ＭＥＭ　ＶＩＲＩＴＥ 従来の共有メモリアクセス方式の構成図第５図

Claims (1)

1. 【特許請求の範囲】 １、複数のメモリアクセス装置からのメモリアクセス可
   能な共有メモリアクセス方式であって、前記メモリアク
   セス装置からの共有メモリアクセス要求を選択し共有メ
   モリの占有権をアクセス要求を出しているメモリアクセ
   ス装置のいずれかに片寄らないように割り当てる選択手
   段を有するタイムスロット構造の共有メモリアクセス方
   式において、 占有権を付与されたときメモリアクセス装置が共有メモ
   リから読出したデータを一時格納する蓄積手段を設け、 共有メモリアクセス要求が競合した場合に、先に占有権
   を付与されたメモリアクセス装置が読出したデータを前
   記蓄積手段に格納後、その占有権が解除されると同時に
   他のメモリアクセス装置のアクセス要求をサンプリング
   するそのタイミングを作成するサンプリングタイミング
   作成手段を前記選択手段に設け、 前記先に占有権を付与されたメモリアクセス装置が前記
   蓄積手段からデータの読出し処理を行なっている間にも
   並行して他のメモリアクセス装置が前記共有メモリに対
   しアクセスすることができることを特徴とする共有メモ
   リアクセス方式。 ２、前記選択手段のアクセス要求がない場合のサンプリ
   ングタイムが、前記メモリアクセス装置が前記蓄積手段
   に格納されたデータの読出し処理を完了し得る時間に設
   定されたものである請求項１記載の共有メモリアクセス
   方式。