JP2002515640A - 保護層を備えた構造素子および構造素子のための保護層の製造法 - Google Patents

保護層を備えた構造素子および構造素子のための保護層の製造法

Info

Publication number
JP2002515640A
JP2002515640A JP2000510164A JP2000510164A JP2002515640A JP 2002515640 A JP2002515640 A JP 2002515640A JP 2000510164 A JP2000510164 A JP 2000510164A JP 2000510164 A JP2000510164 A JP 2000510164A JP 2002515640 A JP2002515640 A JP 2002515640A
Authority
JP
Japan
Prior art keywords
protective layer
structural element
casing
layer
properties
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000510164A
Other languages
English (en)
Inventor
シュトゥープハン フランク
ヴィルデ ユルゲン
シュタウディグル ガブリエレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
DaimlerChrysler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DaimlerChrysler AG filed Critical DaimlerChrysler AG
Publication of JP2002515640A publication Critical patent/JP2002515640A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 本発明は、１つの保護層を有する構造素子ならびに電子構造素子のための保護層で表面を被覆する方法に関する。保護層は、その性質を厚さに亘って変化させる。

Description

【発明の詳細な説明】
【０００１】 本発明は、１つの保護層を有する構造素子および保護層を有する構造素子の製
造法に関する。
【０００２】 殊に、Ｋｆｚ電子技術において電子部品を使用する場合に、電子構造素子に対
する環境条件は、部分的に熱的および機械的に高い負荷を有し、耐蝕性であるこ
とである。しかし、安価な電子構造素子を使用しようとするためには、高価な金
属ケーシングまたはセラミックケーシングの代わりに安価なプラスチックケーシ
ングが使用される。しかしながら、新規の構造素子は、常に薄手のケーシングを
有し、しばしば同時に高い接続数を有し、この場合接続は、外向きにケーシング
を通して湿分の拡散に対して敏感であるように実施される。プラスチックケーシ
ングの厚さが僅かである場合には、環境大気からケーシング内部への湿分の拡散
は、増大する。大きな辺の長さを有する電子構造素子については、この構造素子
がケーシングの成形材料と導体枠（導体フレーム）との間の層間剥離に対して敏
感であるという問題が付加的に生じる。導体枠が付加的になお多数の接点を有す
ることは、特に問題である。湿分およびイオン不純物は、接点に沿って殆んど妨
げなしにケーシング中に侵入しうる。
【０００３】 外部から侵入する水蒸気またはケーシング内に残存する残留湿分は、極めて有
害であり、殊に電子装置が１００℃を上廻る温度に晒されている場合には、電子
装置の故障をまねく。即ち、ケーシング内の湿分含有の空隙は、空隙内で温度が
上昇するに伴ない膨張する水蒸気によって爆発する（ポップコーン効果（Popcor
n-Effekt））。ケーシング内に入れられた電子構造素子の貯蔵時間が長い場合に
は、湿分が構造素子中に侵入し、構造素子を使用不可能にするという危険が存在
する。
【０００４】 ケーシング内に入れられた、殊にプラスチック外被で覆われた電子構造素子の
場合に懸念されるポップコーン効果を回避させるために、例えばケーシング内に
入れられた完成構造素子は、まず数時間乾燥され、次に乾燥剤で溶接して固定さ
れ、殊に多数の構造素子は１回で溶接して固定される。溶接して固定された構造
素子の可能な貯蔵時間は、制限されている。電子装置モジュールを完成させる場
合には、このように乾燥されかつ貯蔵された構造素子を再び通常に雰囲気に晒す
ことは、部分的に重要である。それというのも、ケーシング内に入れられた構造
素子の内部への湿分の侵入は、回避することができないからである。
【０００５】 従って、大量生産の場合には、乾燥剤で溶接して固定されたこのような構造素
子の貯蔵梱包物を極めて狭い時間範囲内で使い果たすことは、通常のことである
。新しい構造素子は、後使用の前および／または相応する構造群中への導入前に
或る程度の時間だけ標準大気に晒されていてよい。この時間範囲を超えた場合に
は、湿分により誘発される構造素子の欠陥のために予想される電子装置の故障に
より費用が増大することは、脅威である。この結果、一面で部品の完成と他面で
部品のための十分な数の新しい構造素子の使用可能性との間には、狭く費用の掛
かる調整が必要とされる。
【０００６】 ドイツ連邦共和国特許出願公開第４０４０８２２号明細書Ａ１の記載から、回
路に向かっての湿分の拡散を阻害するために電子構造素子、殊に取り付けられた
完成チップを保護層で覆うことは、公知である。保護層は、チップの保護すべき
表面上に滴下され、層を均一に分布させるために遠心分離される。保護層の厚さ
は、種々の性質、殊に保護材料の稠度ならびに保護材料の乾燥特性および硬化特
性、ならびに遠心過程の際の回転数によって定められる。好ましくは、遠心の際
に有利に分布するシリコーンまたはエポキシ樹脂が施こされる。引続き、電子構
造素子は、ケーシング中に封入される。
【０００７】 この方法の欠点は、こうして施こされた保護材料がチップの表面を実際に保護
するが、しかし、気密のシールを保証するものではないことである。また、保護
層を硬化させるための処理工程後に、ガス透過性および湿分透過性は、なお殊に
高い温度範囲内で使用される半導体構造素子の場合に腐食の問題、例えば層間剥
離およびケーシング内での湿分含有の空隙の爆発寸前の膨張を惹起させる程度の
大きさである。更に、取り付けられた完成チップの場合に保護層の遠心分離の際
に接続線を損なう危険が存在する。
【０００８】 ドイツ連邦共和国特許出願公開第４４３５１２０号明細書Ａ１の記載から、少
なくとも部分的に構造素子を覆いかつその厚さに亘って異なる化学的材料特性お
よび／または物理的材料特性を示す、多数の個別層に区分された、プラスチック
からなる保護層を有する構造素子は、公知である。全ての個別層に対して、架橋
度は別々に調節させることができる。勿論、保護層の個別層の間には、境界面が
形成されている。この境界面は、保護層の内部への湿分ための拡散路の形成を可
能にしている。境界層には、重なり合って連続する個別層の弾性の性質を適合さ
せることが必要とされ、したがって例えば隣接した層の硬度および弾性は、種々
に強すぎてはならない。それというのも、さもないと個別層の付着の問題が互い
に起こりうるからである。
【０００９】 本発明の課題は、保護層の気密性が改善されているような保護層を有する構造
素子および保護層を有する構造素子を簡単に製造するための方法を記載すること
にある。
【００１０】 この課題は、独立請求項の特徴部の記載によって解決される。さらに実施され
る好ましい態様は、従属請求項および明細書中に認めることができる。
【００１１】 本発明による構造素子には、その厚さに亘って異なる化学的材料特性および／
または物理的材料特性を有する保護層、殊に外側保護層が備えられている。特に
有利には、構造素子は、外側表面が保護層で被覆されている半導体構造素子であ
る。好ましくは、構造素子をケーシング中にカプセル化することである。
【００１２】 特に好ましいのは、保護層が構造素子の近辺よりも構造素子からの遠隔個所で
高い硬度を有することである。それによって、保護層を良好に構造素子に適合さ
せることが可能となる。保護層の性質は、設けられた使用に応じて、有利に構造
素子の近辺よりも構造素子からの遠隔個所でいっそう高い弾性を有することもで
きる。また、保護層は、構造素子の近辺よりも構造素子からの遠隔個所でいっそ
う高い湿潤密度を有することも可能である。
【００１３】 更に、好ましい態様は、保護層が構造素子からの遠隔個所よりも構造素子の近
辺で高い硬度を有することである。この結果、ケーシング内での構造素子の特に
好ましいカプセル化が可能になる。それというのも、場合によって生じる充填材
料またはケーシング蓋は、保護層に良好に適合することができ、空洞は回避され
るからである。更に、好ましい態様は、保護層が構造素子からの遠隔個所よりも
構造素子の近辺で高い弾性および／または湿潤密度を有することである。
【００１４】 １つの好ましい態様は、保護層が構造素子からの遠隔個所で有機的性質を有し
かつ構造素子の近辺で無機的性質を有することである。外側保護層を有する構造
素子に対するカプセル化の付着力は、改善されている。それというのも、この付
着力は、支持層に対して特に有利に適合しているからである。同時に、構造素子
表面は、緻密な層で気密に保護されている。
【００１５】 １つの好ましい実施態様は、保護層が構造素子の近辺で有機的性質を有しかつ
構造素子からの遠隔個所で無機的性質を有することである。構造素子表面に対す
る保護層の付着力は、改善されている。それというのも、この付着力は、支持層
に対して特に有利に適合しているからである。保護層表面は、気密であり、その
下方にある構造素子を保護している。
【００１６】 更に、好ましい実施態様は、保護層がその厚さに亘って有機的性質、無機的性
質および有機的性質の順番を有することである。もう１つの好ましい実施態様は
、保護層がその厚さに亘って無機的性質、有機的性質および無機的性質の順番を
有することである。それによって、使用目的に最適に適合した、構造素子の気密
なシールが成功する。保護層が有機材料の性質のみを有することは、好ましい。
更に、好ましい実施態様は、保護層が無機材料の性質を有することである。
【００１７】 １つの好ましい装置は、保護層が組み込まれた半導体構造素子の表面を直接に
覆っている。他の好ましい実施態様は、保護層がケーシングの内部表面上に配置
されていることである。他の好ましい実施態様は、保護層がケーシングの外側表
面上に配置されていることである。
【００１８】 好ましいのは、保護層が０．１μｍ〜１０μｍの僅かな厚さだけを有すること
である。それによって、構造素子の場所を節約するカプセル化が成功する。それ
にも拘わらず、保護層および／またはカプセル化の気密性は、保証されている。
【００１９】 構造素子を製造するための１つの好ましい方法において、最初に第１の反応成
分は、液状の形で制御されて真空領域内に導入され、そこで蒸発され、本質的に
キャリヤーガスなしで真空装置の反応帯域内に導入され、そこで少なくとも１つ
の要素を有する第２の反応成分と、熱エネルギーおよび／または電磁エネルギー
の作用下で反応させ、反応生成物に変え、被覆すべき表面上に析出させ、そこで
１つの層を形成させ、その際反応ガスの組成を制御して変えることによって物理
的層特性および／または化学的特性を析出の間に徐々に成長する層の厚さに亘っ
て変化させる。
【００２０】 好ましいのは、反応ガスの組成を反応生成物の析出の間に制御して変化させる
ことである。有利には、反応ガスに反応生成物の析出の間、酸素が添加される。
特に好ましくは、酸素は、析出の間に濃度が変化しながら添加される。
【００２１】 好ましくは、高周波の電磁線を用いて反応帯域に作用させる。
【００２２】 有利な反応ガスは、アルゴンおよび／または酸素および／またはヘキサメチル
ジシラザン（HMDSN）である。好ましくは、反応ガス圧は、０．１ミリバールな
いし１．５ミリバールで使用される。好ましくは、液状前駆物質は、０．１ｍｌ
／ｈ〜５０ｍｌ／ｈの流れで添加される。
【００２３】 被覆すべき表面を少なくとも被覆の間に加熱しおよび／または被覆すべき表面
を少なくとも被覆の間に高周波電磁エネルギーで反応作用させることは、好まし
い。有利なのは、被覆すべき表面を少なくとも被覆の間に電圧で反応作用させる
ことである。
【００２４】 以下、本発明にとって本質的なことである限り、特徴を詳細に説明し、図面に
つき詳細に記載することにする。
【００２５】 本発明による構造素子は、外側保護層を勾配層の形で有し、この場合構造素子
の保護層は、構造素子を少なくとも部分的に被覆している。保護層は、その厚さ
に亘って異なる化学的な材料特性および／または物理的な材料特性を有し、この
特性は、本質的に連続的またはあたかも連続的に互いの中へ移行している。勾配
層は、保護層の性質が選択された使用に対して最適な性質を有するように保護層
の性質を十分に調節することができるという大きな利点を有している。
【００２６】 構造素子は、殊に電子構造素子のためのケーシングであってもよいし、電子構
造素子もしくは回路素子または保護層を備えた別の物体であってもよい。以下、
本発明をマイクロエレクトロニクスの構造素子に関連して記載する。しかし、本
発明は、この使用分野に限定されるだけでなく、殊に付着力および／または気密
性に関連して類似した要求が課されている別の目的にも使用されてよい。
【００２７】 本発明による構造素子は、有利に少なくとも衝撃個所が存在するような領域内
、殊に個々の構造素子部材の間の分離継目、ケーシングを通じての電気的接点の
ブッシング、マイクロエレクトロニックチップ上の線材の電気的接点、または特
に湿分、ガスおよび／または別の有害物質の作用によって損なわれうる構造素子
の内部および／または構造素子の領域内へのこれらの物質による高められた拡散
または接触の危険を考慮しなければならない構造素子の別の領域内で保護層で被
覆されている。保護層は、構造素子を完全に被覆することもできるし、包囲する
こともできる。
【００２８】 本発明による構造素子の特別な利点は、保護層が簡単に製造可能であることに
ある。マイクロエレクトロニクスの構造素子にとって好ましいのは、保護層が少
なくとも領域的に重合体を有することである。保護層は、勾配層であるので、殊
に単独の層内で無機的性質および有機的性質が現われる。有利なのは、異なる別
個の層が重なり合って析出されている通常の多層系とは異なり、保護層内に境界
面が存在しないことである。保護層の性質は、あたかも連続的にその厚さに亘っ
て変化する。それに応じて、保護層内の内部境界面での汚染は、発生しない。保
護層は、殊に本質的に連続的な唯一の析出法で製造される。保護層は、この層が
成長の際に最初に有機的性質、殊に僅かな硬度および／または大きな弾性を有し
かつさらにあたかも連続的にその厚さに亘って無機的性質、殊に高い硬度および
／または高い密度が増大するものと思われる場合には、特に良好に支持層に適合
させることができる。
【００２９】 本発明による方法を用いた場合には、簡単で好ましい方法でこの種の勾配層を
析出することに成功する。特別な利点は、有機相の側に析出する際に有機重合体
成分の別個の架橋過程が不必要であることである。また、有利には、本発明によ
るＣＶＤ法（化学蒸着）によって、析出条件は良好に制御することができる。特
に好ましいのは、保護層の析出の際に厚さの制御が極めて簡単に可能であること
である。それによって、保護層の厚さは、正確に定めることができ、殊に僅かの
まま維持することができる。常用の重合体保護層は、殊に半導体構造素子にケー
シングを備えさせる場合に約１０μｍの厚さを有するけれども、本発明による構
造素子は、全体で約０．１μｍ〜約１μｍにすぎない典型的な保護層厚を有して
いる。
【００３０】 図１には、本発明による電子構造素子が記載されており、この電子構造素子に
は、部分的に外側保護層が備えられている。超小型電子回路素子は、自体公知の
方法で接着剤を用いて導体枠９の底部分３上に配置されている。超小型電子回路
素子１は、接触個所６に接続線４で電気的に導体枠９の電気的接続個所と堅固に
結合されている。回路素子１には、有利に通常の不動態化層５が備えられており
、この不動態化層は、回路素子１の外側表面を覆っている。この場合、例えば回
路素子１、導体枠９、場合によっては存在する熱下部層および／または接続線４
の正確な配置は、不動態化層５の存在が実際に有利ではあるが本発明による回路
素子１にとっては不必要なことであることと同様に、本質的なことではない。保
護層７は、回路素子１の最も敏感な部分を表面で、殊に接触個所６で被覆してい
る。図には、超小型電子回路素子１を環境の影響から保護することができる他の
外被、殊にケーシングは特に図示されていない。保護層７は、超小型電子回路素
子１の接触個所６を表面で覆っているので、したがって好ましくは、構造素子の
特に敏感な領域は、湿分から保護されている。接続個所６には、例えば湿分が存
在する場合に、１つの電極が超小型電子回路素子の電気的接点接続によって形成
され、別の電極が接続線によって形成され、かつ電解質が場合により存在する水
によって形成されている電気化学的素子が形成していてよい。構造素子の寿命は
、このような電気化学的素子によって著しく限定されている。接触個所６は、時
が経つにつれて腐蝕する可能性があり、それによって高い抵抗を有するかまたは
むしろ破壊される。
【００３１】 殊に回路素子１、底部分３および導体枠９を有する類似の装置は、図２に略示
されており；ケーシング８だけが図示されている。導体枠９の接続部だけは、ケ
ーシング８を通じて外向きに突き出している。この装置は、図１に示された装置
と類似している。保護層７．１は、図２において超小型電子回路素子１、場合に
よる熱下部層２、保持部３をほぼ完全に包囲している。殊に、接続線４および接
触個所６は、接続線４と超小型電子回路素子１との間で保護層７．１で被覆され
ている。これは、超小型電子回路素子１がなお有害な湿分および／または腐蝕の
影響から良好に保護されているという利点を有する。しかし、保護層７、７．１
は、図１に示されているように、部分的にのみ被覆することができ、この場合殊
に超小型電子回路素子１は、少なくとも部分的に被覆されている。それによって
、接触個所６の領域内または回路素子１の相応する組み込まれた導体路および／
または接触個所６の領域内への湿分の侵入が回避される。
【００３２】 防湿性に関連しての特に困難な問題は、ケーシング８を通じての導体枠９の電
気的接続の実施にある。貫通点は、殊にケーシング壁が薄手、殊に１ｍｍよりも
薄手でありおよび／または導体枠の接続数が大きくおよび／または構造素子が大
きい寸法であり、殊に１×２ｃｍ2よりも大きい場合に、特に湿分および／また
はガスに対して透過性である。これは、導体枠９の接続部に貫通点９．１の領域
内でケーシング８を通じて保護層７．１が備えられていることにより、改善させ
ることができる。保護層７．１がケーシング材料に対して保護層７．１の特に緊
密な接触を可能にする程度に保護層７．１が形成されていることは、好ましい。
これは、保護層７．１の接触側がケーシング材料の有機的性質と類似した有機的
性質を有することにより、有利に達成される。それによって、保護層７．１とケ
ーシング８との間の熱応力の影響ならびに両成分間の付着力は、改善され、した
がってケーシング８の内部中への湿分の拡散は、困難になる。
【００３３】 図３には、１つの装置が図１または２の場合と同様に、電子回路素子１をカプ
セル化しかつ環境の影響から保護するケーシング８、好ましくはプラスチックケ
ーシング中に設置されているような好ましい実施態様が示されている。ケーシン
グ８は、図１および２の場合と同様に取り付けられている電子回路素子１を完全
に包囲している。保護層７．１は、この例においては回路素子１、接続線４、導
体枠９の底部分からなる装置を完全に取り囲んでいる。しかし、また、図１と同
様に回路素子１の単独の領域だけが被覆されているような装置も可能である。導
体枠９の接続を外向きに実施することは、略示されているにすぎない。また、ケ
ーシング８の別の構成、殊に例えばケーシング底面の構成部分である組み込まれ
た熱下部層を有する装置も可能である。
【００３４】 図３においては、ケーシング８が薄壁の外被としてのみ示されている。しかし
、ケーシング８内の空隙１０を、有利にケーシング８を形成する同一のプラスチ
ック材料で充填することは、有利である。もう１つの好ましい充填材料は、例え
ばアルゴンまたは窒素のような保護ガスでありおよび／または湿分吸着性の材料
および／またはシリコーン注型材料である。空隙１０の充填は、付加的に保護層
に対してケーシング８内での望ましくない湿分の拡散および／または露による湿
潤を減少させる。いずれにせよ、構造素子の製造過程の間にケーシング８の内部
に残存する湿分は、ケーシング８の閉鎖の際に内部から空隙１０を充填すること
によって排除される。
【００３５】 ケーシング８は、有利には、唯一の成形過程で製造されてよいが、しかし、ケ
ーシング８を多数の個別の過程で組合せ、殊に蓋をケーシング８の部分として超
小型電子回路素子１の取付け直後にケーシング８の下部のケーシング上に載置し
かつ下部のケーシング部分と結合させることも可能である。
【００３６】 また、本発明による解決は、別のケーシングの種類、殊に射出成形ケーシング
、金属ケーシングおよび／またはセラミックケーシングに使用することもできる
。それというのも、保護層７は、殊にこの被覆層が前記種類のケーシングによっ
て取り囲まれている超小型電子回路素子１上に直接に配置されている場合に、こ
の電子回路素子を特に良好に湿分の拡散および有害物質から保護するからである
。保護層７は、構造素子の少なくとも場合による、殊にガス透過性および／また
は湿分透過性の衝撃個所がこの保護層によって被覆されている場合に特に有利に
作用する。
【００３７】 図４には、本発明による構造素子の構成が図２および３の場合の形式と同様に
示されており、この場合ケーシング８は、内側で蓋部分ならびに底部分で本質的
に完全に保護層７．２で被覆されている。更に、ケーシング８の空隙１０が場合
により充填されていることは、図示されていないが、しかし、図３で示された利
点が可能である。
【００３８】 有利に、このようなケーシング８は、蓋部分と貫通点９．１で既に成形導入さ
れた導体枠９および相応する電気的引き込み線を有する下側ケーシングとがケー
シング枠内で、ケーシングの閉鎖後にそれぞれ内側を形成する側で本発明による
方法により保護層７．２で被覆されるように製造されている。この場合、導体枠
９は、有利に回路素子１のための収容個所で被覆されていてよい。引続き、既に
固有の保護層７．１で図に示されているように少なくとも部分的または完全に被
覆されていてもよい回路素子１は、取り付けられ、導体枠９の電気的接点と電気
的に結合される。ケーシング８が内側で完全に被覆されている際に、殆んど重要
でない場合には、回路素子１上の保護層をむしろ省略することができる。ケーシ
ング８の内部中の空隙１０は、充填されてないままであってもよく、このことは
、殊に超小型電子回路素子１が完全に保護層７．１によって被覆されている場合
に製造費用を減少させる。
【００３９】 貫通点９．１でケーシングは、図面に示されているように、保護層７．１と結
合されていてもよいが、しかし、導体枠９の接点と直接に結合されていてもよい
。
【００４０】 図５において、ケーシング８、超小型電子回路素子１、底部分３および接点を
有する導体枠９ならびに回路素子１と導体枠９との間の接続線を備えた本発明に
よる構造素子の比較可能な構成が示されており、この場合ケーシング８は、外側
で保護層７．３で被覆されている。この実施形式は、特に有利に導体枠９の問題
のある電気的引き込み線を密閉する。この場合も、回路素子１には、ケーシング
自体内で保護層７．１が備えられており、この保護層は、回路素子１、底部分３
、接続線４を完全に被覆している。しかし、保護層７．３がケーシング８を外側
で被覆している場合には、回路素子上の別個の保護層７．１を省略することも可
能である。特に、ケーシング８の危険が及ぼされる貫通点９．１は、保護層７．
３で保護されている。この場合、有利には多種多様の材料から形成されている非
平坦な下地に適合させるために、保護層７．３は、この保護層が外向きにできる
だけ耐湿性および硬質であり、他面、導体枠９およびケーシング８および／また
は保護層７．１に対する接触側で軟質および弾性であるように構成されている。
【００４１】 好ましくは、ケーシング境界面と回路素子１を有する装置との間の空隙１０は
、付加的に適当な充填材料、殊に乾燥材料および／または保護ガスで充填されて
いてよい。これは、図６に示されている。空隙を充填する充填材料１１は、図示
されている。ケーシング８内の個々の素子の配置は、本質的に前記実施例に相当
する。ケーシング８に対する付加的な保護層７は、内側または外側で特に図示さ
れていないが、しかし、好ましくは、存在していてもよい。
【００４２】 有害な効果、例えば電気化学的セルの形成に基づく種々の材料間での電気化学
的反応または加熱の際、殊に構造素子が簡単に１００℃を上廻る温度に到達しう
る回路素子１のろう付けおよび／または運転の時に生じる損失熱の際に、場合に
より充填材料中の水蒸気で充填された空洞の破裂は、確実に回避される。ケーシ
ング８の空隙１０を成形材料、殊にケーシング８が形成されているのと同じ材料
で充填することは、特に有利である。できるだけ十分に充填材料１１と結合させ
るために、回路素子１上の保護層７．１および／または内側のケーシング壁上の
保護層７．２の好ましい構成は、保護層７．１および／または７．２の充填材料
１１に対向した面が軟質および弾性であることにある。これは、殊に充填材料１
１の拡散を抑制する作用を支持するものである。従って、空隙１０の充填の際の
空洞の形成は、有利に回避される。
【００４３】 特に好ましくは、殊に高い接続数を有する薄壁のプラスチックケーシングを使
用する際に、超小型電子構造素子のカプセルがあたかも気密であることに対して
本発明を使用することにある。このようなケーシングは、例えば典型的に２８×
２８ｍｍ2の面積および１００個を上廻る接点を有するＴＱＦＰケーシングであ
る。この型のケーシングは、導体枠の接続個所に沿っての湿分の拡散および接続
線４と超小型電子回路素子１との間の接点６での腐蝕に対して極めて敏感である
。この場合、ケーシング壁を通じての接続引き込み線の緊密性は、特に重大な問
題であり、これは、本発明による解決によって著しく改善されている。
【００４４】 例えば油中に浸漬されるセンサー、殊にカプセル化されたセンサーのように腐
蝕環境中に浸漬することができるようにするために設けられている構造素子に外
側で完全に本発明による保護層を備えさせることは、特に好ましい。従って、構
造素子、殊にセンサーは、腐蝕環境条件から著しく良好に保護されている。
【００４５】 第１の好ましい実施形式において、保護層７．１、７．２、７．３は、珪素含
有である。本発明による方法において、保護層７．１は、構造素子、殊にケーシ
ング８中に結合導入すべきかまたは結合導入された超小型電子回路素子１上に析
出される。特に好ましい実施形式は、保護層７．３を、取り付けられかつ閉鎖さ
れた完成ケーシング８の外側上に析出させることである。この場合には、図面の
実施例に相応して、ケーシング８の内部は、他の保護層７．２で被覆されていて
もよい。
【００４６】 液状前駆物質、好ましくはヘキサメチルジシロキサン（HMDSO）は、約０〜５
０ｍｌ／ｈ、有利に０．１ｍｌ／ｈ〜５０ｍｌ／ｈ、特に有利に５ｍｌ／ｈ〜１
０ｍｌ／ｈの僅かな貫流量で貫流調整器により真空前室中に導入され、そこで蒸
発され、この場合調整された液体流から反応ガスは、形成される。この結果、有
利に処理室中への反応ガスまたは付加的なキャリヤーガスの添加が可能になる。
それによって、処理の実施は簡単になる。それというのも、圧力および／または
貫流を配慮する際にキャリヤーガスは全く考慮されないからである。付加的に、
保護層および／または構造素子のなお望ましくない汚染は、キャリヤーガスによ
って回避される。
【００４７】 ガス流は、前室からＣＶＤ被覆装置（CVD＝化学蒸着）の処理室中に到達する
。そこで、反応ガス圧は、０．１ミリバールないし１．５ミリバール、特に０．
２ミリバールに調節される。被覆すべき構造素子は、反応帯域中に組み込まれる
。構造素子を有利に加熱し、層の形成を改善しおよび／または層の付着を改善さ
せるために、構造素子は、処理中に熱エネルギーおよび／または電磁エネルギー
と反応作用させることができる。また、層の処理の間に構造素子が電圧と反応作
用することは、有利である。好ましいのは、基板バイアス電圧０〜−５００ボル
トである。構造素子のための有利な処理温度は、２０℃〜約２００℃である。温
度の上限は、有利にケーシング８を形成するプラスチックの種類および／または
被覆される回路素子１により左右される。
【００４８】 反応ガスは、反応帯域の領域内で特に電磁エネルギーの作用により化学反応を
生じさせる。プラズマを励起させる周波数は、１０ｋＨｚ〜１０Ｇｈｚの間にあ
り、有利には、１３．５６Ｍｈｚの周波数が使用される。析出すべき保護層の望
ましい性質に応じて、付加的に少なくとも１つの他の反応成分は、有利に固有の
制御系を介して反応ガスに添加することができる。反応成分の好ましいガス流は
、０〜１０００ｃｍ2／ｍｉｎ、有利に０〜２００ｃｍ2／ｍｉｎであり、この場
合有利には、ガス流は、全処理時間の言うに値する時間間隔に亘って上昇する。
好ましくは、他の反応成分の添加は、処理時間に亘って少なくとも時として変化
する反応成分濃度で行なわれる。
【００４９】 付加的な反応成分は、有利にアルゴンおよび／または窒素および／または酸素
および／またはＨＭＤＳＮである。６０〜３６００秒、有利に１０００〜１５０
０秒の常用の処理時間を用いた場合に、保護層７は、勾配層として析出される。
【００５０】 好ましくは、構造素子の表面は、析出前に常用のプラズマ励起方法で処理され
、この場合構造素子は、層を形成しないガスのプラズマに数秒ないし５分間暴露
される。それによって、層の付着力は改善される。
【００５１】 第１の実施例において、最初に珪素含有重合体は、プラズマにより補助される
ＣＶＤ法で析出される。従って、最初に構造素子上に軟質の重合体層が形成され
る。好ましくは、この層は、既に成長の間に架橋され、したがって付加的な架橋
過程は、不必要である。
【００５２】 析出の間に、常にさらに上昇する酸素量は、反応室中に、有利に０〜１０００
ｃｍ2／ｍｉｎ、特に有利に０〜２００ｃｍ2／ｍｉｎで徐々に添加される。形成
される層は、その性質を珪素含有重合体から徐々に緊密で耐性の酸化珪素層に変
える。
【００５３】 重合体層は、実際に比較的に僅かな密度のために構造素子表面を環境に対して
完全には気密に封鎖することはできないが、しかし、重合体層は、弾性的に構造
素子の表面に適合し、保護層７および構造素子、殊に回路素子１の異なる弾性特
性の場合であっても保護層７の良好な付着力を可能にする。これとは異なり、保
護層７の外向きに対向する領域は、ガス拡散、殊に湿分拡散に対して極めて高い
耐性を有する緊密な酸化珪素である。酸化珪素層および構造素子表面の場合によ
り異なる弾性特性のために、構造素子表面に対する酸化珪素の付着力は、極めて
良好である。それというのも、保護層７の構造素子の近辺の重合体領域は、弾性
および／または熱膨脹率における場合による差を保証することができるからであ
る。同時に、保護層は、成長する酸化珪素に対して良好な付着の基礎である。
【００５４】 勾配保護層７の他の好ましい実施形式は、有利に０．１μｍ〜１μｍの厚さを
有するＣＶＤおよび／またはプラズマで補助されたＣＶＤで析出された酸化珪素
の順序にあり、この場合この層は、有利に０．１μｍの厚さで酸素含量の意図的
な減少下に反応分野であたかも連続的に酸化物から無定形の珪素に変わり、その
上、さらに層のあたかも連続的な変化は、炭素含有ガスの意図的な添加下に炭化
珪素へ向かって達成され、他面、層は、有利に０．１μｍ〜約１μｍの厚さでさ
らに成長する。勾配保護層の利点は、勾配層の酸化珪素層領域の極めて良好な電
気的絶縁性を有する気密な炭化珪素層領域の組合せにある。２つの層領域間の有
利に薄手で無定形の珪素層領域は、析出法で最初に形成された酸化物層領域が炭
化物層領域と化学的に反応することができず、逆もありえないことが配慮されて
いる。
【００５５】 逆の順番は、同様に好ましい。また、有利な勾配順番は、酸化珪素−薄手の無
定形珪素−無定形炭素、酸化珪素−薄手の無定形珪素−薄手の無定形炭素−炭化
珪素、酸化珪素−薄手の無定形珪素−金剛石類似の炭素である。この場合、薄手
とは、層領域が本質的に勾配層の２つの別の層領域間の緩衝領域としてのみ配置
されており、有利には、このような緩衝領域の厚さは、別の層領域の厚さの一部
分、有利に１０％または２０％にすぎないことを意味する。析出法において、有
利に酸素の代わりにかまたは酸素とともに、相応する適当な例えば炭素含有ガス
は、反応成分として添加される。
【００５６】 勾配保護層の相領域の記載された順番は、純粋な無機材料の性質を有する。し
かし、純粋な有機材料の性質を有する勾配保護層を析出させることも可能である
。即ち、最初に有利にＨＭＤＳＯを有する重合体層は、液状前駆物質として、有
利に酸素の添加なしに析出されてもよい。形成される層は、特定の長さの重合体
鎖を有する。更に、酸素含有量は、重合体鎖が短縮される場合にのみ高められる
。短い重合体鎖を有する強く架橋された重合体層領域が形成される。しかし、酸
素含有量は、酸化珪素層領域が形成されうる場合には、高められない。著しい利
点は、短い鎖を有する重合体層領域が常用の長鎖重合体層と比較して特に高い硬
度を有することにある。
【００５７】 特に、ケーシング８中の電子回路素子１上の保護層７にとって、勾配層７が２
つの重合体領域の間に無機層領域、殊に酸化珪素を配置しているような配置を有
することは、好ましい。無機層領域は、有利に電気絶縁に使用されおよび／また
は有利に１μｍだけの厚さを有する湿分拡散遮断層として使用され、構造素子の
近辺の下側重合体層領域は、構造素子表面に対する保護層の適合を改善し、構造
素子からの遠隔個所にある重合体層領域は、ケーシングの場合による成形材料に
対する保護層の適合を改善する。有利に、重合体層領域の厚さは、無機層領域の
厚さよりも、特に有利に約５μｍ大きい。それによって、懸念されるポップコー
ン効果をまねきうる、ケーシングの場合による層間剥離もケーシング内での空隙
の形成も回避することは、有利に成功する。
【図面の簡単な説明】
【図１】 本発明による電子構造素子を示す断面図。
【図２】 電子回路素子および保護層を有する本発明による構造素子を示す断面図。
【図３】 保護層を備えた電子回路素子およびケーシングを有する本発明による構造素子
を示す断面図。
【図４】 保護層を備えた電子回路素子および内面保護層を備えたケーシングを有する本
発明による構造素子を示す断面図。
【図５】 保護層を備えた電子回路素子および外面保護層を備えたケーシングを有する本
発明による構造素子を示す断面図。
【図６】 保護層を備えた電子回路素子および充填された空隙を備えたケーシングを有す
る本発明による構造素子を示す断面図。
【符号の説明】
１ 超小型電子回路素子、 ２ 熱下部層、 ３ 底部分、 ４ 接続線、
５ 不動態化層、 ６ 接触個所、 ７．１、７．２、７．３ 保護層、 ８
ケーシング、 ９ 導体枠、 ９．１ 貫通点、 １０ 空隙、 １１ 充填材
料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガブリエレ シュタウディグル ドイツ連邦共和国 ミュンヘン ベルヒテ スガーデナー シュトラーセ 11 Ｆターム(参考） 4M109 AA01 BA01 CA05 CA21 ED07 EE03 EE15 5F061 AA02 BA01 CA05 CA21 CB04

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも部分的に構造素子を覆いかつ異なる化学的性質お
    よび／または物理的性質を有する保護層を備えた構造素子において、 保護層（７．１、７．２、７．３）が唯一の層からなり、その厚さに関連してあ
    たかも連続的に異なる化学的材料特性および／または物理的材料特性を有するこ
    とを特徴とする、保護層を備えた構造素子。
  2. 【請求項２】 保護層（７．１、７．２、７．３）が構造素子の近辺よりも
    構造素子からの遠隔個所で高い硬度および／または弾性および／または湿潤密度
    を有する、請求項１記載の構造素子。
  3. 【請求項３】 保護層（７．１、７．２、７．３）が構造素子からの遠隔個
    所よりも構造素子の近辺で高い硬度および／または弾性および／または湿潤密度
    を有する、請求項１または２に記載の構造素子。
  4. 【請求項４】 保護層（７．１、７．２、７．３）が構造素子からの遠隔個
    所で有機的性質を有しかつ構造素子の近辺で無機的性質を有する、請求項１、２
    または３のいずれか１項に記載の構造素子。
  5. 【請求項５】 保護層（７．１、７．２、７．３）が構造素子の近辺で有機
    的性質を有しかつ構造素子からの遠隔個所で無機的性質を有する、請求項１、２
    または３のいずれか１項に記載の構造素子。
  6. 【請求項６】 保護層（７．１、７．２、７．３）がその厚さに亘って有機
    的性質、無機的性質および有機的性質の順番を有する、請求項１から５までのい
    ずれか１項に記載の構造素子。
  7. 【請求項７】 保護層（７．１、７．２、７．３）がその厚さに亘って無機
    的性質、有機的性質および無機的性質の順番を有する、請求項１から６までのい
    ずれか１項に記載の構造素子。
  8. 【請求項８】 保護層（７．１、７．２、７．３）が有機的材料特性のみを
    有する、請求項１から６までのいずれか１項に記載の構造素子。
  9. 【請求項９】 保護層（７．１、７．２、７．３）が無機的材料特性のみを
    有する、請求項１から６までのいずれか１項に記載の構造素子。
  10. 【請求項１０】 構造素子が保護層（７．１、７．２、７．３）で完全に被
    覆されている、請求項１から９までのいずれか１項に記載の構造素子。
  11. 【請求項１１】 構造素子が保護層（７．１）で少なくとも部分的に被覆さ
    れている超小型電子回路素子（１）を有する、請求項１から１０までのいずれか
    １項に記載の構造素子。
  12. 【請求項１２】 構造素子が少なくとも表面で回路素子（１）上の電気的接
    点の範囲内で保護層（７．１）によって被覆されている超小型電子回路素子（１
    ）を有する、請求項１から１１までのいずれか１項に記載の構造素子。
  13. 【請求項１３】 構造素子がケーシング（８）を有し、ケーシング（８）が
    保護層（７）の衝撃個所の範囲内で外側および／または内側で少なくとも部分的
    に被覆されている、請求項１から１２までのいずれか１項に記載の構造素子。
  14. 【請求項１４】 構造素子がケーシング（８）および超小型電子回路素子（
    １）を有し、ケーシング（８）が保護層（７．２、７．３）の衝撃個所の範囲内
    で外側および／または内側で少なくとも被覆されており、回路素子（１）が完全
    に保護層（７．１）によって被覆されている、請求項１から１３までのいずれか
    １項に記載の構造素子。
  15. 【請求項１５】 構造素子がケーシング（８）および微量電気回路素子（１
    ）を有し、ケーシング（８）が保護層（７．２、７．３）の衝撃個所の範囲内で
    外側および／または内側で少なくとも被覆されており、回路素子（１）が少なく
    とも接点（６）および保護層（７．１）の外側表面で被覆されている、請求項１
    から１４までのいずれか１項に記載の構造素子。
  16. 【請求項１６】 構造素子がケーシング（８）および接続個所を有する導体
    枠（９）を備えた微量電気回路素子（１）を有し、導体枠（９）の接続個所が少
    なくとも導体枠（９）の貫通点（９．１）の範囲内でケーシング（８）を通して
    保護層（７．１）によって被覆されている、請求項１から１５までのいずれか１
    項に記載の構造素子。
  17. 【請求項１７】 保護層（７．１、７．２、７．３）が０．１〜１０μｍの
    厚さを有する、請求項１から１６までのいずれか１項に記載の構造素子。
  18. 【請求項１８】 殊に請求項１または請求項２から１７までのいずれか１項
    に記載の構造素子のための保護層の製造法において、 第１の反応成分を液状の形で制御して真空領域内に導入し、そこで蒸発させ、本
    質的にキャリヤーガスなしで真空装置の反応帯域中に到達させ、そこで少なくと
    も１つの要素を有する第２の反応成分と、熱エネルギーおよび／または電磁エネ
    ルギーの作用下で反応させ、反応生成物に変え、被覆表面上に析出させ、その際
    反応ガスの組成を制御して変えることによって物理的層特性および／または化学
    的特性を析出の間に徐々に成長する層の厚さに亘って変化させることを特徴とす
    る、殊に請求項１または請求項２から１７までのいずれか１項に記載の構造素子
    のための保護層の製造法。
  19. 【請求項１９】 反応ガスに反応生成物の析出の間に酸素を添加する、請求
    項１８記載の方法。
  20. 【請求項２０】 酸素を析出の間に濃度を変化させながら添加する、請求項
    １８または１９記載の方法。
  21. 【請求項２１】 高周波の電磁線を反応帯域に作用させる、請求項１８、１
    ９または２０のいずれか１項に記載の方法。
  22. 【請求項２２】 反応ガスがアルゴンを有する、請求項１８から２１までの
    いずれか１項に記載の方法。
  23. 【請求項２３】 反応ガスが窒素を有する、請求項１８から２２までのいず
    れか１項に記載の方法。
  24. 【請求項２４】 ０．１〜１．５ミリバールの反応ガス圧を使用する、請求
    項１８から２３までのいずれか１項に記載の方法。
  25. 【請求項２５】 反応ガスがＨＭＤＳＮを有する、請求項１８から２４まで
    のいずれか１項に記載の方法。
  26. 【請求項２６】 液状前駆物質を０ｍｌ／ｈ〜５０ｍｌ／ｈの流れで添加す
    る、請求項１８から２５までのいずれか１項に記載の方法。
  27. 【請求項２７】 被覆すべき表面を少なくとも被覆の間に加熱する、請求項
    １８から２６までのいずれか１項に記載の方法。
  28. 【請求項２８】 被覆すべき表面を少なくとも被覆の間に高周波の電磁エネ
    ルギーで反応作用させる、請求項１８から２７までのいずれか１項に記載の方法
    。
  29. 【請求項２９】 被覆すべき表面を少なくとも被覆の間に電圧で反応作用さ
    せる、請求項１８から２８までのいずれか１項に記載の方法。
  30. 【請求項３０】 超小型電子回路素子（１）を少なくとも部分的に被覆させ
    る、請求項１８から２９までのいずれか１項に記載の方法。
  31. 【請求項３１】 超小型電子回路素子（１）のケーシング（８）を少なくと
    も部分的に被覆させる、請求項１８から３０までのいずれか１項に記載の方法。
  32. 【請求項３２】 超小型電子回路素子（１）のケーシング（８）を１００を
    上廻る接続数で少なくとも部分的に被覆させる、請求項１８から３１までのいず
    れか１項に記載の方法。
  33. 【請求項３３】 超小型電子回路素子（１）のプラスチックケーシング（８
    ）を少なくとも部分的に被覆させる、請求項１８から３２までのいずれか１項に
    記載の方法。
JP2000510164A 1997-08-20 1998-08-07 保護層を備えた構造素子および構造素子のための保護層の製造法 Pending JP2002515640A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19736090.4 1997-08-20
DE19736090A DE19736090B4 (de) 1997-08-20 1997-08-20 Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement
PCT/EP1998/005018 WO1999009591A1 (de) 1997-08-20 1998-08-07 Bauelement mit schutzschicht und verfahren zur herstellung einer schutzschicht für ein bauelement

Publications (1)

Publication Number Publication Date
JP2002515640A true JP2002515640A (ja) 2002-05-28

Family

ID=7839538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000510164A Pending JP2002515640A (ja) 1997-08-20 1998-08-07 保護層を備えた構造素子および構造素子のための保護層の製造法

Country Status (5)

Country Link
EP (1) EP1010201A1 (ja)
JP (1) JP2002515640A (ja)
CN (1) CN1267394A (ja)
DE (1) DE19736090B4 (ja)
WO (1) WO1999009591A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012530626A (ja) * 2009-06-30 2012-12-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子的な構成部材を製造するための方法
CN103809103A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
JP2018536997A (ja) * 2015-11-26 2018-12-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 被覆材を有する電気装置を製造するための方法
CN110335811A (zh) * 2019-07-09 2019-10-15 山东宝乘电子有限公司 一种含氧多晶硅钝化膜的沉积方法及具有该钝化膜的芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025465B4 (de) * 2005-05-31 2008-02-21 Infineon Technologies Ag Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件
CN108430439B (zh) 2015-12-18 2021-03-02 帝斯曼知识产权资产管理有限公司 联芳香族维生素d类似物
DE102016216974A1 (de) * 2016-08-11 2018-02-15 Robert Bosch Gmbh Druckmesszelle und Verfahren zum Beschichten und Kontaktieren eines Trägers einer Druckmesszelle
CN112912695A (zh) * 2018-09-25 2021-06-04 弗瑞柏私人有限公司 传感器装置
EP4177940A1 (en) * 2021-11-03 2023-05-10 Nexperia B.V. A semiconductor package assembly as well as a method for manufacturing such semiconductor package assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2510307A1 (fr) * 1981-07-24 1983-01-28 Hitachi Ltd Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif
US4620986A (en) * 1984-11-09 1986-11-04 Intel Corporation MOS rear end processing
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
JPH0244738A (ja) * 1988-08-05 1990-02-14 Semiconductor Energy Lab Co Ltd 電子装置作製方法
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5211995A (en) * 1991-09-30 1993-05-18 Manfred R. Kuehnle Method of protecting an organic surface by deposition of an inorganic refractory coating thereon
DE4435120C2 (de) * 1994-09-30 2000-08-03 Siemens Ag Schutzschicht für Wafer und Verfahren zu deren Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012530626A (ja) * 2009-06-30 2012-12-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子的な構成部材を製造するための方法
US8916079B2 (en) 2009-06-30 2014-12-23 Robert Bosch Gmbh Method for producing an electronic component
CN103809103A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
JP2018536997A (ja) * 2015-11-26 2018-12-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 被覆材を有する電気装置を製造するための方法
CN110335811A (zh) * 2019-07-09 2019-10-15 山东宝乘电子有限公司 一种含氧多晶硅钝化膜的沉积方法及具有该钝化膜的芯片

Also Published As

Publication number Publication date
CN1267394A (zh) 2000-09-20
DE19736090A1 (de) 1999-03-04
WO1999009591A1 (de) 1999-02-25
DE19736090B4 (de) 2005-04-14
EP1010201A1 (de) 2000-06-21

Similar Documents

Publication Publication Date Title
US7939932B2 (en) Packaged chip devices with atomic layer deposition protective films
US6436853B2 (en) Microstructures
US6368899B1 (en) Electronic device packaging
US6670719B2 (en) Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US20020071989A1 (en) Packaging systems and methods for thin film solid state batteries
JP2002515640A (ja) 保護層を備えた構造素子および構造素子のための保護層の製造法
US4091407A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US20150001700A1 (en) Power Modules with Parylene Coating
US20080185701A1 (en) Hermetically Sealed Package and Methods of Making the Same
US11848213B2 (en) Semiconductor module having a layer that includes inorganic filler and a casting material
JPH06231739A (ja) 無機材料堆積層を有する可撓性高分子フィルムを用いた電池パッケージ及びその製造方法
JPH09512677A (ja) 電子デバイスのカプセル化装置
JP2006326834A (ja) インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法
JP6797951B2 (ja) パワー半導体モジュール装置及びその製造方法
CN107887279B (zh) 用于制造金属-陶瓷衬底的方法以及金属-陶瓷衬底
CN1019250B (zh) 制造电子器件的方法
JP5955412B2 (ja) 腐食保護されたボンディング接続部を有する電子デバイス、及び、該電子デバイスの製造方法
CN111863632A (zh) 半导体模块及其制造方法
US20060197222A1 (en) Arrangement of an electrical component placed on a substrate, and method for producing the same
JP2007322271A (ja) 慣性力センサ及びその製造方法
US11718909B2 (en) Assembly for the deposition of silicon nanostructures
GB2627989A (en) Passivation of metal structures for harsh environments
JPH09178571A (ja) サーミスタとその製造方法
US20200198966A1 (en) Micromechanical device and method for manufacturing a micromechanical device
CN111020708A (zh) 热等静压晶体生长装置