CN111863632A - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN111863632A
CN111863632A CN202010331014.7A CN202010331014A CN111863632A CN 111863632 A CN111863632 A CN 111863632A CN 202010331014 A CN202010331014 A CN 202010331014A CN 111863632 A CN111863632 A CN 111863632A
Authority
CN
China
Prior art keywords
layer
inorganic filler
casting material
semiconductor substrate
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010331014.7A
Other languages
English (en)
Inventor
G·特里奇伦加拉詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111863632A publication Critical patent/CN111863632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种用于制造功率半导体模块装置(100)的方法包括：使无机填充物(81)与浇注材料(5)混合，由此制备包括第一浓度的无机填充物(81)的混合物，其中，所述无机填充物(81)具有高于浇注材料(5)的密度(ρcc)的密度(ρf)。所述方法还包括：将包括无机填充物(81)和浇注材料(5)的混合物填充到外壳(7)中，其中，半导体衬底(10)被布置在外壳(7)内，并且其中，至少一个半导体主体(20)被布置在半导体衬底(10)的顶表面上；执行沉淀步骤，在沉淀步骤期间，无机填充物(81)沉淀到半导体衬底(10)和所述至少一个半导体主体(20)上，由此形成包括浇注材料(5)的部分和无机填充物(81)的第一层(800)以及包括浇注材料(5)的剩余部分但没有无机填充物(81)的第二层(801)；以及使浇注材料(5)硬化。

Description

半导体模块及其制造方法
技术领域
本公开涉及半导体模块及其制造方法。
背景技术
功率半导体模块装置常常包括被布置在外壳中的至少一个半导体衬底。包括多个可控半导体元件(例如，处于半桥构造中的两个IGBT)的半导体装置被布置在所述至少一个衬底中的每者上。每一衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧上的第一金属化层以及沉积在衬底层的第二侧上的第二金属化层。例如，可控半导体元件被安装在第一金属化层上。第二金属化层可以任选地附接至基板。可控半导体元件通常通过焊接或烧结技术安装在半导体衬底上。
电线或电连接部用于连接功率半导体装置的不同半导体器件。这样的电线和电连接部可以包括金属和/或半导体材料。功率半导体模块装置的外壳一般在一定程度上对于气体是可渗透的。例如，一些气体(例如，含硫气体)可以与外壳内部的金属部件反应。这引起了这些部件的化学劣化，其可能导致个体部件的故障，并且最终导致整个半导体装置的故障。
因此，通常通过对部件进行包封而保护外壳内部的部件免受腐蚀。已知有不同的材料适于保护外壳内部的部件免受腐蚀。然而，这样的材料可能与衬底以及安装在衬底上的元件具有不同的热膨胀系数(CTE)。此外，用于降低CTE失配的包封材料可能在外壳内引起高的应力。
需要一种功率半导体模块，其中，保护半导体部件免受腐蚀，并且其中，降低不同部件之间的CTE失配以及内部应力，从而延长功率半导体模块装置的总寿命。
发明内容
一种用于制造功率半导体模块装置的方法包括：使无机填充物与浇注材料混合，由此制备包括第一浓度的无机填充物的混合物，其中，所述无机填充物具有高于浇注材料的密度的密度。所述方法还包括：将包括无机填充物和浇注材料的混合物填充到外壳中，其中，半导体衬底被布置在外壳内，并且其中，至少一个半导体主体被布置在半导体衬底的顶表面上；执行沉淀步骤，在沉淀步骤期间，无机填充物向下沉淀到半导体衬底和至少一个半导体主体上，由此形成包括浇注材料的部分和无机填充物的第一层以及包括浇注材料的剩余部分但没有无机填充物的第二层；以及使浇注材料硬化。
一种半导体模块装置包括：被布置在外壳内的半导体衬底；被布置在半导体衬底的顶表面上的至少一个半导体主体；被布置在半导体衬底的顶表面上的第一层，其中，第一层包括对于腐蚀性气体不可渗透的无机填充物以及填充存在于无机填充物中的任何空间的浇注材料，并且其中，无机填充物具有高于浇注材料的密度的密度；以及被布置在第一层上的第二层，其中，第二层包括浇注材料而没有无机填充物。
参考以下附图和说明书可以更好地理解本发明。附图中的部件未必是按比例绘制的，相反其重点在于说明本发明的原理。此外，在附图中，类似的附图标记贯穿不同的视图指定对应的部分。
附图说明
图1是功率半导体模块装置的截面图。
图2是另一功率半导体模块装置的截面图。
包括图3A到图3D的图3示出了根据一个示例的用于制造功率半导体模块装置的方法的步骤。
图4示例性示出了出现在不同元件与包封材料之间的界面处的所产生的力。
具体实施方式
在以下具体实施方式中将参考附图。附图示出了在其中可以实践本发明的具体示例。应当理解，除非另外指明，否则可以使相对于各种示例描述的特征和原理相互结合。在说明书以及权利要求中，将某些元件指定为“第一元件”、“第二元件”、“第三元件”等不应被理解为用作枚举。相反，这样的指定只是为了称呼不同的“元件”。也就是说，例如，“第三元件”的存在不要求“第一元件”和“第二元件”的存在。本文描述的电线或电连接部可以是单个导电元件或者可以包括串联和/或并联连接的至少两个个体导电元件。电线和电连接部可以包括金属和/或半导体材料，并且可以是永久性导电的(即，非可开关的)。本文描述的半导体主体可以由(掺杂的)半导体材料构成，并且可以是半导体芯片或者可以被包括在半导体芯片中。半导体主体具有电连接焊盘，并且包括至少一个具有电极的半导体元件。
参考图1，其示意性示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括外壳7和半导体衬底10。半导体衬底10包括电介质绝缘层11、附接至电介质绝缘层11的(结构化)第一金属化层111以及附接至电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一金属化层111和第二金属化层112之间。
第一金属化层111和第二金属化层112中的每者可以由下述材料之一构成或者可以包括下述材料之一：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10可以是陶瓷衬底，即其中的电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由下述材料之一构成或者包括下述材料之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或者任何其他电介质陶瓷。例如，电介质绝缘层11可以由下述材料之一构成或者包括下述材料之一：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以(例如)是直接铜键合(DCB)衬底、直接铝键合(DAB)衬底或者活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底一般包括含有诸如环氧树脂或聚酰亚胺的(填充)材料的电介质绝缘层11。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括(例如)Si2O、Al2O3、AlN或BrN，并且可以具有处于大约1μm和大约50μm之间的直径。衬底10还可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂构成或者可以包括固化树脂。
半导体衬底10被布置在外壳7中。在图1中所示的示例中，半导体衬底10形成了外壳7的底表面，而外壳7本身唯独包括侧壁和盖。然而，这只是示例。还有可能外壳7还包括底表面，并且半导体衬底10被布置在外壳7内部。根据另一示例，半导体衬底可以被安装在基板(未示出)上。在一些功率半导体模块装置100中，不止一个半导体衬底10被布置在单个基板上。例如，基板可以形成外壳7的底表面。
一个或多个半导体主体20可以被布置在半导体衬底10上。被布置在半导体衬底10上的半导体主体20中的每者可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或者任何其他适当的半导体元件。
一个或多个半导体主体20可以在半导体衬底10上形成半导体装置。在图1中，仅示例性示出了两个半导体主体20。图1中的半导体衬底10的第二金属化层112是连续层。在图1所示的示例中，第一金属化层111是结构化层。“结构化层”是指第一金属化层111不是连续层，而是包括处于该层的不同区段之间的凹陷。在图1中示意性示出了这样的凹陷。这一示例中的第一金属化层111包括三个不同区段。然而，这只是示例。任何其他数量的区段都是可能的。可以将不同的半导体主体20安装在第一金属化层111的相同区段或不同区段上。第一金属化层的不同区段可以不具有任何电连接部，或者可以使用(例如)键合引线3电连接至一个或多个其他区段。例如，为了略举几个示例，电连接部3还可以包括连接板或导体轨。一个或多个半导体主体20可以通过导电连接层30电及机械连接至半导体衬底10。这样的导电连接层可以是焊料层、导电粘合剂层或者烧结的金属粉末(例如，烧结的银粉末)层。
根据其他示例，第二金属化层112也可能是结构化层。也可能省略第二金属化层112。例如，第一金属化层111也可能是连续层。
图1中所示的功率半导体模块装置100还包括端子元件4。端子元件4电连接至第一金属化层111，并且在外壳7的内部和外部之间提供电连接部。端子元件4可以用第一端电连接至第一金属化层111，而端子元件4的第二端41从外壳7伸出。可以在端子元件4的第二端41处从外部与端子元件4电接触。然而，图1中所示的端子元件4只是示例。可以通过任何其他方式实施端子元件4，并且可以将端子元件4布置在外壳7内的任何位置。例如，可以将一个或多个端子元件4布置为靠近外壳7的侧壁或者与外壳7的侧壁相邻。端子元件4也可以穿过外壳7的侧壁而不是穿过盖伸出。任何其他适当的实施方式都是可能的。
半导体主体20均可以包括芯片焊盘金属化(未专门示出)，例如，源极、漏极、阳极、阴极或栅极金属化。芯片焊盘金属化一般提供用于电连接半导体主体20的接触表面。例如，芯片焊盘金属化可以电接触连接层30、端子元件4或电连接部3。例如，芯片焊盘金属化可以由诸如铝、铜、金或银的金属构成，或者可以包括诸如铝、铜、金或银的金属。例如，电连接部3和端子元件4也可以由诸如铜、铝、金或银的金属构成，或者可以包括诸如铜、铝、金或银的金属。
上文提及的功率半导体模块装置100的处于外壳7内部的部件以及其他部件在与腐蚀性气体发生接触时可能发生腐蚀。例如，腐蚀性气体可以包括硫或含硫化合物，例如，硫化氢H2S。功率半导体模块装置100的周围区域中的腐蚀性气体可以穿透到外壳7的内部中。用于功率半导体模块装置100的外壳7通常得不到对抗侵入气体的全面保护。此外，例如，在外壳7打开时或者在使外壳7关闭之前，腐蚀性气体可以进入外壳7。在外壳7内部，腐蚀性气体可以(例如)通过与存在于外壳7内部的湿气相结合而形成酸或溶液。腐蚀性气体或者所产生的溶液可以引起一些或全部的不同部件的腐蚀。在腐蚀过程期间，部件的金属成分可以被氧化成它们的相应的硫化物。硫化物的形成可以改变部件的电性质，或者在功率半导体模块装置100内导致新的导电连接的形成或者导致短路。
此外，在暴露于腐蚀性气体并且进一步处于电场和可能的湿气的影响下时，功率半导体模块装置100的包括金属的部件和结构的移动金属离子(例如，Cu、Ag等)以及存在于腐蚀性气体中的阴离子(例如，S2-)可以形成枝晶结构。枝晶是一种特有的树状晶体结构。金属层中的枝晶生长会产生大的相对于材料性质的后果，并且一般是不希望出现的。
腐蚀性气体的示例为硫化氢(H2S)、硫化羰(OCS)或气态硫(S8)。在一些应用中，功率半导体模块装置可能被暴露于腐蚀性气体，例如Cl-、SOx或NOx。一般而言，硫还有可能作为固体材料或液体的成分而进入到外壳7的内部。
包括一种或多种金属的部件和结构可能对腐蚀尤为敏感，所述金属例如，铜(例如，第一金属化层111、电连接部3、端子元件4、连接层30、芯片焊盘金属化)、银(例如，第一金属化层111、电连接部3、端子元件4、连接层30、芯片焊盘金属化)或铅(例如，包括含铅焊料的连接层30)。例如，其他金属(例如，铝)可以具有覆盖其表面区域的薄氧化物层，薄氧化物层至少可以提供一定量的对抗腐蚀性气体的保护。
常规功率半导体模块装置100一般还包括浇注化合物5。例如，浇注化合物5可以由硅酮凝胶构成或者可以包括硅酮凝胶，或者可以是刚性模制化合物。浇注化合物5可以至少部分地填充外壳7的内部，由此覆盖被布置在半导体衬底10上的部件和电连接部。端子元件4可以部分地嵌入到浇注化合物5中。然而，至少其第二端41未被浇注化合物5覆盖，并且穿过外壳7从浇注化合物5伸出到外壳7外部。浇注化合物5被配置为保护功率半导体模块100内部(尤其是外壳7内部)的部件和电连接部免受某些环境状况和机械损伤的影响。浇注化合物5还为外壳7内部的部件提供电隔离。然而，腐蚀性气体通常能够穿透浇注化合物5。因此，浇注化合物5通常不能够保护部件和电连接部免受腐蚀性气体影响。
浇注化合物5可以在半导体衬底10的垂直方向y上形成保护层。垂直方向y是基本上垂直于半导体衬底10的顶表面的方向。半导体衬底10的顶表面是在其上安装或者可以安装半导体主体20的表面。第一保护层5至少部分地覆盖被布置在半导体衬底10的顶表面上的任何部件以及半导体衬底10的任何暴露的表面。
为了更好地保护功率半导体模块装置100的金属部件免受腐蚀性气体影响，例如浇注化合物5可以还包括填充物81。具体而言，可以将填充物81混合到浇注化合物5中。然而，填充物81可以不是均匀地分布在浇注化合物5内。相反，半导体器件可以包括由填充物81和浇注化合物5的混合物形成的第一层800以及仅包括浇注化合物5但没有填充物81的第二层801。第二层801可以被布置在第一层800上方。也就是说，第一层800可以被布置在第二层801和其上安装有半导体主体20的半导体衬底10之间。
这在图2中示例性示出。填充物81可以被配置为与腐蚀性气体进行化学反应，或者尤其与腐蚀性气体的硫或者含硫化合物进行反应。腐蚀性气体还可以被填充物81捕获、吸附或吸收。通过与腐蚀性气体进行化学反应，填充物81防止有害物质抵达外壳7内部的(金属)部件，并由此保护部件免受腐蚀。例如，填充物81可以是分布于浇注化合物5的第一材料的各处的第二材料的粉末。第二材料可以包括与腐蚀性气体进行反应并且可以(例如)在暴露于腐蚀性气体时形成金属硫化物的任何材料。填充物81可以基本上均匀地分布于第一层800的各处。浇注化合物5的第一材料可以包括非反应性可交联或不可交联聚合物或者由非反应性可交联或不可交联聚合物构成，所述聚合物例如是硅酮凝胶或者硅酮橡胶。例如，诸如环氧树脂的其他浇注材料也是可能的。
例如，填充物81可以是无机填充物。例如，无机填充物可以包括非溶化无机材料，例如，二氧化硅、熔融二氧化硅、晶体二氧化硅、析出二氧化硅、氧化铝、铍、氮化硼、氮化铝、氮化硅、碳化硅、碳化硼、碳化钛、氧化镁、氧化锌或者玻璃纤维。例如，填充物81可以是以颗粒形式提供的，所述颗粒具有处于大约1μm和400μm之间或者处于大约4μm和20μm之间的直径。所有的颗粒都可以具有相同直径。然而，填充物81的颗粒未必全都必须具有相同直径。还有可能使用包括不同尺寸的颗粒的填充物。例如，二元体系(例如，具有两种不同直径的颗粒)或者三元体系(具有三种不同直径的颗粒)也是可能的。通过这种方式，可以提高填充物81的堆积密度。在包括浇注化合物5和填充物81的混合物中，即在第一层800中，例如，填充物81的量可以处于大约20vol％和90vol％之间，或者处于大约60vol％和80vol％之间。一般而言，第一层800可以包括相对较高的量的填充物81。填充物81的颗粒可以具有相对较高的密度ρf，例如，处于大约0.9g/cm3和5.0g/cm3之间。另一方面，浇注化合物5可以具有低于填充物81的密度ρf的密度ρcc。根据一个示例，浇注化合物5的密度ρcc可以处于大约0.2g/cm3和0.9g/cm3之间。根据一个示例，如果填充物81的密度ρf为0.9g/cm3，那么浇注化合物5的密度ρcc为<0.9g/cm3，或者甚至<0.5g/cm3。例如，填充物81的单独颗粒中的每者的纵横比可以处于1和100之间。
如果无机填充物81包括诸如金属材料的导电材料，那么第一层800中的无机填充物81的浓度可以使得第一层800作为整体仍然是电绝缘的。
第一层800在垂直方向y上可以具有第一厚度d1。第一层800至少部分地覆盖被布置在半导体衬底10的顶表面上的任何部件以及半导体衬底10的任何暴露的表面。例如，第一厚度d1可以处于1mm和10mm之间，或者处于2mm和6mm之间。
第二层801被布置在第一层800的顶部上。在这一语境下，在第一层800的顶部上是指第二层801被布置为在垂直方向y上与第一层800相邻，使得第一层800被布置在第二层801和半导体衬底10之间。例如，第二层801可以包括浇注材料，例如，非反应性软交联或非交联聚合物。例如，非反应性聚合物可以包括硅酮凝胶或者硅酮橡胶。诸如环氧树脂的其他浇注材料也是可能的。第二层801的材料可以与第一层800的第一材料相同。第二层801在垂直方向y可以具有第二厚度d2。第二厚度d2可以与第一厚度d1相同，或者第二厚度d2可以大于或小于第一厚度d1。例如，第二厚度d2可以处于1mm和10mm之间，或者处于2mm和6mm之间。
如图2的示例中所示，可以用包括第一材料和填充物81两者的第一层800仅填充功率半导体模块装置100的外壳7的底部。第一层800的厚度d1显著小于图1所示的装置中的没有填充物的浇注化合物5的高度，在图1所示的装置中，用浇注化合物5填充外壳7的主要部分。图1的功率半导体模块装置的浇注化合物5的单个层的相对较大的厚度可能引起功率半导体模块装置100的挠曲，尤其是半导体衬底10和/或基板(如果适用的话)的挠曲，特别是在浇注化合物5包括所谓的硬包封物的情况下。硬包封物具有大于某一阈值硬度的硬度。例如，材料的硬度可以是通过邵氏硬度计来确定的，并且可以是通过几种邵氏硬度计标度(例如，邵氏A型、邵氏D型等)之一指示的。图2的功率半导体模块装置的相对较薄的第一层800一般只引起功率半导体模块装置100的较少挠曲，甚至不引起挠曲。
这在图4中示例性示出，图4示意性地指示了可能出现在半导体模块装置的不同元件的表面上的力。出现在包括具有硬树脂材料的浇注化合物5(参见图1)的半导体模块装置的不同元件的表面上的相应的力在图4中被示为参照，该力在每种情况下表示为100％。在使用软树脂代替硬树脂时，可以显著降低所出现的力。例如，在使用软树脂代替硬树脂时，出现在第二金属化层112(Cu，底部)的表面上的力可以降低30％以上到大约65％。在使用软树脂代替硬树脂时，出现在IMS衬底(IMS)的表面上的力可以降低40％以上到大约58％。在使用软树脂代替硬树脂时，出现在第一金属化层111(Cu，顶部)的表面上的力可以降低30％以上到大约68％。在使用软树脂代替硬树脂时，出现在焊料层30(焊料)的表面上的力可以降低大约60％到大约40％。在使用软树脂代替硬树脂时，出现在半导体主体20(芯片)的表面上的力可以降低50％以上到大约47％。在使用软树脂代替硬树脂时，出现在第一层800(具有填充物的软树脂)的表面上的力可以降低30％以上到大约63％。
可以看出，通过使用软包封物材料并且形成包括该软包封物以及填充物81两者的第一层800和仅包括该软包封物但没有填充物81的第二层801，可以降低半导体模块内的应力，并且可以增强整个系统的可靠性。此外，可以通过将填充物81添加到第一层800中的浇注化合物5来降低半导体模块的不同部件之间的热膨胀系数CTE的失配。例如，第一层800的热膨胀系数CTE800可以与半导体衬底10和至少一个半导体主体20的热膨胀系数CTE10、CTE20类似，使得(例如)CTE800＝CTE10±5ppm/K，并且CTE800＝CTE20±5ppm/K。可以通过这种方式降低半导体模块的不希望出现的弓弯。当不同的力出现在半导体模块内的不同界面处时，一般可能会出现不希望出现的弓弯。例如，半导体模块的半导体衬底10和/或基板可能会发生某一程度的弯曲，使得半导体衬底10和/或基板不再平坦，而是可能在垂直方向y具有凹或凸曲度。这可以进一步在形成于半导体衬底内的连接部上引起不希望出现的张力，例如，所述连接部是用于将半导体主体20安装在半导体衬底10上的导电连接层30。局部热应力可以引起浇注化合物5的劣化。
在理想的半导体模块中，力的平衡占主导。也就是说，F1+F2+F3+…+Fi＝0，其中，F是力，并且i是半导体模块中的元件的编号。此外，在理想的半导体模块中，力矩的平衡占主导。也就是说，M1+M2+M3+…+Mi＝Mext，其中，M是力矩，并且I是半导体模块中的元件的编号。
半导体模块内的相邻的层的应变连续性可以被计算为
Figure BDA0002464957400000091
或者，更一般而言，
Figure BDA0002464957400000092
其中，F是力，α是CTE，E是模量，并且d是层在垂直方向y上的厚度。例如，半导体模块的不同层可以是第一金属化层111、第二金属化层112、电介质绝缘层11、导电连接层30或者浇注化合物5。
一般可以通过调整第一层801中的填充物81的量来调整半导体模块的所产生的弓弯。例如，在降低第一层801中的填充物81的量时可以出现较大弓弯，并且在提高第一层801中的填充物81的量时可以出现较小弓弯。
图2示出了形成第一层800和第二层801之后的功率半导体模块装置100的一个示例。现在将通过包括图3A到图3D的图3解释用于制造图2的功率半导体模块装置的方法。
图3B示出了形成第一层800和第二层801之前的功率半导体模块装置100。功率半导体模块装置100包括半导体衬底10。半导体衬底10可以对应于上文相对于图1和图2已经描述的半导体衬底10。如上文所述，一个或多个半导体主体20可以被布置在半导体衬底10上。功率半导体模块装置100可以还包括端子元件4，如上文已经描述的。功率半导体模块装置100的外壳7基本上对应于上文相对于图1和图2已经描述的外壳7。然而，可以在后面的阶段，例如在形成第一层800和第二层801之后将盖添加至外壳7。图3B中所示的装置的外壳7也可能还包括底部。相反，半导体衬底10也可以被布置在基板(未示出)上，从而由基板形成外壳7的底部。如图3A中示意性所示，无机填充物81可以与浇注化合物5预先混合。例如，填充物81的颗粒可以均匀分布在浇注化合物5内。例如，浇注化合物5的材料可以是液体，或者可以是粘滞性的。
然后，可以将包括浇注化合物5和填充物81的混合物填充到半导体模块中，如图3B中示意性所示。图3C示意性示出了将所述混合物填充到外壳7中之后的半导体模块装置100。可以看出，在此时填充物81仍然均匀地分布在浇注化合物5内。然而，由于填充物81的密度ρf大于浇注化合物5的密度ρcc，因而填充物81向下沉淀到半导体衬底10以及安装在半导体衬底10上的半导体主体20及任何其他元件的表面上。如图3D中示意性所示，通过这种方式，由下降的填充物81形成了致密的第一层800。如上文所述，填充物81可以包括颗粒。例如，所述颗粒可以具有大致圆化的或者椭圆的形状。然而，任何其他形式的颗粒也是可能的。在向下沉淀之后，填充物81的颗粒可以堆叠在彼此顶部上。然而，在填充物81的不同颗粒之间留有空间或缝隙。浇注化合物5的部分填充了这些空间或缝隙。因此，第一层800是通过使填充物81在浇注化合物5内向下沉淀而形成的相对致密的层。第一层800内的填充物的浓度显著高于被填充到外壳7中的预先混合的混合物中的填充物81的浓度。
浇注化合物的剩余部分形成被布置在第一层800上的第二层801。由于填充物81下降到半导体衬底10上，没有填充物81留在第二层801中。第一层800的厚度d1和第二层801的厚度d2取决于用于形成预先混合的混合物的浇注化合物5和填充物81的量(参考图3A)。
可以通过在沉淀步骤期间加热半导体模块装置10来加速填充物81的沉淀。通过实施加热，可以降低浇注化合物5的密度，由此使浇注化合物的材料液化(降低浇注化合物5的粘度)。因此，填充物81在较高温度下比在较低温度下可以更快地沉淀。例如，沉淀步骤期间的温度可以处于30℃和150℃之间。
填充物81的沉淀可以是在真空内执行的。例如，可以创建1mbar到200mbar的真空。除了加热半导体模块装置或者作为其替代，通过在沉淀步骤期间降低真空度来加速填充物81的沉淀也是可能的。温度以及真空度可以取决于用于浇注化合物5的材料。
一旦填充物81完全沉淀，就可以执行固化或硬化步骤(未具体示出)。在固化或硬化浇注化合物5时，浇注化合物5与无机填充物81交联。这显著降低了无机填充物81的移动性。通过基本上填充无机填充物81的颗粒之间的所有剩余空间和缝隙以及通过使浇注化合物5与无机填充物交联，任何气体变得难以、甚至不可能穿过第一层800扩散。
例如，使浇注化合物5固化或硬化可以包括加热浇注化合物5，以及使浇注化合物5的全部或大部分液体蒸发。例如，代替使浇注化合物5固化或者在使浇注化合物5固化之后，可以使浇注化合物5冷却到其玻璃化转变温度以下。例如，可以使浇注化合物5冷却到室温，室温往往远低于用作浇注化合物5的材料的玻璃化转变温度。
无机填充物81的颗粒一般按照随机方式堆叠到彼此上。因此，如果有任何不同的话，气体无法以直线穿过第一层800扩散。一般而言，气体无法穿透无机填充物81，而是仅穿过围绕填充物81的浇注化合物5。因此，气体必须围绕无机填充物81扩散，其导致了相对较长的扩散路径。这使得气体更加难以穿过第一层800扩散。一般而言，由于无机填充物81在第一层800中的量相对较高，因此几乎没有空间供气体穿过第一层800扩散。这使得腐蚀性气体几乎不可能穿过第一层800扩散。
从图2可以看出，并且如上文已经描述的，填充物81在与半导体衬底10及安装于其上的半导体主体20相邻的第一层800内的浓度非常高。另一方面，第二层801不包括任何填充物81。通过这种方式，与图1的装置相比，例如可以提高填充材料的弹性模量，并且与仅包括浇注化合物5的层相比可以降低第一层800的CTE。通过这种方式可以将第一层800的CTE调整至半导体衬底10和半导体主体20的CTE。可以通过调整浇注化合物5内的填充物81的浓度来调整CTE。所得到的半导体模块装置100在高温(例如，200℃以上)下是稳定的。

Claims (15)

1.一种用于制造功率半导体模块装置(100)的方法，包括：
使无机填充物(81)与浇注材料(5)混合，由此制备包括第一浓度的无机填充物(81)的混合物，其中，所述无机填充物(81)具有高于所述浇注材料(5)的密度(ρcc)的密度(ρf)；
将包括所述无机填充物(81)和所述浇注材料(5)的所述混合物填充到外壳(7)中，其中，半导体衬底(10)被布置在所述外壳(7)内，并且其中，至少一个半导体主体(20)被布置在所述半导体衬底(10)的顶表面上；
执行沉淀步骤，在所述沉淀步骤期间，所述无机填充物(81)向下沉淀到所述半导体衬底(10)和所述至少一个半导体主体(20)上，由此形成包括所述浇注材料(5)的部分和所述无机填充物(81)的第一层(800)以及包括所述浇注材料(5)的剩余部分但没有所述无机填充物(81)的第二层(801)；以及
使所述浇注材料(5)硬化。
2.根据权利要求1所述的方法，其中，所述无机填充物(81)具有处于0.9g/cm3和5.0g/cm3之间的密度(ρf)，并且其中，所述浇注材料(5)具有处于0.2g/cm3和0.9g/cm3之间的密度(ρcc)。
3.根据权利要求1或2所述的方法，其中，所述第一层(800)中的所述无机填充物(81)的量处于大约20vol％和90vol％之间，或者处于大约60vol％和80vol％之间。
4.根据权利要求1到3中任一项所述的方法，其中，所述浇注材料(5)包括非反应性可交联或不可交联聚合物。
5.根据权利要求4所述的方法，其中，所述聚合物包括硅酮凝胶、硅酮橡胶或环氧树脂。
6.根据前述权利要求中任一项所述的方法，其中，所述无机填充物(81)包括二氧化硅、熔融二氧化硅、晶体二氧化硅、析出二氧化硅、氧化铝、铍、氮化硼、氮化铝、氮化硅、碳化硅、碳化硼、碳化钛、氧化镁、氧化锌或者玻璃纤维中的至少其中之一。
7.根据前述权利要求中任一项所述的方法，其中，所述无机填充物(81)包括具有处于1μm和400μm之间的或者处于大约4μm和20μm之间的直径的颗粒。
8.根据前述权利要求中任一项所述的方法，其中，所述第一层(800)被布置在所述第二层(801)和所述半导体衬底(10)之间。
9.根据前述权利要求中任一项所述的方法，其中，所述第一层(800)具有与所述半导体衬底(10)和所述至少一个半导体主体(20)的热膨胀系数(CTE10、CTE20)类似的热膨胀系数(CTE800)，使得CTE800＝CTE10±5ppm/K，并且CTE800＝CTE20±5ppm/K。
10.根据前述权利要求中任一项所述的方法，其中，
所述第一层(800)在垂直于所述半导体衬底(10)的所述顶表面的垂直方向(y)上具有第一厚度(d1)；
所述第二层(801)在所述垂直方向(y)上具有第二厚度(d1)；并且
所述第二厚度(d2)与所述第一厚度(d1)相同，或者所述第二厚度(d2)小于或大于所述第一厚度(d1)。
11.根据前述权利要求中任一项所述的方法，还包括下述操作的至少其中之一：
在所述沉淀步骤期间加热所述功率半导体模块装置(100)，由此使所述浇注材料(5)液化；以及
在真空内执行所述沉淀步骤。
12.一种功率半导体模块装置(100)，包括：
半导体衬底(10)，所述半导体衬底(10)被布置在外壳(7)内；
至少一个半导体主体(20)，所述至少一个半导体主体(20)被布置在所述半导体衬底(10)的顶表面上；
第一层(800)，所述第一层(800)被布置在所述半导体衬底(10)的所述顶表面上，其中，所述第一层(800)包括对于腐蚀性气体不可渗透的无机填充物(81)以及填充存在于所述无机填充物(81)中的任何空间的浇注材料(5)，并且其中，所述无机填充物(81)具有高于所述浇注材料(5)的密度(ρcc)的密度(ρf)；以及
第二层(801)，所述第二层(801)被布置在所述第一层(800)上，其中，所述第二层(801)包括所述浇注材料(5)而没有所述无机填充物(81)。
13.根据权利要求12所述的功率半导体模块装置(100)，其中，所述无机填充物(81)具有处于0.9g/cm3和5.0g/cm3之间的密度(ρf)，并且其中，所述浇注材料(5)具有处于0.2g/cm3和0.9g/cm3之间的密度(ρcc)。
14.根据权利要求12或13所述的功率半导体模块装置(100)，其中，所述第一层(800)中的所述无机填充物(81)的量处于大约20vol％和90vol％之间，或者处于大约60vol％和80vol％之间。
15.根据权利要求12到14中任一项所述的功率半导体模块装置(100)，其中，所述无机填充物(81)包括具有处于1μm和400μm之间的或者处于大约4μm和20μm之间的直径的颗粒。
CN202010331014.7A 2019-04-25 2020-04-24 半导体模块及其制造方法 Pending CN111863632A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19171080.5A EP3731267A1 (en) 2019-04-25 2019-04-25 Semiconductor module and method for producing the same
EP19171080.5 2019-04-25

Publications (1)

Publication Number Publication Date
CN111863632A true CN111863632A (zh) 2020-10-30

Family

ID=66290214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010331014.7A Pending CN111863632A (zh) 2019-04-25 2020-04-24 半导体模块及其制造方法

Country Status (3)

Country Link
US (1) US20200343107A1 (zh)
EP (1) EP3731267A1 (zh)
CN (1) CN111863632A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020205982A1 (de) 2020-05-12 2021-11-18 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Ausbildung einer Umhausung eines Elektronikmoduls
US20230343661A1 (en) * 2022-04-21 2023-10-26 Infineon Technologies Ag Semiconductor Encapsulant Strength Enhancer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529663A (ja) * 1991-07-23 1993-02-05 Sharp Corp 光半導体装置およびその樹脂封止方法
JP4130527B2 (ja) * 2000-12-13 2008-08-06 三菱電機株式会社 半導体装置
JP4151634B2 (ja) * 2004-09-24 2008-09-17 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置および電子機器
KR20080039506A (ko) * 2005-08-30 2008-05-07 마쯔시다덴기산교 가부시키가이샤 기판 구조 및 전자 기기
US7632715B2 (en) * 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
EP3276660B1 (en) * 2016-07-27 2020-10-28 Infineon Technologies AG Double-encapsulated power semiconductor module and method for producing the same
EP3511977B1 (en) * 2018-01-16 2021-11-03 Infineon Technologies AG Semiconductor module and method for producing the same
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置

Also Published As

Publication number Publication date
EP3731267A1 (en) 2020-10-28
US20200343107A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
US11848213B2 (en) Semiconductor module having a layer that includes inorganic filler and a casting material
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
JP6524003B2 (ja) 半導体装置
EP3422399A1 (en) Device for protecting a semiconductor module, a method for producing the same and a semiconductor module
CN111863632A (zh) 半导体模块及其制造方法
US11699625B2 (en) Power semiconductor module arrangement
JP2009252838A (ja) 半導体装置
EP0962974A2 (en) Semiconductor device
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
CN113206048B (zh) 半导体装置及其制造方法
JP2015170785A (ja) 絶縁基板および電力用半導体装置
CN107210273B (zh) 功率模块
US20220310536A1 (en) Housing, semiconductor module and methods for producing the same
JP6167535B2 (ja) 半導体装置および半導体装置の製造方法
EP4084062A1 (en) Power semiconductor module arrangement
EP3806142A1 (en) Semiconductor module and method for producing the same
US20230282601A1 (en) Semiconductor joining, semiconductor device
EP4280271A1 (en) Power semiconductor module arrangement and method for producing the same
US20220223545A1 (en) Semiconductor device
US20230343681A1 (en) Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements
EP4120336A1 (en) A semiconductor power module with two different potting materials and a method for fabricating the same
US20190131039A1 (en) Positive temperature coefficient devices with oxygen barrier packages
CN113451225A (zh) 功率半导体模块
JP2024000325A (ja) 半導体装置
WO2002019423A1 (en) Composite

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination