JP2002506538A - グラフィクスプロセッサのアーキテクチャ - Google Patents

グラフィクスプロセッサのアーキテクチャ

Info

Publication number
JP2002506538A
JP2002506538A JP55307099A JP55307099A JP2002506538A JP 2002506538 A JP2002506538 A JP 2002506538A JP 55307099 A JP55307099 A JP 55307099A JP 55307099 A JP55307099 A JP 55307099A JP 2002506538 A JP2002506538 A JP 2002506538A
Authority
JP
Japan
Prior art keywords
display
information
graphics
display controller
refresh rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP55307099A
Other languages
English (en)
Inventor
トッフォロ、ダニエル
Original Assignee
リア・オートモーティブ・ディアボーン・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リア・オートモーティブ・ディアボーン・インク filed Critical リア・オートモーティブ・ディアボーン・インク
Publication of JP2002506538A publication Critical patent/JP2002506538A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】 表示システムが、テキスト及びグラフィクスを処理し、それをRAMに書き込む表示コントローラを備える。その表示コントローラはその後そのRAMから処理された情報を読み出し、その情報に基づいて表示装置を駆動する。概略、その表示コントローラはメモリを読み出し一定のリフレッシュ速度で表示装置を駆動するが、処理すべきテキスト及びグラフィクス又はそれらの一方が大量に蓄積された場合には、表示コントローラはテキスト及びグラフィクス又はそれらの一方を処理してそれらをRAMに書き込むためにそのリフレッシュ速度を一時的に下げる。

Description

【発明の詳細な説明】 グラフィクスプロセッサのアーキテクチャ 発明の背景 本願発明は表示システムに関し、特に、単一ポートのRAMを利用するグラフ ィクスプロセッサのための改良されたアーキテクチャを持つ表示シテムに関する 。 公知のシステムは、ピクセルのマトリクスを持ち一定のリフレッシュ速度で表 示装置を駆動する表示コントローラを備える。その表示コントローラはRAM又 はVRAMに記憶されている情報に基づいてピクセルを駆動する。一般的には、 4から32ビットの間の情報が表示装置の各ピクセルと関連している。その表示 コントローラは、処理されてRAMに書き込まれるテキスト又はグラフィクスを 表すテキスト又はグラフィクス情報のような情報を受け取るグラフィクスプロセ ッサでもある。テキスト及びグラフィクスがRAMに書き込まれた後、表示コン トローラはそのRAMからその処理された情報を読み出し、それに応じて表示装 置内のピクセルを駆動する。 コストを減少させるために単一ポートのRAMを用いることができる。単一ポ ートのRAMには同時に書き込み及び読み出しを行うことはできない。また、表 示コントローラは、リフレッシュ速度を維持するために所定の速度でそのRAM にアクセスすることになる。従って、所定の時間内にRAMに書き込んだり処理 したりすることのできるテキスト及びグラフィクスの量には限界がある。その結 果、大量のテキスト又はグラフィクスが表示装置に現れるまでにはかなりの時間 の遅れが生じることになる。 発明の概要 本願発明は、単一ポートのRAMを利用する表示コントローラを持つ表示シス テムを提供する。その表示コントローラは、CPUのような外部のソースからの グラフィクス及びテキストコードに基づいて、テキスト及びグラフィクス又はそ れらの一方を処理し、その情報をRAMに書き込む。表示コントローラはRAM から情報の読み出しも行い、そのRAM内の情報に基づいて表示装置のピクセル を駆動する。 概略、表示コントローラは一定のリフレッシュ速度でRAMからの読み出し及 び表示装置のピクセルの駆動を行う。しかし、表示コントローラが処理すべきテ キスト及びグラフィクス又はそれらの一方の数が、所定のしきい値を越えるか、 または、所定の時間遅延した場合には、その表示コントローラは表示のリフレッ シュ速度を下げ、それにより、表示コントローラが、テキスト及びグラフィクス 又はそれらの一方を処理するとともにその処理された情報をRAMに書き込むこ とができるようにする。表示コントローラが、蓄積されているテキスト及びグラ フィクス又はそれらの一方を処理するときには、その表示コントローラはより高 い元のリフレッシュ速度に戻る。 この方法によると、表示の質を著しく低下させることなく単一ポートのRAM を利用することができる。その一時的なリフレッシュ速度の低下はグラフィクス 及びテキストの処理の際の著しい遅延と比べてほとんど目立たない。 図面の簡単な説明 本願は爪印上記の及び他の利点は、添付図面を考慮するときに、望ましい実施 例の以下の詳細な説明から当業者にとって容易に自明になるであろう。 図1は本願発明の表示装置の概略図である。 望ましい実施例の詳細な説明 本願発明に係る表示装置20は、表示コントローラ24によって作動される、 ELDのような表示装置22を備える。表示コントローラ24は単一のポート3 0を経由してRAMのようなRAM26から情報を読み出しかつそれに書込みを 行う。また、表示コントローラ24は、CPU32のような外部のソースからグ ラフィクス及びテキストコードの受取りも行う。そのコードは表示コントローラ 24によって処理されるテキスト及びグラフィクス又はそれらの一方を表してお り、それはRAM26に書き込まれる。 RAM26は、概略、情報のマトリクス36からなり、マトリクスの各々は数 ビット又は数バイトからなり、数ビット又は数バイトの各々は表示装置22のピ クセルのマトリクス38の各ピクセル38と関連する。表示コントローラ24は RAM26内の関連するバイト36の情報に基づいて表示装置22内のピクセル 38を作動する。概略、表示コントローラ24は、ほぼ一定の、例えば120Hz のような固定された第1のリフレッシュ速度で表示装置22内のピクセル38を 作動する。表示コントローラ24は、マイクロプロセッサのような制御装置40 とその制御装置40によって駆動されるソフトウエアを格納するローカルメモリ 44とを備えていて以下に説明するような特徴を提供する。 表示コントローラ24は、CPU32から、表示コントローラ24によって処 理されるテキスト及びグラフィクス又はそれらの一方を表すグラフィクス及びテ キストコードを受け取る。それらのコードは、表示コントローラ24の制御装置 40によって処理される前にメモリ44に記憶するようにしてもよい。処理予定 の所定の量のテキスト及びグラフィクス又はそれの一方がメモリ44に蓄積する と、表示コントローラ24は表示装置22のリフレッシュ速度を下げる。この間 、表示コントローラ24は、一時的に、望ましくは臨界的なフリッカー周波数と 同程度でかつ望ましくは半分のほぼ60Hzまでリフレッシュ速度を下げる。これ により、表示コントローラ24が表示装置22をリフレッシュするために単一の ポート30を経由してRAM26を読み出さなければならないサイクル数も減少 する。その結果、読み出しサイクルの間により多くの時間が存在することになっ て、表示コントローラ24が、単一のポート30を用いて、処理されたテキスト 及びグラフィクス又はその一方をより迅速にRAM26に書き込むことができる ようになる。ただし、読み出すべき情報量は同じだけあるが、読み出しサイクル は頻繁には起こらないので、各読み出しサイクルは依然としていずれのモードの 間にも同じ長さの時間を必要とする点には注意すべきである。 単一ポートのRAM26を使用すると表示システム20のコストを減少させる ことができる。リフレッシュ速度の一時的な減少は著しく目立つものではなく、 上記の技術によると、表示コントローラ24によるテキスト及びグラフィクス又 はそれらの一方の処理は、単一ポートのRAM26に使用によって遅れることは ない。 特許法及び判決例によると、上記の例示の構成は本願発明の望ましい実施例を 表すものと考えられる。しかし、本願発明はその意図及び範囲を逸脱することな く特に図示及び説明したこと以外の方法によって実行することができることには 注目すべきである。

Claims (1)

  1. 【特許請求の範囲】 1.表示情報をポートに書き込む手段と、 前記ポートから前記表示情報を読み出す手段と、 前記情報に基づいて表示装置を駆動する手段と、 前記表示装置が、前記情報の書き込まれる量に基づいて駆動されるリフレッ シュ速度を下げる手段とを備える表示コントローラ。 2.請求項1の表示コントローラにおいて、さらに、前記ポートに接続された単 一ポートのメモリを備える表示コントローラ。 3.請求項1の表示コントローラにおいて、さらに、グラフィクスを処理する手 段を備えており、前記表示情報は該処理されたグラフィクスである表示コント ローラ。 4.請求項1の表示コントローラにおいて、前記ポートに書き込むべき表示情報 が存在しない場合には第1のリフレッシュ速度で前記表示装置を駆動し、書き 込むべき表示情報の量が既定のしきい値を越える場合には前記第1のリフレッ シュ速度より低い第2のリフレッシュ速度で前記表示装置を駆動する表示コン トローラ。 5.ピクセルのマトリクスを持つ表示装置と、 各々が前記ピクセルの1つと関連するような情報のマトリクスを持つ単一ポ ートのメモリと、 該メモリに表示情報を書き込む表示コントローラであって、あるリフレッシ ュ速度で前記表示情報に基づいて該表示情報を読み込むとともに前記表示装置 を駆動し、前記メモリに書き込むべき表示情報の量に基づいて前記リフレッシ ュ速度を下げる表示コントローラとを備える表示システム。 6.請求項5の表示システムにおいて、前記表示コントローラはグラフィクスを 処理し、該処理されたグラフィクスは前記表示情報からなる表示システム。 7.請求項6の表示システムにおいて、前記表示コントローラは処理すべきグラ フィクスの量に基づいて前記リフレッシュ速度を下げる表示システム。 8.請求項5の表示システムにおいて、前記表示装置はELDである表示システ ム。 9.単一ポートのメモリに表示情報を書き込む工程と、 前記メモリから前記表示情報を読み出す工程と、 あるリフレッシュ速度で前記表示情報に基づいて表示装置を駆動する工程と 、 書き込むべき前記表示情報の量に基づいて前記リフレッシュ速度を下げる工 程とを含む表示装置を駆動する方法。 10.請求項9の方法において、さらに、 コードを受け取る工程と、 前記コードに基づいてグラフィクスを処理し、前記表示情報が該処理された グラフィクスからなる工程とを含む方法。 11.請求項9の方法において、さらに、 処理すべきグラフィクスが存在しない場合には、第1のリフレッシュ速度で 前記表示装置を作動する工程と、 処理すべきグラフィクスの量が既定のしきい値を越える場合には前記第1の リフレッシュ速度より低い第2のリフレッシュ速度で前記表示装置を作動する 工程とを含む方法。
JP55307099A 1998-04-23 1999-04-12 グラフィクスプロセッサのアーキテクチャ Pending JP2002506538A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/065,468 1998-04-23
US09/065,468 US6400361B2 (en) 1998-04-23 1998-04-23 Graphics processor architecture employing variable refresh rates
PCT/US1999/007955 WO1999054864A1 (en) 1998-04-23 1999-04-12 Graphics processor architecture

Publications (1)

Publication Number Publication Date
JP2002506538A true JP2002506538A (ja) 2002-02-26

Family

ID=22062925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55307099A Pending JP2002506538A (ja) 1998-04-23 1999-04-12 グラフィクスプロセッサのアーキテクチャ

Country Status (4)

Country Link
US (1) US6400361B2 (ja)
EP (1) EP0990229A1 (ja)
JP (1) JP2002506538A (ja)
WO (1) WO1999054864A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483515B1 (en) * 1999-04-09 2002-11-19 Sun Microsystems, Inc. Method and apparatus for displaying data patterns in information systems
JP2001137538A (ja) * 1999-11-17 2001-05-22 Square Co Ltd ゲーム表示方法、ゲーム表示装置および記録媒体
JP3795717B2 (ja) * 1999-11-17 2006-07-12 株式会社スクウェア・エニックス ゲーム表示方法、記録媒体およびゲーム表示装置
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
WO2002041290A1 (en) * 2000-11-15 2002-05-23 Princeton Graphic Systems Inc. Method and apparatus for increasing the resolution of a non-crt video display
US6985162B1 (en) * 2000-11-17 2006-01-10 Hewlett-Packard Development Company, L.P. Systems and methods for rendering active stereo graphical data as passive stereo
JP3958278B2 (ja) * 2003-11-18 2007-08-15 キヤノン株式会社 画像処理方法
US7676585B1 (en) 2004-04-29 2010-03-09 Cisco Technology, Inc. System and method for dynamically adjusting a refresh interval
US20060098001A1 (en) * 2004-10-26 2006-05-11 Lai Jimmy K L System and method for effectively preventing image tearing artifacts in displayed image data
US8059011B2 (en) * 2006-09-15 2011-11-15 Itron, Inc. Outage notification system
KR20090055327A (ko) * 2007-11-28 2009-06-02 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 구동방법
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
US8525840B2 (en) * 2008-05-15 2013-09-03 Apple Inc. Thermal management of graphics processing units
BR112017016453A2 (pt) * 2015-04-27 2018-06-19 Hewlett Packard Development Co cabeça de impressão com válvula de retenção de fluido de impressora

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782462A (en) 1985-12-30 1988-11-01 Signetics Corporation Raster scan video controller with programmable prioritized sharing of display memory between update and display processes and programmable memory access termination
US5568165A (en) 1993-10-22 1996-10-22 Auravision Corporation Video processing technique using multi-buffer video memory
US5450130A (en) * 1994-03-30 1995-09-12 Radius Inc. Method and system for cell based image data compression
US5874928A (en) * 1995-08-24 1999-02-23 Philips Electronics North America Corporation Method and apparatus for driving a plurality of displays simultaneously
US6108015A (en) * 1995-11-02 2000-08-22 Cirrus Logic, Inc. Circuits, systems and methods for interfacing processing circuitry with a memory
US5764201A (en) * 1996-01-16 1998-06-09 Neomagic Corp. Multiplexed yuv-movie pixel path for driving dual displays
JP3415719B2 (ja) 1996-05-31 2003-06-09 シャープ株式会社 ドットマトリクス表示装置
US5991883A (en) * 1996-06-03 1999-11-23 Compaq Computer Corporation Power conservation method for a portable computer with LCD display
US6123733A (en) * 1996-11-27 2000-09-26 Voxel, Inc. Method and apparatus for rapidly evaluating digital data processing parameters
US6028586A (en) * 1997-03-18 2000-02-22 Ati Technologies, Inc. Method and apparatus for detecting image update rate differences
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US6054980A (en) * 1999-01-06 2000-04-25 Genesis Microchip, Corp. Display unit displaying images at a refresh rate less than the rate at which the images are encoded in a received display signal

Also Published As

Publication number Publication date
WO1999054864A1 (en) 1999-10-28
US6400361B2 (en) 2002-06-04
EP0990229A1 (en) 2000-04-05
US20010043225A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
JP2002506538A (ja) グラフィクスプロセッサのアーキテクチャ
US5387923A (en) VGA controller using address translation to drive a dual scan LCD panel and method therefor
JPH11231850A (ja) ディスプレイ装置
CA2070958A1 (en) Apparatus and method for suspending and resuming software applications on a computer
US6678755B1 (en) Method and apparatus for appending memory commands during a direct memory access operation
CN102215382B (zh) 图像处理装置及图像处理方法
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JP2005235199A (ja) Cpuとfifoとの間のバーストモードデータ転送のための方法及び装置
JP2005241742A (ja) 描画データ生成装置
JPH03255589A (ja) Zバッファキャッシュ方式
JP3468652B2 (ja) 表示制御装置および表示装置
JPS6156389A (ja) デイスプレイ制御方式
CN115394248A (zh) 显示驱动芯片、oled显示器及显示驱动方法
KR970000273B1 (ko) 퍼스널 컴퓨터에서의 한글처리장치
JPS5945567A (ja) メモリ書き込み制御回路
JPH04190389A (ja) 画像表示装置のルックアップテーブル書換え方式
JPS619684A (ja) デフオルト画面表示方式
JPH10161609A (ja) 表示装置、表示方法、及び表示制御プログラムを記録した媒体
JPS6341896A (ja) プラズマ・デイスプレイ用デ−タの転送方式
KR20050089644A (ko) 이동통신단말기의 그래픽 램 액세스 방법
JP2000056740A (ja) 表示装置の省電力化制御方式
JPS62191880A (ja) 画面メモリのデ−タ制御方式
JPH03276272A (ja) グラフィック図形の高速表示装置
JPH10222141A (ja) ブリンク表示方法
JPS63175885A (ja) Crt表示装置の表示メモリクリア方式