JP2002500451A - ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。 - Google Patents

ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。

Info

Publication number
JP2002500451A
JP2002500451A JP2000509203A JP2000509203A JP2002500451A JP 2002500451 A JP2002500451 A JP 2002500451A JP 2000509203 A JP2000509203 A JP 2000509203A JP 2000509203 A JP2000509203 A JP 2000509203A JP 2002500451 A JP2002500451 A JP 2002500451A
Authority
JP
Japan
Prior art keywords
digital signal
transmission line
controllable delay
time interval
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000509203A
Other languages
English (en)
Other versions
JP4316792B2 (ja
Inventor
ジェオン，デオ−キョン
キム，ギュドン
リー，デイビッド，ディー
Original Assignee
シリコン・イメージ，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン・イメージ，インコーポレーテッド filed Critical シリコン・イメージ，インコーポレーテッド
Publication of JP2002500451A publication Critical patent/JP2002500451A/ja
Application granted granted Critical
Publication of JP4316792B2 publication Critical patent/JP4316792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Noise Elimination (AREA)
  • Pulse Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 複数の制御可能遅延装置により、複数の同期信号の伝送中に放射されたＥＭＩを減少させる。それぞれの制御可能遅延装置は、制御された遅延を伝送されている対応する信号に導入する。制御された遅延により、ピーク周波数において複数の信号の結合された強さは実質的に減少する。これにより、信号のピーク周波数において減少したＥＭＩ放射をもたらす。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、一般に通信回線上で信号を駆動するための回路要素に関する。とり
わけ、本発明は、かかる信号伝送における電磁妨害雑音（ＥＭＩ）を減少させる
ことに関する。
【０００２】
【関連技術の説明】
電子技術とコンピュータ技術が発展し続けることにより、すぐ近く又は少し離
れて位置する種々の装置間のデータ通信が、ますます重要になっている。特に、
図形または映像情報、複数の入出力チャネル、ローカルエリアネットワーク等を
用いる集約的なデータ消費システムにおいてデータ通信に必要とされる大量のデ
ータを考慮して、かかるデータ通信を非常に高速で提供することもますます望ま
れている。従って、現在、回路基板上の種々のチップ、システムの種々の回路基
板、及び異なるシステムの中で、互いの高速データ通信を提供することが、かつ
てないほど望まれている。
【０００３】 かかるデータ通信に関して増大する重要な問題は、しばしば許容できるレベル
を超える実質的な電磁妨害雑音（ＥＭＩ）の放射である。駆動して伝送するデー
タ回線数とデータ速度が増大するにつれて、放射されるＥＭＩは、それに対応し
て増大する。
【０００４】 ＥＭＩ放射を減少させることに関する初期の従来技術の方法には、物理的なし
ゃへい（シールド）が含まれる。物理的なしゃへいはＥＭＩ放射を減少させるこ
とが可能であるが、物理的なしゃへいは、かさばり、且つ費用がかかり、また必
要とされる周波数に応じてＥＭＩ放射を十分に減少させるのに十分効果的でない
可能性もある。
【０００５】
【概要】 本発明により、上述のニーズが満たされ、かつ上述の問題が解決される。本発
明は、複数の同期信号の伝送中に放射されたＥＭＩを減少するために複数の制御
可能な遅延装置の使用に関する。それぞれの制御可能な遅延装置は、制御された
遅延を伝送される対応する信号に導入する。制御された遅延により、ピーク周波
数において複数の信号の結合された強さが、実質的に減少する。これにより、こ
れらのピーク周波数において減少したＥＭＩ放射をもたらす。
【０００６】
【好適な実施態様の説明】
図１Ａは、一例の伝送システムからの複数の同期信号のタイミング図を示す。
この例のシステムは、n+1データ信号d0(t)、d1(t)、d2(t)、・・・、dn(t)、及 び１つのクロック信号ck(t)を伝送する。信号の各々が時間的に周期的な点での み遷移することができるので、信号はデジタルであり、且つ同期されている。と
りわけ、信号の各々は、時間t=0、T、2T、3T、・・・で遷移することができ、一
方データ信号d0、d1、d2、・・・、dnは、時間t=iTで遷移したり、または遷移し
なくてもよい。ここで、ｉは整数であり、クロック信号ckは常に時間t=iTで遷移
する。例えば、時間t=Tで、データ信号d0が１（Ｈ）から０（Ｌ）に遷移し、デ ータ信号d1が１で同じままであり、データ信号d2が０から１に遷移し、・・・、
データ信号dnが１から０に遷移しており、またクロック信号ckが１から０に遷移
している。当然のことながら、当業者により、信号が、特定のシステムの種々の
技術的な特性に左右される特定の許容誤差の範囲内にあるように同期されている
ことが理解されよう。
【０００７】 図１Ｂは、本発明により、制御された遅延が信号に導入された一例の伝送シス
テムからの複数の同期信号のタイミング図を示す。遷移が同期せず、信号が「わ
ずかに同期からずれて」いる。例えば、時間t=Tで、データ信号d0の１から０へ の遷移が、Δ0で表示された制御された時間間隔だけ意図的に遅延されている。 データ信号d2の０から１への遷移が、Δ2で表示された別の制御された時間間隔 だけ意図的に遅延されている。・・・データ信号dnの１から０への遷移が、Δn で表示された更に別の時間間隔だけ意図的に遅延されている。最後に、クロック
信号ckの遷移が、Δckで表示された更に別の制御された時間間隔だけ意図的に遅
延されている。制御された時間間隔のそれぞれは、Ｔに比べて大きさで大幅に小
さく、そして制御された時間間隔は概して互いに長さで異なるので、種々の信号
の遷移は概してわずかに同期からずれている。制御された時間間隔の長さは、擬
似乱数発生器により、または時間間隔の長さを分配する他の方法により生成され
ることが可能であり、そのため遷移がわずかに同期からずれる。
【０００８】 図２Ａは、複数の同期信号の周波数スペクトルを示す。図２Ａの説明上のスペ
クトルは、図１Ａに図示されたような同期信号のフーリエ変換に対応する。かか
るフーリエ変換の詳細は、当業者に良く知られている。更に、当業者は、図２Ａ
のフーリエスペクトルが定量的に正確であることを意味しない定性的な描写であ
ることを理解するであろう。
【０００９】 図２Ａのスペクトルは、f0、3f0、5f0、7f0など（f0の奇数倍）において収束 された「主（メイン）」ピークを有しており、ここでf0は１／Ｔに比例する。こ
れらの主ピークは狭く、比較的高い。また、主ピークのそれぞれの周囲に「従属
した（satellite）」ピーク、又はサイドローブもある。
【００１０】 f0における主ピークは、最も高いピークであり、電磁適合性（ＥＭＣ）に対す
る最大レベルより高い。この最大レベルは、図２ＡにおいてＥＭＣ限界として示
されている。図２Ａに示される例において、3f0における主ピークもＥＭＣ限界 より高い。ＥＭＣ限界より高いこのようなピークは、信号が許容できない量の電
磁妨害雑音（ＥＭＩ）を放射していることを意味する。
【００１１】 図２Ｂは、本発明により、ランダム化されて制御された遅延が信号に導入され
た複数の同期信号の周波数スペクトルを示す。図２Ｂの説明上のスペクトルは、
図１Ｂに示されたようなわずかに同期がずれた信号のフーリエ変換に対応する。
かかるフーリエ変換の詳細は、当業者に良く知られている。更に、当業者は、図
２Ｂのフーリエスペクトルが定量的に正確であることを意味しない定性的な描写
であることを理解するであろう。
【００１２】 図２Ａのスペクトルと同様に、図２Ｂのスペクトルもf0の奇数倍において収束
された「主」ピークを有しており、ここでf0は１／Ｔに比例する。しかしながら
、図２Ｂの主ピークは、図２Ａの主ピークに比べて幅が広くて短い。これは、図
１Ｂの信号により示されるように、遷移が意図的にわずかに同期からずらされた
ことによるものである。同様に、従属したピーク又はサイドローブも幅が広くて
短い。
【００１３】 図２Ｂにおいて、f0における主ピークが最も高いピークであるが、それはＥＭ
Ｃ限界より低い。従って、図１Ｂに示される信号により放射されたＥＭＩは、許
容できる限界内にあるように十分に減少している。
【００１４】 図３は、本発明の第１の実施態様による、一例の伝送システムの図である。シ
ステムには、制御シーケンス発生器302と、n+2制御可能遅延装置304が含まれる 。
【００１５】 制御シーケンス発生器302は、n+2制御信号、即ちcontrol０、control１、cont
rol２、・・・、control n、及びcontrol ckを発生する。これらの信号のそれぞ
れは、対応する制御可能遅延装置304を制御する。言い換えれば、n+2制御可能遅
延装置304が、図３に示されるようにn+1データライン（d0、d1、d2、・・・、dn
）、及びクロックライン（ck）に配置されている。例えば、図３の最上部の近く
のデータラインは、データ信号d0を伝送する。データ信号d0は制御可能遅延装置
304に入力される。制御可能遅延装置304は、データ信号d0が制御信号control０ により決定された期間だけ遅延されるようにデータ信号d0に作用する。結果とし
て生じる遅延されたデータ信号は、d0’と表示され、伝送のために出力される。
【００１６】 図４Ａは、本発明の第１の実施態様による、第１の制御可能遅延装置304Aの回
路図である。第１の制御可能遅延装置304Aは、デジタル式に動作する。
【００１７】 図４Ａの回路は、デジタル乱数発生器により駆動される。現実に、デジタル乱
数発生器は、正確な乱数の代わりに擬似乱数（長期間において確定的であるが、
局所的には相互に関係していない）のみを発生する。従って、普通、擬似乱数発
生器と呼ばれる。
【００１８】 各信号control０、control１、・・・、control n、及び各対応する反転信号 は、デジタル乱数発生器により発生した多値（２値より多い）のデジタル信号で
ある。各遅延要素ごとに、遅延を決定するデジタル信号のそれぞれは、デジタル
乱数発生器からの出力の異なる組合わせである。バイアスｐとバイアスｎの電圧
信号は、予め設定されるべき遅延の範囲を考慮する。これらが無い場合、遅延が
無限となる可能性があり、実用的ではないであろう。これらの電圧信号は、所望
の遅延の範囲によって電源と接地との間のおよそのレベル、又はバイアスｐが単
に接地され、バイアスｎが単に電源に接続されることが可能である。
【００１９】 図４Ａのトランジスタが同じサイズで作られる必要がないことを留意すべきで
ある。トランジスタを同じサイズで作ることが可能であるが、それらが代わりに
、例えば第２のトランジスタが第１のトランジスタの２倍の大きさ、第３のトラ
ンジスタが第１のトランジスタの４倍の大きさ等になるように、２進的に拡大さ
れてもよい。
【００２０】 図４Ｂは、本発明の第１の実施態様による、第２の制御可能遅延装置304Bの回
路図である。第２の制御可能遅延装置304Bは、アナログの態様で動作する。図４
Ｂの回路は、アナログのランダム信号発生器により駆動される。信号controlA1 とcontrolA2は、ランダムに変化するアナログの電圧信号である。アナログのラ ンダム信号発生の技術は、当該技術において既知である。これらの例は、熱雑音
発生回路、又はカオス回路に基づかせてもよい。バイアスｐとバイアスｎの電圧
信号は、これらが図４Ａの回路の役に立つのと同じ目的を果たす。
【００２１】 図４Ｃは、本発明の第１の実施態様による、第３の制御可能遅延装置304Cの回
路図である。第１の制御可能遅延装置304Aと同様に、第３の制御可能遅延装置30
4Cはデジタル式に動作する。第３の制御可能遅延装置304Cには、入力信号（入力
）のいくつかの遅延されたバージョンの間を選択するマルチプレクサー（ＭＵＸ
）440が含まれる。選択は、制御信号（control）に基づいてなされ、遅延された
信号として出力される（出力）。いくつかの遅延されたバージョンが、それぞれ
が異なる数の遅延素子442を備える並列のいくつかのラインにより生成される。
【００２２】 図４Ｄは、本発明の第１の実施態様による、第４の制御可能遅延装置304Dの回
路図である。第４の制御可能遅延装置304Dは、デジタル式に動作する。第３の制
御可能遅延装置304Cと同様に、第４の制御可能遅延装置304Dには、入力信号（入
力）のいくつかの遅延されたバージョンの間を選択するマルチプレクサー（ＭＵ
Ｘ）440が含まれる。選択は、制御信号（control）に基づいてなされ、遅延され
た信号として出力される（出力）。しかしながら、第４の制御可能遅延装置304D
は、第３の制御可能遅延装置304Cに比べて少ない数の遅延素子442を使用する。 これは、いくつかの遅延素子442を直列に変更し、異なる遅延を得るために一連 のチェーン（chain）の異なるポイントにタップを付けることによりなされてい る。
【００２３】 図５Ａは、本発明の第１の実施態様による、第１の制御信号発生器302Aの回路
図である。第１の制御信号発生器302Aは、リング発振器を含み、そして同時に発
生することのない明確に間隔がおかれた遷移をもたらす制御信号を生成するが、
その遷移はランダム化されていない。
【００２４】 第１の制御信号発生器302Aには、閉回路の状態で接続された奇数のインバータ
が含まれる。（異なる遅延素子を使用する場合、偶数のインバータによりリング
発振器を作ることもまた可能である。）かかるインバータの閉回路は、特定の電
圧及びタイミング特性を有する発振器として動作する。インバータ502の出力は 、制御信号（control０、control１、control２、・・・control n、及びcontro
l ck）を構成する。
【００２５】 当業者は、かかるリング発振器に精通している。インバータのそれぞれは、他
のインバータに比較すると非常に似ている特性を有する。インバータがそれらの
特性において非常に似ているので、各インバータに供給された信号は、非常に似
ている遅延を被る。従って、インバータにより生成された信号は、明確に間隔が
おかれているとみなされる。かかる信号は、リング発振器の発信周波数がシステ
ムクロックに同期していないのでランダム信号の発生に関して有用である。従っ
て、擬似ランダム信号を発生することが可能である。これらの擬似ランダム信号
の異なる組合わせを用いて、遅延要素を制御する。
【００２６】 図５Ｂは、本発明の第１の実施態様による、第２の制御信号発生器302Bの回路
図である。第２の制御信号発生器302Bは、擬似ランダムシーケンス発生器を含み
、概して同時に発生しない明確にランダム化された遷移をもたらす制御信号を発
生する。
【００２７】 第２の制御信号発生器302Bには、直列に接続され、且つレジスタのビットが１
つのレジスタ550からクロック信号により次へとシフトするようにクロック信号 により制御されたいくつかの１ビットレジスタ550が含まれる。レジスタ550の出
力は、制御信号（control０、control１、control２、・・・control n、及びco
ntrol ck）を構成する。更に、レジスタ550のいくつかの出力は、直列のチェー ンにおける第１のレジスタ550にフィードバックされる。図５Ｂに示される一例 の回路において、２つの特定のレジスタ550（control iとcontrol ckの信号を発
生する）の出力が、排他的論理和をとられて（これらに排他的論理和演算を適用
する）、その結果がレジスタのチェーンの最初にフィードバックされる。当業者
は、かかる擬似乱数発生器に精通している。
【００２８】 図６は、本発明の第２の実施態様による、一例の伝送システムの図である。こ
の実施態様において、control ck信号により、クロック信号ckに挿入された制御
可能遅延装置602がランダム化される。その結果生じるランダム化されたクロッ ク信号は、ck’と表示される。
【００２９】 データ信号d0、d1、d2、・・・、dnは、ラッチ又はレジスタ604を用いてck’ によりそれぞれラッチされる。引き続いて、制御可能遅延装置606がデータ信号 （d0、d1、d2、・・・、dn）のそれぞれに挿入されており、ここで制御可能遅延
装置606のそれぞれは、対応する制御信号（control０、control１、control２、
・・・control n）により制御される。最後に、固定遅延装置608がクロック信号
に挿入されることにより、ランダム化されたクロックck’が更に遅延して、遅延
したランダム化クロックck”を生成する。固定遅延装置608の時間の長さは、デ ータ信号d0、d1、d2、・・・、dnに対する制御された遅延装置606の平均値にな るように設定される。
【００３０】 図６のこの第２の実施態様は、図３の第１の実施態様に比べてさらなるランダ
ム化をもたらす。更に、第２の実施態様は、セットアップ時間とホールド時間の
ようなクロッキングのパラメータを保持する。
【００３１】 代替的な技術には、システムクロック信号の周波数変調が含まれる。かかるシ
ステムクロックの周波数変調は、クロックディザリングとみなされる。また、望
ましくないＥＭＩも、クロックディザリングを用いることにより減少させること
が可能である。
【００３２】 しかしながら、ＥＭＩを減少させるためにクロックディザリングを用いること
には、いくつかの欠点がある。第１に、クロックディザリングは、集積回路チッ
プの刻時される全てのレジスタに必要とされるセットアップ時間とホールド時間
（入力がクロックエッジの前後で安定していなければならない時間間隔）を事実
上増大させる。第２に、ＥＭＩを減少させるためにクロックディザリングを用い
ることは、集積回路チップの総合性能に悪影響を及ぼす。
【００３３】 これに対して、図３と図６に示される実施態様は、クロックディザリングにま
さる主要な利点がある。第１に、データの入力／出力（データＩ／Ｏ）に関連し
ない刻時されるレジスタのためのセットアップ時間とホールド時間が、概して影
響を受けない。第２に、チップの総合性能が影響を受けず、データＩ／Ｏの性能
だけが影響を受ける。他の利点には、データＩ／Ｏに対するＥＭＩ低減がチップ
の残りの部分に影響を及ぼすことなくオン又はオフに切り替えらるような使用禁
止の特徴を付加するための機能が含まれる。
【図面の簡単な説明】
【図１Ａ】 一例の伝送システムからの複数の同期信号のタイミング図を示す。
【図１Ｂ】 本発明により、制御された遅延が信号に導入された一例の伝送システムからの
複数の同期信号のタイミング図を示す。
【図２Ａ】 複数の同期信号の周波数スペクトルを示す。
【図２Ｂ】 本発明により、ランダム化されて制御された遅延が信号に導入された複数の同
期信号の周波数スペクトルを示す。
【図３】 本発明の第１の実施態様による、一例の伝送システムの図である。
【図４Ａ】 本発明の第１の実施態様による、第１の制御可能遅延装置304Aの回路図である
。
【図４Ｂ】 本発明の第１の実施態様による、第２の制御可能遅延装置304Bの回路図である
。
【図４Ｃ】 本発明の第１の実施態様による、第３の制御可能遅延装置304Cの回路図である
。
【図４Ｄ】 本発明の第１の実施態様による、第４の制御可能遅延装置304Dの回路図である
。
【図５Ａ】 本発明の第１の実施態様による、第１の制御信号発生器302Aの回路図である。
【図５Ｂ】 本発明の第１の実施態様による、第２の制御信号発生器302Bの回路図である。
【図６】 本発明の第２の実施態様による、一例の伝送システムの図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年９月８日（１９９９．９．８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム，ギュドン アメリカ合衆国カリフォルニア州94086， サニーベイル，シー205，ノース・マチル ダ・アベニュー450 (72)発明者 リー，デイビッド，ディー アメリカ合衆国カリフォルニア州94306， パロアルト，ウォリス・コート・4180 Ｆターム(参考） 5K029 AA02 AA11 EE06 LL08 LL10 LL11 5K046 BB05 DD25 EE03

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ピーク周波数において電磁妨害雑音を減少させて複数の同期信号を伝送するた
    めの装置であって、 Ｔの遷移間の最小時間を有する第１のデジタル信号を伝送するための第１の伝
    送ラインと、 前記第１の伝送ラインに結合され、第１の制御された時間間隔だけ前記第１の
    デジタル信号を遅延させるように適合された第１の制御可能遅延装置であって、
    前記第１の制御された時間間隔がＴに比べて大幅に短い、第１の制御可能遅延装
    置と、 第２のデジタル信号を伝送するための第２の伝送ラインであって、その第２の
    伝送ラインが前記第１の伝送ラインに非常に接近しており、また前記第２のデジ
    タル信号がＴの遷移間の最小時間を有して、前記第１のデジタル信号に同期され
    ている、第２の伝送ラインと、 前記第２の伝送ラインに結合され、第２の制御された時間間隔だけ前記第２の
    デジタル信号を遅延させるように適合された第２の制御可能遅延装置であって、
    前記第２の制御された時間間隔がＴに比べて大幅に短く、且つ前記第１の制御さ
    れた時間間隔と異なる、第２の制御可能遅延装置と、 前記第１の制御可能遅延装置を制御するための第１の制御信号を発生し、且つ
    前記第２の制御可能遅延装置を制御するための第２の制御信号を発生するための
    制御信号発生器と、 を含み、 前記ピーク周波数が１／Ｔに比例し、また、デジタル信号の伝送中にそのピー
    ク周波数において放射された前記電磁妨害雑音を減少させる、装置。
  2. 【請求項２】 第３のデジタル信号を伝送するための第３の伝送ラインであって、その第３の
    伝送ラインが前記第１と第２の伝送ラインに非常に接近しており、また前記第３
    のデジタル信号がＴの遷移間の最小時間を有して、前記第１と第２のデジタル信
    号に同期されている、第３の伝送ラインと、 前記第３の伝送ラインに結合され、第２の制御された時間間隔だけ前記第３の
    デジタル信号を遅延させるように適合された第３の制御可能遅延装置であって、
    前記第３の制御された時間間隔がＴに比べて大幅に短く、且つ前記第１と第２の
    制御された時間間隔と異なる、第３の制御可能遅延装置と、 を更に含み、 前記制御信号発生器が、前記第３の制御可能遅延装置を制御するための第３の
    制御信号を発生する、請求項１の装置。
  3. 【請求項３】 前記第１のデジタル信号が周期的なクロック信号であり、また前記第２と第３
    のデジタル信号がデータ信号である、請求項２の装置。
  4. 【請求項４】 前記制御信号発生器がリング発振器を含み、そのリング発振器が直列に結合さ
    れた複数のインバータを含む、請求項２の装置。
  5. 【請求項５】 前記リング発振器が、 第１の入力と第１の出力を含む第１のインバータと、 第２の入力と第２の出力を含み、その第２の入力が前記第１の出力に結合され
    ている、第２のインバータと、 第３の入力と第３の出力を含み、その第３の入力が前記第２の出力に結合され
    、その第３の出力が前記第１の入力に結合されている、第３のインバータと、 を含み、 前記第１の制御信号を前記第１の出力から発生し、 前記第２の制御信号を前記第２の出力から発生し、及び 前記第３の制御信号を前記第３の出力から発生する、請求項４の装置。
  6. 【請求項６】 前記制御信号発生器が擬似ランダムシーケンス発生器を含む、請求項２の装置
    。
  7. 【請求項７】 前記擬似ランダムシーケンス発生器が、直列に結合された複数の１ビットレジ
    スタを含む、請求項６の装置。
  8. 【請求項８】 前記第１と第２の制御可能遅延装置が、デジタル式である、請求項１の装置。
  9. 【請求項９】 前記第１と第２の制御可能遅延装置が、アナログ式である、請求項１の装置。
  10. 【請求項１０】 ピーク周波数において電磁妨害雑音を減少させて複数の同期信号を発生して伝
    送するための方法であって、 Ｔの遷移間の最小時間を有する第１のデジタル信号を発生するステップと、 第１の制御された時間間隔だけ前記第１のデジタル信号を遅延させるステップ
    であって、その第１の制御された時間間隔がＴに比べて大幅に短い、ステップと
    、 第１の伝送ラインに沿って前記第１のデジタル信号を伝送するステップと、 Ｔの遷移間の最小時間を有し、且つ前記第１のデジタル信号に同期されている
    、第２のデジタル信号を発生するステップと、 第２の制御された時間間隔だけ前記第２のデジタル信号を遅延させるステップ
    であって、その第２の制御された時間間隔がＴに比べて大幅に短く、且つ前記第
    １の制御された時間間隔と異なる、ステップと、 前記第１の伝送ラインに非常に接近している第２の伝送ラインに沿って前記第
    ２のデジタル信号を伝送するステップと、 を含み、 前記ピーク周波数が１／Ｔに比例し、また、前記伝送ラインに沿ってそのピー
    ク周波数において放射された前記電磁妨害雑音を減少させる、方法。
  11. 【請求項１１】 Ｔの遷移間の最小時間を有し、且つ前記第１と第２のデジタル信号に同期され
    ている、第３のデジタル信号を発生するステップと、 第３の制御された時間間隔だけ前記第３のデジタル信号を遅延させるステップ
    であって、その第３の制御された時間間隔がＴに比べて大幅に短く、且つ前記第
    １と第２の制御された時間間隔と異なる、ステップと、 前記第１と第２の伝送ラインに非常に接近している第３の伝送ラインに沿って
    前記第３のデジタル信号を伝送するステップと、 を更に含む、請求項１０の方法。
JP2000509203A 1997-09-04 1998-09-04 ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。 Expired - Fee Related JP4316792B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5804197P 1997-09-04 1997-09-04
US60/058,041 1997-09-04
PCT/US1998/018885 WO1999012316A2 (en) 1997-09-04 1998-09-04 Controllable delays in multiple synchronized signals for reduced electromagnetic interference at peak frequencies

Publications (2)

Publication Number Publication Date
JP2002500451A true JP2002500451A (ja) 2002-01-08
JP4316792B2 JP4316792B2 (ja) 2009-08-19

Family

ID=22014298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000509203A Expired - Fee Related JP4316792B2 (ja) 1997-09-04 1998-09-04 ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。

Country Status (5)

Country Link
US (1) US6144242A (ja)
JP (1) JP4316792B2 (ja)
KR (1) KR100475316B1 (ja)
CA (1) CA2302367C (ja)
WO (1) WO1999012316A2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157226A (en) * 1997-05-23 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Clock generator
KR20010005496A (ko) * 1998-01-20 2001-01-15 실리콘 이미지, 인크. 병렬 데이터 채널에서의 전자기 방해 억제를 위한 대역 확산 위상 변조
TW482912B (en) * 1998-03-02 2002-04-11 Advanced Display Kk Liquid crystal display device, integrated circuit therefor, method for driving a liquid crystal display device, and apparatus therefor
US6289068B1 (en) * 1998-06-22 2001-09-11 Xilinx, Inc. Delay lock loop with clock phase shifter
US7564283B1 (en) 1998-06-22 2009-07-21 Xilinx, Inc. Automatic tap delay calibration for precise digital phase shift
AU1708600A (en) * 1998-10-27 2000-05-15 Intel Corporation Method and apparatus for reducing emi emissions
US6654897B1 (en) * 1999-03-05 2003-11-25 International Business Machines Corporation Dynamic wave-pipelined interface apparatus and methods therefor
JP3645751B2 (ja) 1999-08-23 2005-05-11 日本電気エンジニアリング株式会社 伝送システム
KR100419149B1 (ko) * 1999-09-22 2004-02-14 엘지전자 주식회사 동기식 시스템에서 이엠아이 발생 방지를 위한 동기 신호 전송 제어 장치 및 방법
JP2001203763A (ja) * 2000-01-24 2001-07-27 Nec Ic Microcomput Syst Ltd 信号伝送方法および装置、データ処理装置
US6643317B1 (en) * 2000-02-25 2003-11-04 Electronics For Imaging, Inc. Digital spread spectrum circuit
JP2001282715A (ja) * 2000-03-31 2001-10-12 Brother Ind Ltd データ転送装置
WO2002039629A2 (en) * 2000-10-31 2002-05-16 Igor Anatolievich Abrosimov Channel time calibration means
US6771105B2 (en) * 2001-09-18 2004-08-03 Altera Corporation Voltage controlled oscillator programmable delay cells
US6658043B2 (en) 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US6501307B1 (en) 2001-11-12 2002-12-31 Pericom Semiconductor Corp. Spread-spectrum clock buffer/driver that modulates clock period by switching loads
US7333527B2 (en) * 2001-11-27 2008-02-19 Sun Microsystems, Inc. EMI reduction using tunable delay lines
AU2003237388A1 (en) 2002-06-07 2003-12-22 Thomson Licensing S.A. Method and apparatus for controlling the distribution of digitally encoded data in a network
US6759909B2 (en) * 2002-06-21 2004-07-06 International Business Machines Corporation RF energy dispersal in systems consisting of aggregated computing elements as subsystems
CA2446633C (en) * 2002-10-25 2008-01-29 Pulp And Paper Research Institute Of Canada Diagnostic for poorly tuned control loops
KR100926684B1 (ko) * 2002-11-15 2009-11-17 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
US7233210B2 (en) * 2003-08-26 2007-06-19 Toshiba America Electric Components, Inc. Spread spectrum clock generator
US7236057B2 (en) * 2003-08-26 2007-06-26 Toshiba America Electronic Components, Inc. Spread spectrum clock generator
US7019570B2 (en) * 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US6924678B2 (en) * 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
US6946887B2 (en) * 2003-11-25 2005-09-20 International Business Machines Corporation Phase frequency detector with programmable minimum pulse width
US7515646B2 (en) 2004-02-05 2009-04-07 Lexmark International, Inc. Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway
US7167059B2 (en) * 2004-04-08 2007-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit for generating spread spectrum clock
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
US7230495B2 (en) 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
US7792152B1 (en) 2004-06-08 2010-09-07 Owlink Technology, Inc. Scheme for transmitting video and audio data of variable formats over a serial link of a fixed data rate
KR100604906B1 (ko) * 2004-10-05 2006-07-28 삼성전자주식회사 가변 스프레드 스펙트럼 클럭발생기
JP4192888B2 (ja) * 2004-12-17 2008-12-10 日本電気株式会社 Ｐｌｌ回路及びその制御方法
US20060176934A1 (en) * 2005-02-07 2006-08-10 Inova Semiconductors Gmbh Serial transmission of data using spread-spectrum modulation for enhancing electromagnetic compatibility
ATE368884T1 (de) * 2005-02-07 2007-08-15 Inova Semiconductors Gmbh Vorrichtung und verfahren zum seriellen übertragen von daten unter verwendung eines spreizspektrums zum erhöhen der elektromagnetischen verträglichkeit
US7436228B1 (en) 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US7728674B1 (en) 2006-05-19 2010-06-01 Altera Corporation Voltage-controlled oscillator methods and apparatus
US8565284B2 (en) * 2006-08-14 2013-10-22 Intersil Americas Inc. Spread spectrum clock generator and method
KR100879781B1 (ko) * 2007-08-30 2009-01-22 주식회사 하이닉스반도체 확산-스펙트럼 클럭 발생장치
DE102009001370B4 (de) 2009-03-06 2018-08-23 Robert Bosch Gmbh Empfangseinrichtung zum Aufnehmen von Stromsignalen, Schaltungsanordnung mit einer Empfangseinrichtung und Verfahren zum Übertragen von Stromsignalen über ein Bussystem
GB2493026A (en) * 2011-07-22 2013-01-23 Nvidia Corp Method of spreading a clock signal using a variable delay
US10009112B2 (en) * 2014-12-26 2018-06-26 Finisar Corporation Electromagnetic interference reduction
US11355457B2 (en) * 2019-06-19 2022-06-07 Nxp B.V. Fully digital glitch detection mechanism with process and temperature compensation
JP7217204B2 (ja) * 2019-06-28 2023-02-02 株式会社アドバンテスト 信号処理装置および信号処理方法
US11409323B2 (en) * 2019-12-20 2022-08-09 Arm Limited Delay monitoring scheme for critical path timing margin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171531A (ja) * 1984-02-17 1985-09-05 Ricoh Co Ltd デ−タ処理装置のインタ−フエ−ス回路
JPS6263327A (ja) * 1985-09-13 1987-03-20 Fujitsu Ten Ltd マイクロコンピユ−タの発振回路
JPH0713509A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 表示データ駆動用集積回路
JPH07297691A (ja) * 1994-04-26 1995-11-10 Internatl Business Mach Corp <Ibm> 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152022A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
US5132633A (en) * 1991-05-21 1992-07-21 National Semiconductor Corporation PLL using a multi-phase frequency correction circuit in place of a VCO
JPH06152334A (ja) * 1992-11-06 1994-05-31 Mitsubishi Electric Corp リングオシレータおよび定電圧発生回路
JPH06291635A (ja) * 1993-04-05 1994-10-18 Matsushita Electron Corp 半導体集積回路の出力遅延方法
DE69326681T2 (de) * 1993-04-06 2000-02-10 Hewlett Packard Co Verfahren und Apparat zum Erzeugen von linearen Rückführungsschieberegistersequenzen
US5479129A (en) * 1993-11-24 1995-12-26 At&T Corp. Variable propagation delay digital signal inverter
US5442636A (en) * 1993-12-14 1995-08-15 At&T Corp. Circuit and method for alignment of digital information packets
US5383143A (en) * 1994-03-30 1995-01-17 Motorola, Inc. Self re-seeding linear feedback shift register (LFSR) data processing system for generating a pseudo-random test bit stream and method of operation
TW367656B (en) * 1994-07-08 1999-08-21 Hitachi Ltd Semiconductor memory device
US5600273A (en) * 1994-08-18 1997-02-04 Harris Corporation Constant delay logic circuits and methods
DE4442403C2 (de) * 1994-11-30 1997-01-23 Itt Ind Gmbh Deutsche Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
KR0177586B1 (ko) * 1996-06-29 1999-04-01 김주용 오실레이터 출력 발생장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171531A (ja) * 1984-02-17 1985-09-05 Ricoh Co Ltd デ−タ処理装置のインタ−フエ−ス回路
JPS6263327A (ja) * 1985-09-13 1987-03-20 Fujitsu Ten Ltd マイクロコンピユ−タの発振回路
JPH0713509A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 表示データ駆動用集積回路
JPH07297691A (ja) * 1994-04-26 1995-11-10 Internatl Business Mach Corp <Ibm> 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム

Also Published As

Publication number Publication date
US6144242A (en) 2000-11-07
WO1999012316A3 (en) 1999-05-06
KR100475316B1 (ko) 2005-03-10
KR20010023705A (ko) 2001-03-26
JP4316792B2 (ja) 2009-08-19
CA2302367C (en) 2003-10-07
WO1999012316A2 (en) 1999-03-11
CA2302367A1 (en) 1999-03-11

Similar Documents

Publication Publication Date Title
JP2002500451A (ja) ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。
JP4179568B2 (ja) パラレルデータチャンネルにおける電磁障害抑制用拡散スペクトル位相変調
US5119045A (en) Pulse width modulation circuit
US6643317B1 (en) Digital spread spectrum circuit
US7616038B2 (en) Clock modulation circuit for correcting duty ratio and spread spectrum clock generator including the same
US6407606B1 (en) Clock generating apparatus
EP0660516A1 (en) Digitally phase modulated clock exhibiting reduced rf emissions
KR19990056395A (ko) 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법
JPH11250006A (ja) シリアルバス高速化回路
EP1792252A1 (en) Method and apparatus for generating pseudo random numbers
EP0717496A1 (en) High speed parallel/serial interface
US10187044B1 (en) Bistable-element for random number generation
US20040091106A1 (en) Scrambling of data streams having arbitrary data path widths
US5365182A (en) Method and apparatus for low power clock generation for high speed applications
JP2001202153A (ja) クロックのスペクトラム拡散回路、集積回路およびクロックのスペクトラム拡散方法
US7369957B2 (en) Method and system for generating test pulses to test electronic elements
JPH03114315A (ja) 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路
JP4121951B2 (ja) ランダムジュネレータ
JP2005318264A (ja) ノイズキャンセル回路
US6897687B2 (en) Method and apparatus for reconfigurable frequency generation
US20060023874A1 (en) Method and multiline scrambled clock architecture with random state selection for implementing lower electromagnetic emissions
EP1505732A1 (en) Digital clock modulator
KR20070048790A (ko) 의사난수를 발생하기 위한 방법 및 장치
US7269201B2 (en) Time-delayed transmitted reference spread spectrum transmitter with digital noise generator
KR0182174B1 (ko) 플립플롭

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees