JP2002374056A - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法

Info

Publication number
JP2002374056A
JP2002374056A JP2001179782A JP2001179782A JP2002374056A JP 2002374056 A JP2002374056 A JP 2002374056A JP 2001179782 A JP2001179782 A JP 2001179782A JP 2001179782 A JP2001179782 A JP 2001179782A JP 2002374056 A JP2002374056 A JP 2002374056A
Authority
JP
Japan
Prior art keywords
component
manufacturing
underlayer
electroless
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001179782A
Other languages
English (en)
Inventor
Hideo Nakai
秀朗 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001179782A priority Critical patent/JP2002374056A/ja
Publication of JP2002374056A publication Critical patent/JP2002374056A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 ガラス成分を含むセラミックをもって構成さ
れる部品本体上に外部導体膜を形成するため、ガラスフ
リットを含む導電性ペーストの焼付けによって下地層を
形成し、その上に、無電解ニッケルめっきによって表面
層を形成したとき、部品本体および外部導体膜の各々に
含まれるガラス成分が無電解ニッケルめっき液に溶出
し、部品本体の強度低下および特性劣化や外部導体膜の
強度低下を招くことがある。 【解決手段】 部品本体2上に下地層8を形成した後、
この下地層8上に、無電解ニッケルめっきによって表面
層9を形成しようとするとき、無電解ニッケルめっき工
程をpH7〜10の範囲で行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、セラミック電子
部品の製造方法に関するもので、特に、部品本体の外表
面上に外部導体膜を形成するため、無電解めっきが適用
される、セラミック電子部品の製造方法に関するもので
ある。
【0002】
【従来の技術】この発明にとって興味あるセラミック電
子部品として、たとえば多層セラミック基板がある。
【0003】多層セラミック基板の部品本体は、複数の
積層されたセラミック層およびセラミック層に関連して
内部に設けられた内部導体を備えている。内部導体とし
ては、典型的には、セラミック層間の特定の界面に沿っ
て形成された内部導体膜や特定のセラミック層を貫通す
るように設けられたビアホール導体などがある。また、
部品本体の外表面上、すなわち、最も外側に積層された
セラミック層の外側に向く面上には、外部導体膜が形成
されている。
【0004】上述した内部導体や外部導体膜は、多層セ
ラミック基板によって与えられる回路要素の相互接続を
する機能を果たし、特に、内部導体は、部品本体の内部
にコンデンサやインダクタのような受動素子を構成する
ことがある。他方、外部導体膜は、多層セラミック基板
上に実装される他の電子部品を電気的に接続するための
端子電極を構成したり、この多層セラミック基板を実装
するためのマザーボードに対する端子電極として機能し
たりするものである。
【0005】多層セラミック基板が用いられる電子機器
における信号の伝送速度の高速化や情報量の増加に伴
い、上述した内部導体や外部導体膜は、低抵抗であるこ
とが望まれ、そのため、たとえば銀系や銅系の導電材料
を用いたものが主流となっている。
【0006】内部導体は、部品本体の内部に設けられる
ものであるため、部品本体を得るための焼成工程におい
て、生の部品本体と同時に焼成されることになる。他
方、外部導体膜については、生の状態の部品本体上に形
成され、部品本体を得るための焼成工程と同時に焼成さ
れる場合と焼結後の部品本体の外表面上に形成される場
合とがある。
【0007】いずれにしても、少なくとも内部導体は、
生の状態の部品本体と同時に焼成されることから、部品
本体を構成するセラミックは、少なくとも内部導体に含
まれる金属の融点よりも低い温度で焼結されるものでな
ければならず、このような金属として、前述した銀系の
ものや銅系のものが用いられると、その融点が比較的低
いため、部品本体を構成するセラミック材料として、ガ
ラス成分を含むものが用いられ、それによって、焼結温
度の低温化を図っている。
【0008】また、外部導体膜において銀系または銅系
の金属が用いられると、銀系の場合には、マイグレーシ
ョンの問題があり、銅系では酸化の問題がある。そこ
で、これらの問題を解決するとともに、外部導体膜にお
ける半田濡れ性やワイヤボンディング性などの向上を図
るため、銀系や銅系の金属によって形成された導体膜を
下地層とし、その上に、表面層を形成するため、無電解
めっきによって、ニッケルめっきを施したり、ニッケル
めっきおよび金めっきを施したり、錫めっきを施したり
することが多い。
【0009】
【発明が解決しようとする課題】上述した無電解ニッケ
ルめっき工程において用いられる無電解めっき液は、通
常、pH4〜6の弱酸性である。
【0010】他方、部品本体に含まれるガラス成分は、
低温での焼成を助けるには不可欠の成分であるが、その
化学的安定性はセラミックに比べて低く、弱酸性の無電
解めっき液に浸漬されたとき、無電解めっき液中への溶
出が生じる。特に、ガラス成分がアルカリ土類金属を含
んでいるとき、この溶出がより深刻に生じる。
【0011】その結果、部品本体の強度が低下したり、
絶縁信頼性が低下したりするといった問題が生じる。
【0012】また、前述した銀系または銅系の金属をも
って構成される下地層は、通常、ガラスフリットを含む
導電性ペーストを焼成することによって得られるもの
で、その場合には、下地層もガラス成分を含んでいるこ
とになる。この下地層に含まれるガラス成分も、前述し
た無電解めっき工程において、無電解めっき液中に溶出
し、そのため、外部導体膜の強度を低下させるという問
題を引き起こす。
【0013】そこで、この発明の目的は、上述したよう
な問題を解決し得る、セラミック電子部品の製造方法、
より特定的には、下地層上に表面層を形成するため、下
地層に無電解ニッケルめっきのような無電解卑金属めっ
きを施す方法を提供しようとすることである。
【0014】
【課題を解決するための手段】この発明は、ガラス成分
を含むセラミックをもって構成される部品本体と、この
部品本体の外表面上に形成された外部導体膜とを備え、
外部導体膜が、部品本体上に位置する下地層と、下地層
上に形成される表面層とをもって構成されている、セラ
ミック電子部品を製造する方法に向けられる。
【0015】この発明に係るセラミック電子部品の製造
方法は、下地層が形成された部品本体を作製する工程
と、下地層上に表面層を形成するため、下地層に無電解
卑金属めっきを施す工程とを備え、前述した技術的課題
を解決するため、無電解卑金属めっき工程を、pH7〜
10の範囲で行なうことを特徴としている。
【0016】上述のガラス成分がアルカリ土類金属を含
むとき、この発明が特に有利に適用される。
【0017】この発明において、前述した下地層が形成
された部品本体を作製するにあたっては、その外表面上
に下地層が形成された生の状態の部品本体を焼成するよ
うにしても、あるいは、生の状態の部品本体を焼成し、
次いで、焼結後の部品本体の外表面上に下地層を形成す
るようにしてもよい。
【0018】この発明が適用されるセラミック電子部品
が多層セラミック基板である場合には、部品本体は、複
数の積層されたセラミック層およびセラミック層に関連
して内部に設けられた内部導体を備えている。
【0019】この発明は、下地層がガラス成分を含む場
合、さらには、このガラス成分がアルカリ土類金属を含
む場合、特に有利に適用される。
【0020】また、この発明は、下地層の少なくとも表
面が銀系金属からなるとき、特に有利に適用される。
【0021】この発明において、表面層の上に金めっき
を施す工程がさらに実施されてもよい。
【0022】前述した無電解卑金属めっき工程におい
て、錯化剤としてクエン酸が用いられることが好まし
い。
【0023】また、無電解卑金属めっき工程の前に実施
される触媒付与工程においても、pH7〜10の範囲の
pH条件に選ばれることが好ましい。
【0024】上記無電解卑金属めっきに用いられる卑金
属は、ニッケル、コバルト、銅等であってよいが、特
に、下地層を構成する金属が銀系金属である場合、その
成膜性の点から、ニッケルであることが好ましい。
【0025】
【発明の実施の形態】図1は、この発明の一実施形態に
よるセラミック電子部品の製造方法を適用して得られた
多層セラミック基板1を図解的に示す断面図である。
【0026】多層セラミック基板1は、ガラス成分を含
むセラミックをもって構成される部品本体2を備えてい
る。部品本体2は、複数の積層されたセラミック層3お
よびセラミック層3に関連して内部に設けられた内部導
体4を備えている。
【0027】上述した内部導体4としては、セラミック
層3間の特定の界面に沿って形成されたいくつかの内部
導体膜5およびセラミック層3の特定のものを貫通する
ように設けられたいくつかのビアホール導体6等があ
る。
【0028】多層セラミック基板1は、また、部品本体
2の外表面上、すなわち、最も外側に積層されたセラミ
ック層3の外側に向く面上に形成された外部導体膜7を
備えている。
【0029】内部導体4および外部導体膜7は、この多
層セラミック基板1において構成される回路要素を相互
接続したり、特に、内部導体4にあっては、部品本体2
の内部にコンデンサ、インダクタ等の受動素子を構成し
たり、特に、外部導体膜7にあっては、部品本体2の外
表面上に実装される他の電子部品のための端子電極を与
えたり、この多層セラミック基板1を実装するマザーボ
ードへの接続のための端子電極となったりするものであ
る。
【0030】外部導体膜7は、図2に示すように、部品
本体2上に位置する下地層8と、下地層8上に形成され
る表面層9とをもって構成されている。下地層8は、通
常、内部導体4と実質的に同じ組成を有していて、これ
らは、低抵抗のたとえば銀系または銅系の金属を含んで
いる。また、表面層9は、下地層に含まれる金属の酸化
やマイグレーションを防止するために設けられるもの
で、後述するように、無電解ニッケルめっきによって形
成されたニッケルから構成される。
【0031】このような多層セラミック基板1は、次の
ようにして製造される。
【0032】まず、セラミック層3となるべきセラミッ
クグリーンシートが作製される。セラミックグリーンシ
ートは、銀系または銅系の金属の融点よりも低温で焼結
可能とするため、ガラス粉末およびセラミック粉末を含
むスラリーを、シート状に成形することによって作製さ
れる。
【0033】次に、上述のようにして得られた複数のセ
ラミックグリーンシートのうちの特定のものには、内部
導体4としての内部導体膜5およびビアホール導体6が
形成され、また、外部導体膜7における下地層8が形成
される。
【0034】これら内部導体膜5、ビアホール導体6お
よび下地層8の形成には、通常、ガラスフリットを含む
とともに、導電成分として、前述した銀系または銅系の
金属を含む導電性ペーストが用いられる。この導電性ペ
ーストは、たとえば印刷を適用して付与されることによ
り、内部導体膜5、ビアホール導体6および下地層8と
なるべき形態が与えられる。なお、ビアホール導体6を
形成するにあたっては、セラミックグリーンシートに
は、予め貫通孔が設けられる。
【0035】次に、複数のセラミックグリーンシートが
積層され、次いで積層方向にプレスされることによっ
て、生の状態にある部品本体2が得られる。なお、外部
導体膜7の下地層8は、このように、生の状態の部品本
体2を得た後に、導電性ペーストを印刷するなどして付
与することによって形成されてもよい。
【0036】次に、生の状態の部品本体2は、焼成され
る。この焼成にあたっては、好ましくは、1000℃以
下の温度が適用される。これによって、部品本体2は焼
結され、同時に、内部導体4としての内部導体膜5およ
びビアホール導体6ならびに外部導体膜7における下地
層8をそれぞれ構成する導電性ペーストが焼結される。
【0037】なお、外部導体膜7における下地層8は、
このような焼結後の部品本体2の外表面上に導電性ペー
ストを印刷するなどして付与し、次いで、焼き付けるこ
とによって形成されてもよい。
【0038】このようにして、下地層8が形成された部
品本体2が作製された後、下地層8上に表面層9を形成
するため、下地層8に無電解ニッケルめっきを施す工程
が実施される。この無電解ニッケルめっき工程では、p
H7〜10の範囲に設定された無電解ニッケルめっき液
が用いられる。また、無電解ニッケルめっき液を、pH
7〜10の範囲でより安定化させるため、無電解ニッケ
ルめっき液に添加される錯化剤として、クエン酸が好適
に用いられる。
【0039】なお、無電解ニッケルめっき工程に先立っ
て、周知のように、前処理工程および触媒付与工程が、
実施される。この触媒付与工程においても、pH7〜1
0の範囲に設定されることが好ましい。
【0040】ニッケルからなる表面層9が形成された
後、表面層9の上に金めっきを施す工程が実施されても
よい。この金めっき工程においても、無電解めっきが適
用され、たとえば、表面層9の表面を金で置換する置換
反応工程を実施した後、無電解金めっき工程が実施され
る。
【0041】このようにして、目的とする多層セラミッ
ク基板1が完成される。
【0042】以上、この発明を、図示したような多層セ
ラミック基板1の製造方法について説明したが、この発
明は、多層セラミック基板以外の多層セラミック電子部
品または積層セラミック電子部品に対しても、さらに
は、積層構造を備えないセラミック電子部品に対しても
適用することができる。
【0043】次に、この発明を規定する条件またはこの
発明の好ましい実施態様を規定する条件を見出すために
実施した実験例について説明する。
【0044】
【実験例1】実験例1は、無電解ニッケルめっき工程に
おける好ましいpH条件を求めるために実施したもので
ある。
【0045】CaO−Al2 3 −SiO2 −B2 3
系ガラス粉末(CaOを主成分として含む。)とセラミ
ック粉末としてのアルミナ粉末とを、重量比で40:6
0の割合で混合して、ガラス・セラミック混合粉末を得
た。
【0046】次に、上記ガラス・セラミック混合粉末1
00重量部に対して、ブチラール系バインダ8重量部、
ジオクチルフタレート2重量部、分散剤1重量部、エタ
ノール30重量部およびトルエン30重量部を加えてボ
ールミルによって24時間混合し、それによって、スラ
リーを得た。
【0047】次に、上記スラリーを真空脱泡した後、こ
のスラリーに対して、ドクターブレード法を適用し、そ
れによって、厚さ100μmのセラミックグリーンシー
トを成形した。
【0048】次に、上記セラミックグリーンシートを、
10枚積層した後、500kgf/cm2 の圧力および
60℃の温度を付与する条件で積層方向にプレスするこ
とによって、生の積層体を得た。
【0049】次に、上記生の積層体を、400℃の温度
で脱脂処理した後、大気中において、860℃の温度で
30分間焼成し、それによって、焼結した積層体を得
た。
【0050】次に、この焼結した積層体を試料とし、こ
の試料を、水酸化ナトリウム水溶液によってpHを2、
3、4、5、6、7、8、9、10、11および12に
それぞれ調整した0.2Mクエン酸溶液に、それぞれ、
24時間浸漬し、その溶液に溶出したガラス成分をIC
P(誘導結合プラズマ分光法)により定量分析した。
【0051】その結果、溶出量の多かったCaおよびS
iの各々についての溶出量のpH依存性を示すと、図3
のようになった。
【0052】上述した実験例において、CaO−Al2
3 −SiO2 −B2 3 系ガラス粉末に代えて、Mg
O−B2 3 −SiO2 系ガラス粉末(MgOを主成分
として含む。)を用いた場合についても同様の操作を行
ない、試料を作製し、同様の評価を行なった。
【0053】その結果、溶出量の多かったMgおよびS
iの各々についての溶出量のpH依存性を示すと、図4
のようになった。
【0054】図3および図4に示すように、pH7未満
の酸性領域においては、アルカリ土類金属であるCaや
Mgの溶出が激しく生じ、これにつられて、Siなどの
他の元素も溶出することがわかる。
【0055】他方、pHが10を超える領域では、Si
−Oの結合が弱まり、Siの溶出が起こる。
【0056】このようなことから、pHが7〜10の範
囲に設定されることにより、試料に含まれるガラス相が
安定であることがわかる。
【0057】
【実験例2】実験例2は、無電解ニッケルめっき液を安
定化させるのに有効な錯化剤を見出すために実施したも
のである。
【0058】ニッケル塩を0.1Mおよび次亜リン酸を
0.2M含む溶液に、表1に示すような5種類の錯化剤
をそれぞれ加え、これに、水酸化ナトリウム水溶液を加
えながら、pHを2から徐々に上昇させたときのめっき
液中での沈殿を観察した。表1には、沈殿が開始された
pHが示されている。
【0059】
【表1】
【0060】表1に示すように、pH7〜10の範囲で
無電解ニッケルめっき液を安定化させるためには、クエ
ン酸を錯化剤として用いることが最も有効であることが
わかる。
【0061】
【実験例3】実験例3は、無電解ニッケルめっき液のp
Hを変えて、多層セラミック基板の部品本体および外部
導体膜の強度および多層セラミック基板の絶縁信頼性の
各々を評価するとともに、これら強度および絶縁信頼性
のpH依存性と実験例1で評価したガラス成分の溶出量
のpH依存性との間での相関関係を確認するために実施
したものである。
【0062】実験例1で作製したセラミックグリーンシ
ートに、銀を導電成分として含む導電性ペーストを印刷
し、このセラミックグリーンシートを10枚積層し、実
験例1の場合と同様の条件によって、プレスし、焼成し
て、外部導体膜における下地層が形成された試料となる
部品本体を得た。
【0063】なお、ここで、上述した導電性ペーストと
して、MgO−B2 3 −SiO2系ガラスフリットを
含むものと含まないものとの2種類を用意し、それぞれ
について試料を作製した。
【0064】次に、表2に示すような条件によって、各
試料に対して、無電解ニッケルめっきおよび無電解金め
っきを実施した。
【0065】
【表2】
【0066】表2に示した無電解ニッケルめっき工程に
おいては、めっき液のpHのみを2〜12の範囲で変え
て、それぞれのpH条件下で、10μm/時の成長速度
になる温度で、30分間めっき処理を行ない、厚さ約5
μmのニッケルめっき膜を生成させた。また、無電解金
めっき工程では、厚さ約0.5μmの金めっき膜を生成
させた。
【0067】このようにして得られた外部導体膜の強度
を、その引張り試験によって評価した。その結果が図5
に示されている。
【0068】図5には、また、部品本体の抗折強度が示
されている。この抗折強度の評価は、導電性ペーストを
印刷せずに作製した部品本体について行ない、前述の無
電解めっき工程については、1時間実施した。
【0069】また、導電性ペーストを印刷した多層セラ
ミック基板に係る試料について、PCT(120℃、9
5%H2 O、50V、96時間)による加速試験を行な
い、この試験終了後の良品率を求めた。その結果が図6
に示されている。
【0070】図5および図6に示すように、pHが7を
下回り低くなるほど、部品本体の抗折強度、外部導体膜
の強度および良品率がともに低下していることがわか
る。
【0071】他方、pHが10を超えた場合であって
も、pHの上昇に伴い、部品本体の抗折強度、外部導体
膜の強度および良品率がともに低下している。
【0072】これらの結果は、前述した図3および図4
に示した結果とほぼ同じ傾向を示している。
【0073】なお、図5において、導電性ペーストにガ
ラスフリットが含まれている場合と含まれていない場合
とを比較すればわかるように、ガラスフリットが含まれ
ている試料の方が、外部導体膜の強度に関して、pH依
存性がより大きい。
【0074】
【発明の効果】以上のように、この発明によれば、ガラ
ス成分を含むセラミックをもって構成される部品本体の
外表面上に形成された外部導体膜における下地層上に、
無電解卑金属めっきによって表面層を形成するにあたっ
て、無電解卑金属めっき工程を、pH7〜10の範囲で
行なうようにしているので、無電解卑金属めっき工程に
おいて、部品本体に含まれるガラス成分の溶出を抑制す
ることができ、したがって、部品本体の強度低下および
特性劣化を抑制することができる。
【0075】この発明において、下地層がガラスフリッ
トを含む導電性ペーストの焼付けによって形成されるな
どして、下地層もガラス成分を含む場合には、無電解卑
金属めっき工程において、この下地層に含まれるガラス
成分の溶出も抑制されるので、外部導体膜の強度低下を
も抑制することができる。
【0076】同様に、無電解卑金属めっき工程の前に実
施される触媒付与工程においても、7〜10の範囲のp
H条件が適用されると、上述したような効果のより完璧
化を図ることができる。
【0077】また、無電解卑金属めっき工程において、
錯化剤としてクエン酸が用いられると、無電解卑金属め
っき液の安定化を図ることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態によるセラミック電子部
品の製造方法によって得られた多層セラミック基板1を
図解的に示す断面図である。
【図2】図1に示した外部導体膜7を拡大して示す断面
図である。
【図3】実験例1において求められたガラス成分中のC
aおよびSiの各溶出量のpH依存性を示す図である。
【図4】実験例1において求められたガラス成分中のM
gおよびSiの各溶出量のpH依存性を示す図である。
【図5】実験例3において求められた部品本体抗折強度
および外部導体膜強度のpH依存性を示す図である。
【図6】実験例3において求められた絶縁信頼試験後の
良品率のpH依存性を示す図である。
【符号の説明】
1 多層セラミック基板 2 部品本体 3 セラミック層 4 内部導体 5 内部導体膜 6 ビアホール導体 7 外部導体膜 8 下地層 9 表面層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) C23C 18/52 C23C 18/52 B H05K 3/18 H05K 3/18 J 3/34 501 3/34 501F 3/46 3/46 H T Fターム(参考) 4K022 AA04 AA42 BA03 BA14 BA31 BA35 BA36 DA01 DB07 DB25 5E319 AC01 AC11 AC17 CC22 CD26 GG03 5E343 AA02 AA23 BB16 BB25 BB44 BB71 BB72 CC78 DD02 DD33 DD34 GG01 GG11 GG18 5E346 AA02 AA12 AA15 AA22 AA32 AA51 CC16 CC37 CC39 DD13 DD23 DD34 EE24 EE25 EE29 GG06 GG08 GG17 HH11 HH31

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 ガラス成分を含むセラミックをもって構
    成される部品本体と、前記部品本体の外表面上に形成さ
    れた外部導体膜とを備え、前記外部導体膜は、前記部品
    本体上に位置する下地層と、前記下地層上に形成される
    表面層とをもって構成されている、セラミック電子部品
    を製造する方法であって、 前記下地層が形成された前記部品本体を作製する工程
    と、 前記下地層上に前記表面層を形成するため、前記下地層
    に無電解卑金属めっきを施す工程とを備え、 前記無電解卑金属めっき工程を、pH7〜10の範囲で
    行なうことを特徴とする、セラミック電子部品の製造方
    法。
  2. 【請求項2】 前記ガラス成分は、アルカリ土類金属を
    含む、請求項1に記載のセラミック電子部品の製造方
    法。
  3. 【請求項3】 前記部品本体を作製する工程は、その外
    表面上に前記下地層が形成された生の状態の前記部品本
    体を焼成する工程を備える、請求項1または2に記載の
    セラミック電子部品の製造方法。
  4. 【請求項4】 前記部品本体を作製する工程は、生の状
    態の前記部品本体を焼成する工程と、焼結後の前記部品
    本体の外表面上に前記下地層を形成する工程とを備え
    る、請求項1または2に記載のセラミック電子部品の製
    造方法。
  5. 【請求項5】 前記部品本体は、複数の積層されたセラ
    ミック層および前記セラミック層に関連して設けられた
    内部導体を備える、請求項3または4に記載のセラミッ
    ク電子部品の製造方法。
  6. 【請求項6】 前記下地層は、ガラス成分を含む、請求
    項1ないし5のいずれかに記載のセラミック電子部品の
    製造方法。
  7. 【請求項7】 前記下地層に含まれるガラス成分は、ア
    ルカリ土類金属を含む、請求項6に記載のセラミック電
    子部品の製造方法。
  8. 【請求項8】 前記下地層は、その少なくとも表面が銀
    系金属からなる、請求項1ないし7のいずれかに記載の
    セラミック電子部品の製造方法。
  9. 【請求項9】 前記表面層の上に金めっきを施す工程を
    さらに備える、請求項1ないし8のいずれかに記載のセ
    ラミック電子部品の製造方法。
  10. 【請求項10】 前記無電解卑金属めっき工程におい
    て、錯化剤としてクエン酸が用いられる、請求項1ない
    し9のいずれかに記載のセラミック電子部品の製造方
    法。
  11. 【請求項11】 前記無電解卑金属めっき工程の前に、
    触媒付与工程が実施され、当該触媒付与工程は、pH7
    〜10の範囲で行なわれる、請求項1ないし10のいず
    れかに記載のセラミック電子部品の製造方法。
  12. 【請求項12】 前記無電解卑金属めっきは、無電解ニ
    ッケルめっきである、請求項1ないし11のいずれかに
    記載のセラミック電子部品の製造方法。
JP2001179782A 2001-06-14 2001-06-14 セラミック電子部品の製造方法 Pending JP2002374056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001179782A JP2002374056A (ja) 2001-06-14 2001-06-14 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001179782A JP2002374056A (ja) 2001-06-14 2001-06-14 セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2002374056A true JP2002374056A (ja) 2002-12-26

Family

ID=19020301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001179782A Pending JP2002374056A (ja) 2001-06-14 2001-06-14 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2002374056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007270298A (ja) * 2006-03-31 2007-10-18 Tdk Corp 無電解めっき液及びセラミック電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007270298A (ja) * 2006-03-31 2007-10-18 Tdk Corp 無電解めっき液及びセラミック電子部品の製造方法
JP4582044B2 (ja) * 2006-03-31 2010-11-17 Tdk株式会社 無電解めっき液及びセラミック電子部品の製造方法

Similar Documents

Publication Publication Date Title
KR100525176B1 (ko) 세라믹 전자부품 및 그 제조방법
JPS5852900A (ja) セラミツク多層配線板の製造方法
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JPS6342879B2 (ja)
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JP2002374056A (ja) セラミック電子部品の製造方法
JPH06169173A (ja) 窒化アルミニウム質基板の製造方法
JP3495773B2 (ja) 回路基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP3214960B2 (ja) 配線基板
JPS61108192A (ja) 低温焼結多層セラミツク基板
JP2001122680A (ja) ガラスセラミック基板およびその製造方法
JP2001023438A (ja) 導電性ペーストおよびセラミック電子部品
JP3089961B2 (ja) セラミック基板の銅メタライズ法
JPH11126797A (ja) 配線基板の接続構造
JP3284868B2 (ja) セラミック基板の銅メタライズ法
JPH0614596B2 (ja) セラミック多層配線基板の製造法
JP2000183538A (ja) セラミック多層基板
JPS60165795A (ja) 多層基板およびその製造方法
JPS6263488A (ja) 厚膜基板の製造方法
JP2000022029A (ja) 配線基板
JPH11103169A (ja) ガラスセラミック配線基板
JP2001068830A (ja) 回路基板
JP2000165001A (ja) 誘電体回路基板