JP2002374052A - 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品 - Google Patents

電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品

Info

Publication number
JP2002374052A
JP2002374052A JP2001178522A JP2001178522A JP2002374052A JP 2002374052 A JP2002374052 A JP 2002374052A JP 2001178522 A JP2001178522 A JP 2001178522A JP 2001178522 A JP2001178522 A JP 2001178522A JP 2002374052 A JP2002374052 A JP 2002374052A
Authority
JP
Japan
Prior art keywords
electronic component
circuit pattern
component
thermoplastic resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001178522A
Other languages
English (en)
Other versions
JP2002374052A5 (ja
JP3881193B2 (ja
Inventor
Norito Tsukahara
法人 塚原
Naoshi Akiguchi
尚士 秋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001178522A priority Critical patent/JP3881193B2/ja
Publication of JP2002374052A publication Critical patent/JP2002374052A/ja
Publication of JP2002374052A5 publication Critical patent/JP2002374052A5/ja
Application granted granted Critical
Publication of JP3881193B2 publication Critical patent/JP3881193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 薄型化が可能であり、かつ、使用可能な電子
部品の制約が少ない電子部品実装済部品の製造方法、該
製造方法にて作製された電子部品実装済部品を有する電
子部品実装済完成品の製造方法、及び該電子部品実装済
完成品の製造方法にて作製された電子部品実装済完成品
を提供することを目的とする。 【解決手段】 電気的絶縁性を有するシート状の熱可塑
性樹脂基材122の回路パターン形成面123にメッキ
にて回路パターン116を形成し、上記熱可塑性樹脂基
材122の電子部品挿入面136から電子部品105,
114を挿入して上記熱可塑性樹脂基材122に埋設す
るとともに、上記回路パターン116と上記電子部品1
05,114の回路接続部106,113とを接触さ
せ、上記回路パターン116と上記電子部品105,1
14との電気的導通を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、メッキ法
によりAl、Cu、Ni等にて形成された回路パターン
に半導体素子を電気的に接続することで作製される非接
触ICカード、複数の半導体及びコンデンサ、抵抗等の
受動部品が一つの基材に実装されたMCM(マルチチッ
プモジュール)、複数個のメモリーチップが多段重ねら
れたスタックICモジュール、及びメモリーカード等に
関連する、半導体素子等の電子部品を基材に実装して電
子部品実装済部品を製造する電子部品実装済部品の製造
方法、該製造方法にて製造される電子部品実装済部品を
有する電子部品実装済完成品の製造方法、及び該電子部
品実装済完成品製造方法にて製造される電子部品実装済
完成品に関するものである。
【0002】
【従来の技術】従来の電子部品実装済完成品の製造方法
について、図23及び図24を参照しながら以下に説明
する。従来、複数の半導体素子、受動部品等の電子部品
が実装されたMCM(マルチチップモジュール)、スタ
ックICモジュール、メモリーモジュールにおいては、
キャリア基板上に半導体素子をワイヤボンディング法に
より接続し、積層化していく方法がとられている。又、
電子部品は、キャリア基板上の所定の回路パターンにク
リーム半田を印刷し、リフローする方法により、実装さ
れている。
【0003】図23に示すように、従来のMCM10に
おける複数個、本例の場合には3個の半導体素子1は、
キャリア基板3上に積層され、キャリア基板3上に形成
されている所定の回路パターン4と、ワイヤボンディン
グ法により形成されたAu、Cu、半田等のワイヤ8を
介して接続されている。12は、ワイヤ8を含み半導体
素子1を保護するための封止剤である。又、電子部品5
は、キャリア基板3上の所定の回路パターン4と電子部
品5の電極6とがクリーム半田7を介して接続されてい
る。尚、9は、図示していないマザー基板と、当該MC
M10とを電気的に接続するための外部電極端子であ
る。該外部電極端子9は、MCM10単体で製品として
の機能を果たすモジュールの場合には必要が無い。又、
11は、キャリア基板3の実装面側の回路パターン4と
外部電極端子9との電気的導通を図るためのスルーホー
ルである。
【0004】上記MCM10の製造工程は、図24に示
すように、まずステップ(図内では「S」にて示す)1
では、キャリア基板3上の電子部品5が実装される予定
の回路パターン4上にクリーム半田を印刷により塗布す
る。クリーム半田7の印刷は、一般的にスクリーン印刷
法により実施される。次のステップ2では、上記印刷に
より形成したクリーム半田7上に電子部品5を位置合わ
せして実装する。その次のステップ3では、電子部品5
が実装されたキャリア基板3をリフロー炉に通してクリ
ーム半田7を溶融し、その後、硬化させて該電子部品5
と上記回路パターン4とを電気的に接続する。その次の
ステップ4では、キャリア基板3の厚さ方向に沿って半
導体素子1を積み重ねる。尚、図中には示していない
が、半導体素子1とキャリア基板3との間、及び各半導
体素子1同士の間は、Agペーストで接合されるのが一
般的である。次のステップ5では、半導体素子1の電極
2とキャリア基板3の回路パターン4の所定の部分とを
Au、Cu、半田等にてなるワイヤ8を用いたワイヤボ
ンディング法により接続する。次のステップ6では、半
導体素子1、回路パターン4及びワイヤ8を保護するた
めに、封止剤12が塗布される。その次のステップ7で
は、半導体素子1が実装されたキャリア基板3をバッチ
炉に投入し、封止剤12を硬化させる。このようにし
て、電子部品実装済部品を有する電子部品実装済完成品
としてのMCM10が作製される。
【0005】
【発明が解決しようとする課題】しかし、上述した従来
の電子部品実装済部品を有する電子部品実装済完成品の
製造方法、及び該電子部品実装済完成品製造方法にて製
造される電子部品実装済完成品としてのMCM、メモリ
ーモジュール等の構成では、以下の問題があった。キャ
リア基板3上に半導体素子1等の電子部品を積み上げて
いくために、モジュールの厚さ方向の高さが高くなり、
薄型化が要求される最近の製品ニーズに答えられない。
又、半導体素子1を積み上げていく際、ワイヤボンディ
ングするため、電極2を半導体素子1の外周部に配置し
ておく必要があるため、図23にて図示するように必然
的に積み重ねられる半導体素子1は平面的に順次小さい
ものを用いる必要があり、使用可能な半導体素子1のサ
イズが限られる。逆に言うと、電極2が半導体素子1の
外周部以外にある、いわゆるエリアパッドと呼ばれる半
導体素子では、積み重ねができない。又、ワイヤ8にて
キャリア基板3上の回路パターン4と半導体素子1の電
極2とを接続する為、封止剤12を塗布する際に当該ワ
イヤ8が切断する恐れもある。本発明はこのような問題
点を解決するためになされたもので、薄型化が可能であ
り、使用可能な電子部品の制約が少ない電子部品実装済
部品の製造方法、該製造方法にて作製された電子部品実
装済部品を有する電子部品実装済完成品の製造方法、及
び該電子部品実装済完成品製造方法にて製造される電子
部品実装済完成品を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の第1態様である
電子部品実装済部品の製造方法は、電気的絶縁性を有す
る板状の熱可塑性樹脂基材の表面である回路パターン形
成面上に電解メッキ若しくは無電解メッキにて回路パタ
ーンを形成し、上記熱可塑性樹脂基材を挟んで上記回路
パターンと対向する上記熱可塑性樹脂基材の裏面である
電子部品挿入面から電子部品を挿入して上記熱可塑性樹
脂基材に埋設するとともに、上記回路パターンと上記電
子部品の回路接続部とを接触させ、上記回路パターンと
上記電子部品との電気的導通を図ることを特徴とする。
【0007】上記回路パターン形成面上に上記回路パタ
ーンを形成する前に、上記熱可塑性樹脂基材における上
記電子部品の上記回路接続部が配置される位置に予め該
熱可塑性樹脂基材の厚さ方向に該熱可塑性樹脂基材を貫
通する回路接続部配置用スルーホールを形成し、上記回
路パターン形成面上に上記回路パターンを形成すると
き、前記回路接続部配置用スルーホールの内壁面に電解
メッキ若しくは無電解メッキにて回路接続部被覆用メッ
キ層を形成し、上記熱可塑性樹脂基材に上記電子部品を
埋設するとき、当該回路接続部被覆用メッキ層にて上記
電子部品と上記回路パターンとの電気的導通を図ること
ができる。
【0008】上記熱可塑性樹脂基材は、上記回路パター
ン形成面における上記回路パターンの形成が予定される
位置から当該熱可塑性樹脂基材の上記厚さ方向に貫通す
る回路パターン連絡用スルーホールを有し、上記回路パ
ターン形成面上に上記回路パターンを形成するとき、上
記回路パターン連絡用スルーホールの上記電子部品挿入
面における端部に電気的に接続する挿入面側回路パター
ンを電解メッキ若しくは無電解メッキにて上記電子部品
挿入面上に形成し、更に、上記回路パターン形成面上に
上記回路パターンを形成するとき、上記回路パターン連
絡用スルーホールの内壁面に電解メッキ若しくは無電解
メッキにて回路パターン間接続用メッキ層を形成し、当
該回路パターン間接続用メッキ層にて上記回路パターン
と上記挿入面側回路パターンとの間の電気的導通を図る
ことができる。
【0009】上記熱可塑性樹脂基材に上記電子部品を埋
設した後、上記電子部品を埋設することで上記回路パタ
ーンと上記電子部品の上記回路接続部との接触による上
記回路パターンと上記電子部品との電気的導通が図られ
た上記熱可塑性樹脂基材を上記厚さ方向に複数個重ね合
わせ、該重ね合わせにて上記回路パターン間接続用メッ
キ層を介して互いに重なり合う上記熱可塑性樹脂基材の
各々の上記回路パターン間の電気的導通を図り、互いに
重なり合う当該熱可塑性樹脂基材同士を相対的に加熱加
圧して密着させることにより積層構造とすることができ
る。
【0010】上記電子部品は半導体素子であり、上記回
路パターンの一部は、上記半導体素子に接続されること
で、無線にて情報の送受信を行うアンテナコイルであっ
てもよい。
【0011】上記電子部品は1個若しくは複数存在し、
該電子部品の一部若しくは全てが半導体素子であっても
よい。
【0012】本発明の第2態様である電子部品実装済部
品は、本発明の第1態様である電子部品実装済部品の製
造方法にて製造されたことを特徴とする。
【0013】本発明の第3態様である電子部品実装済完
成品の製造方法は、本発明の第2態様である電子部品実
装済部品を電気的絶縁性を有する熱可塑性樹脂シートに
て上記厚さ方向両面から挟み込み、該熱可塑性樹脂シー
トを上記電子部品実装済部品へ加熱加圧して密着させ、
上記電子部品実装済部品の封止を行うことを特徴とす
る。
【0014】本発明の第4態様である電子部品実装済完
成品は、本発明の第3態様である電子部品実装済完成品
の製造方法にて製造されたことを特徴とする。
【0015】上記電子部品実装済部品の有する上記電子
部品は半導体素子であり、上記電子部品実装済部品の有
する上記回路パターンの一部が、上記半導体素子と接続
し、かつ、無線にて情報の送受信を行う上記アンテナコ
イルである上記電子部品実装済完成品は、非接触ICカ
ードであってもよい。
【0016】
【発明の実施の形態】本発明の実施形態である、単層構
造及び積層構造の電子部品実装済部品の製造方法と、単
層構造及び積層構造の電子部品実装済部品と、単層構造
及び積層構造の電子部品実装済完成品の製造方法と、単
層構造及び積層構造の電子部品実装済完成品とについ
て、図を参照しながら以下に説明する。ここで、上記電
子部品実装済完成品の製造方法は、上記電子部品実装済
部品の製造方法を用いて製造された電子部品実装済部品
を有する電子部品実装済完成品を製造する方法であり、
上記電子部品実装済完成品は、上記電子部品実装済完成
品の製造方法を用いて製造されるものである。尚、各図
において同一部材には、同一の参照符号を付している。
尚、本実施形態では、非接触ICカードを単層構造の電
子部品実装済完成品の機能を果たす一例とし、マルチチ
ップモジュール(以下、MCM)を積層構造の電子部品
実装済完成品の機能を果たす一例としているが、単層構
造及び積層構造の電子部品実装済完成品は、これらに限
定されるものではない。
【0017】(第1実施形態)図1は、本発明の第1実
施形態にかかる電子部品実装済部品の製造方法を用いて
作製された積層構造の電子部品実装済部品300を示し
ている。尚、上記積層構造の電子部品実装済部品300
は、電子部品実装済完成品の一例であるMCMを構成す
るものである。該積層構造の電子部品実装済部品300
は、本実施形態では単層構造の電子部品実装済部品20
0,201,202を3層に積み重ねることで作製され
ている。以下、積層構造の電子部品実装済部品300を
積層型電子部品実装済部品とし、上記積層型電子部品実
装済部品300を構成する単層構造の電子部品実装済部
品200,201,202を単層型電子部品実装済部品
とする。上記積層型電子部品実装済部品300におい
て、各単層型電子部品実装済部品200,201,20
2は、スルーホール111に充填された導電性ペースト
により各々電気的に導通している。
【0018】図1に示すように上記単層型電子部品実装
済部品200,201,202は、夫々同様の構成を有
する。そこで、単層型電子部品実装済部品200,20
1,202の中から、図1における最上段の単層型電子
部品実装済部品200を例にとり、単層型電子部品実装
済部品の構成について以下、説明する。図2に示すよう
に上記単層型電子部品実装済部品200は、半導体素子
114及びその他一例としてチップ抵抗器やチップコン
デンサ等の電子部品105が予め熱可塑性樹脂基材12
2に埋設された構成を有し、該熱可塑性樹脂基材122
の表面である回路パターン形成面123上に形成された
回路パターン104は、上記回路パターン形成面123
に露出した回路接触部である上記半導体素子114のバ
ンプ113及び上記電子部品105の電極106と接触
するよう、導電性ペーストにて形成されている。
【0019】図3は、半導体素子114の全体の構成を
示すものである。そして、図3における117は、半導
体素子114の電極を示し、112は、半導体素子11
4のアクティブ面を保護するパッシベーション膜を示し
ている。又、半導体素子114の電極117上には、A
u、Cu、或いは半田等の金属ワイヤを用いたワイヤボ
ンディング法により、バンプ113が形成されている。
尚、バンプ113の形成は、ワイヤボンディング法によ
る形成に限定されるものではなく、メッキ法による形成
でもよい。又、図4は、電子部品105の全体の構成を
示したものであり、図4における106は、電子部品1
05の電極を示している。
【0020】以下、上記単層型電子部品実装済部品20
0の製造方法について図5〜図7を参照しながら説明す
る。まず始めに、図5に示すように半導体素子114及
び電子部品105をポリエチレンテレフタレート、塩化
ビニル、ポリカーボネート、ポリイミド、アクリロニト
リルブタジエンスチレン等の電気的絶縁性を有するシー
ト状の熱可塑性樹脂基材122の裏面である電子部品挿
入面126上に設置する。このとき、上記半導体素子1
14及び上記電子部品105は、夫々上記バンプ113
及び上記電極106が電子部品挿入面126に接するよ
うに設置される。尚、電子部品挿入面126上には、半
導体素子114及び電子部品105が夫々複数個設置さ
れる場合がある。又、電子部品挿入面126上に電子部
品105が設置されない場合もある。
【0021】尚、熱可塑性樹脂基材122には、上記熱
可塑性樹脂基材122の厚さ方向に貫通するスルーホー
ル111が半導体素子114及び電子部品105が電子
部品挿入面126上に設置される前に形成されている。
但し、後述する埋設動作にて半導体素子114及び電子
部品105を熱可塑性樹脂基材122に埋設した後で、
スルーホール111が形成される場合もある。スルーホ
ール111の形成は、金型によるプレス、或いはNCパ
ンチャーを用いて行う。
【0022】第1実施形態の場合、後述するようにバン
プ113を熱可塑性樹脂基材122の回路パターン形成
面123に露出させる必要がある為、熱可塑性樹脂基材
122の厚さは、基本的に半導体素子114の厚さ以上
で、かつ、半導体素子114の厚さとバンプ113の高
さとを合せた厚さ以下にすることが望ましい。例えば、
半導体素子114の厚さが0.18mmでバンプ113
の高さが0.04mmの場合、熱可塑性樹脂基材122
の厚さを0.2mmとするのが好ましい。又、半導体素
子114の場合と同様に電子部品105の電極106も
回路パターン形成面123に露出する必要がある為、電
子部品105は、熱可塑性樹脂基材122の厚さに対し
て高さが50μm程度高いものを使用することが好まし
い。少なくとも、電子部品105の高さが熱可塑性樹脂
基材122の厚さ以下になることを避ける必要がある。
【0023】次に、図6に示すように、電子部品挿入面
126上に半導体素子114及び電子部品105が設置
された熱可塑性樹脂基材122を熱プレス板171,1
72間に挟み込む。そして、制御装置177による制御
に基いて半導体素子114及び電子部品105と熱可塑
性樹脂基材122とを上記熱プレス板171,172に
備えられる加熱装置175,176にて加熱しながら、
上記熱プレス板171,172を熱プレス板移動装置1
73,174にて相対的に移動させる。そして、上記半
導体素子114及び上記電子部品105と、上記熱可塑
性樹脂基材122とを当該熱プレス板171,172に
て相対的に押圧する。該加熱加圧により、半導体素子1
14及び電子部品105を電子部品挿入面126から挿
入して熱可塑性樹脂基材122内に埋設する。該加熱加
圧の条件は、例えば熱可塑性樹脂基材122に厚さが
0.2mmのポリエチレンテレフタレート製のものを用
いた場合、圧力を2.94MPa、加熱温度を160
℃、加圧時間を1分とする。尚、上記温度及び圧力は、
熱可塑性樹脂基材122の材質により異なる。又、半導
体素子114と電子部品105との熱可塑性樹脂基材1
22への埋設は、それぞれ別の熱プレス板を用いて個別
に実施してもよい。
【0024】図7は、上記埋設動作後における半導体素
子114、電子部品105及び熱可塑性樹脂基材122
の状態を示した断面図である。上述した埋設動作によ
り、図7に示すように半導体素子114及び電子部品1
05は、バンプ113の端部115及び電極106の一
部が夫々熱可塑性樹脂基材122の回路パターン形成面
123に露出する。
【0025】次に、図2に示すように、半導体素子11
4及び電子部品105と電気的に接続する回路パターン
104をAg、Cu等の導電性ペーストを用いて熱可塑性
樹脂基材122の回路パターン形成面123上に形成す
る。このとき、上記回路パターン104を形成する導電
性ペーストと、上記回路パターン形成面123に露出す
る上記半導体素子114のバンプ113の端部115及
び上記電子部品105の電極106の一部とを接触させ
ることで、上記回路パターン104と上記半導体素子1
14及び上記電子部品105との電気的導通を図る。
尚、該導電性ペーストによる回路パターン104の形成
は、一般的にスクリーン印刷やオフセット印刷等によっ
て行われる。例えばスクリーン印刷の場合、165メッ
シュ/インチ、乳剤厚み10μmのマスクを介して導電
性ペーストを回路パターン形成面123上に印刷し、導
体厚さが約30μmの回路パターン104を形成する。
尚、回路パターン104の形成時には、スルーホール1
11内にも導電性ペーストが充填される。このようにし
て、回路パターン104への半導体素子114及び電子
部品105の実装を行うことで、図2に示す構成の単層
型電子部品実装済部品200が作製される。
【0026】次に、図1に示す積層型電子部品実装済部
品300の製造方法について、図8を参照しながら以下
に説明する。上記単層型電子部品実装済部品200と、
該単層型電子部品実装済部品200と同様の製造方法で
作製される単層型電子部品実装済部品201,202と
を夫々厚さ方向に重なり合うように、上記スルーホール
111内に充填された導電性ペーストにて各単層型電子
部品実装済部品200,201,202の回路パターン
104が電気的に接続される位置にて重ね合わせ、ラミ
ネート処理にて各単層型電子部品実装済部品200,2
01,202を互いに密着させることで図1に示す積層
型電子部品実装済部品300を作製する。該ラミネート
処理は、制御装置307による制御に基き、加熱装置3
05,306にて加熱された平面プレス板301,30
2を平面プレス板移動装置403,404にて相対的に
移動させ、該平面プレス板301,302にて重ね合わ
せた各単層型電子部品実装済部品200,201,20
2を加熱加圧することで実施する。処理条件は、例えば
熱可塑性樹脂基材122に厚さが0.2mmのポリエチ
レンテレフタレート製のものを用いた場合、圧力を2.
94MPa、温度を160℃、昇圧時間を1分、圧力保
持時間を1分とする。
【0027】次に、図9に示すMCM301の製造方法
について、図10を参照しながら説明する。図9に示す
上記MCM301は、図10に示すように、上記積層型
電子部品実装済部品300をその厚さ方向からポリエチ
レンテレフタレート、塩化ビニル、ポリカーボネート、
ポリイミド、アクリロニトリルブタジエンスチレン等の
電気的絶縁性を有する熱可塑性樹脂シート124,12
5にて挟み込み、ラミネート処理にて上記積層型電子部
品実装済部品300の封止を行うことで形成される。該
ラミネート処理は、制御装置407の制御に基き、加熱
装置405,406にて加熱された平面プレス板40
1,402を平面プレス板移動装置403,404にて
相対的に移動させ、該平面プレス板401,402で熱
可塑性樹脂シート124,125にて挟みこまれた積層
型電子部品実装済部品300を加熱加圧することで実施
される。処理条件は、例えば熱可塑性樹脂シート12
4,125にポリエチレンテレフタレート製のものを用
いた場合、圧力を2.94MPa、加熱温度を160
℃、昇圧時間を1分、圧力保持時間を1分とする。上記
ラミネート処理による上記積層型電子部品実装済部品3
00の封止により、上記回路パターン104と上記半導
体素子114及び上記電子部品105とが上記熱可塑性
樹脂シート124,125にて外部から保護される。
【0028】以上、説明したように第1実施形態によれ
ば、基板となる熱可塑性樹脂基材122に半導体素子1
14や電子部品105が埋設された単層型電子部品実装
済部品200,201,202の積み重ねにて積層構造
のMCM301を構成する。よって、第1実施形態にか
かる積層構造のMCM301では、図23に示す従来の
積層構造のMCM10のようにキャリア基板3上に半導
体素子1を積み上げていく構造とは異なり、上記キャリ
ア基板3の厚さ分、モジュール全体の厚さを薄くするこ
とができる。従って、薄型化が要求される最近の製品ニ
ーズを満足することが可能となる。又、第1実施形態に
かかる単層型電子部品実装済部品200の製造方法で
は、上記半導体素子114や上記電子部品105を上記
熱可塑性樹脂基材122に埋設することから、回路パタ
ーン104とバンプ113及び電極106との接触部分
の封止を上記熱可塑性樹脂基材122にて行うことがで
きる。更に、単層型電子部品実装済部品200,20
1,202を積み上げて積層型電子部品実装済部品30
0を作製していく際、図1に示すように各単層型電子部
品実装済部品200,201,202をスルーホール1
11に充填された導電性ペーストにて各々電気的に導通
させることができる。よって、各単層型電子部品実装済
部品200,201,202に埋設されている半導体素
子114は、積重ねの際、平面的に順次小さなものを積
み重ねていく必要が無くなる。従って、本実施形態で
は、上記半導体素子114における厚さ以外のサイズの
制限を無くすことができる。又、図3に示す半導体素子
114の電極117の配置位置も、半導体素子114の
外周部のみに限られなくなる。
【0029】しかし、第1実施形態にかかる単層型電子
部品実装済部品200,201,202若しくは積層型
電子部品実装済部品300を有する電子部品実装済完成
品の製造方法、及び該製造方法にて製造される電子部品
実装済完成品としてのMCM301、非接触ICカー
ド、メモリーモジュール等の構成において、いまだ下記
の改良すべき点が考えられる。まず、回路パターン10
4を導電性ペーストの印刷にて形成する為、印刷時にお
ける導電性ペーストのにじみ等により100μm以下の
ファインパターン形成が困難であり、狭ピッチ化が進む
半導体素子114の電極ピッチに対応できない恐れがあ
ることである。更に、導電性ペーストは、電気的絶縁性
を有する樹脂ペーストにAuやCu等の導電性粒子が混
在する形で組成されていることから、導電性ペーストに
て形成された回路パターン104と、金属単体にて形成
された回路パターンとの夫々の単位断面積に含まれる導
体部分の総断面積を比較すると、導電性ペーストにて形
成された回路パターン104の方が、金属単体にて形成
された回路パターンよりも導体部分の総断面積が小さい
ことがわかる。従って、導電性ペーストにて形成された
回路パターン104は、ライン幅が狭くなるにつれ過度
に抵抗値が高くなる恐れがある為、配線間におけるエネ
ルギーロスが大きくなる恐れがある。よって、配線間に
おけるエネルギーロスが大きくなる恐れと、ファインパ
ターン形成の困難さから、例えば非接触ICカードにお
いて、小面積内にアンテナコイルとしての所定の電気的
特性が得られるターン数の回路パターンを導電性ペース
トにて形成することは、困難となる恐れがある。又、仮
に導電性ペーストにて上記アンテナコイルを形成するこ
とができたとしても、該アンテナコイルを有する非接触
ICカードは、当該アンテナコイルにおけるエネルギー
ロスが大きくなる恐れがあるため、外部との通信が困難
となる恐れがある。
【0030】上述した第1実施形態における改良すべき
点を改良する為、以下の実施形態が考えられる。 (第2実施形態)図11は、本発明の第2実施形態にか
かる電子部品実装済部品の製造方法、及び電子部品実装
済完成品の製造方法を用いて作製された電子部品実装済
完成品の一例である非接触ICカード500を示してい
る。又、図17は、該非接触ICカード500を構成す
る単層型電子部品実装済部品600を示す断面図であ
る。該単層型電子部品実装済部品600は、回路パター
ン形成面123上にメッキにて回路パターン116を形
成した熱可塑性樹脂基材122に半導体素子114を埋
設し、上記半導体素子114のバンプ113と上記回路
パターン116とを接触させることで電気的導通を図る
ことを特徴とする。又、回路パターン116の一部は、
無線にて外部との情報の送受信を行う為のアンテナコイ
ル751として形成されている。更に、上記アンテナコ
イル751の終端部は、スルーホール140の内壁面に
形成されるメッキ層700を介して電子部品挿入面12
6上に形成された回路パターン750と電気的に接続し
ている。以下、内壁面にメッキ層700が形成されてい
るスルーホール140を回路パターン連絡用スルーホー
ルとし、該メッキ層700を回路パターン間接続用メッ
キ層とする。又、電子部品挿入面126上に形成される
回路パターン750を挿入面側回路パターンとする。該
挿入面側回路パターン750は、上記アンテナコイル7
51の終端部をつなぐジャンパー線として働く。尚、本
実施形態で用いられている上記半導体素子114は、図
3に示す半導体素子114と同様の構成を有する。以
下、非接触ICカード500の製造方法について、図3
及び図12〜図18を参照しながら説明する。
【0031】上記非接触ICカード500の製造手順
は、図12に示すフローチャートにて示される。まず、
ステップ(図内では「S」にて示す)11において、A
uやCu、若しくは半田等にてなる金属ワイヤを用いた
ワイヤボンディング法により、図3に示すように半導体
素子114の電極117上にバンプ113を形成する。
又、バンプ113の形成は、ワイヤボンディング法によ
る形成に限定されるものではなく、メッキ法による形成
でもよい。尚、上記バンプ113の形成は、図12に示
すフローチャートのステップ14までに行えばよい。
【0032】次に、図12に示すステップ11における
バンプ113の形成が行われている間、ステップ12に
おいて、電気的絶縁性を有するシート状の熱可塑性樹脂
基材122を図13に示すように用意し、図11に示す
アンテナコイル751の形成が予定される回路パターン
形成面123における位置から該熱可塑性樹脂基材12
2の厚さ方向に貫通する回路パターン連絡用スルーホー
ル140を形成する。上記回路パターン連絡用スルーホ
ール140の形成は、例えば金型によるプレス、或いは
NCパンチャーを用いて行う。尚、上記熱可塑性樹脂基
材122に用いられる熱可塑性樹脂は、第1実施形態に
おいて用いた熱可塑性樹脂基材122と同様のものであ
る。又、熱可塑性樹脂基材122の厚さは、後述するよ
うに回路パターン形成面123に形成された回路パター
ン116にバンプ113の端部を接触させる必要から、
基本的に半導体素子114の厚さとバンプ113の高さ
を合せた厚さにすることが望ましい。例えば、半導体素
子114の厚さが0.18mmでバンプ113の高さが
0.02mmの場合、熱可塑性樹脂基材122の厚さ
は、0.2mmとするのが好ましい。
【0033】次に、図12に示すステップ12における
上記回路パターン連絡用スルーホール140の形成が完
了した後、ステップ13において、図14に示すように
熱可塑性樹脂基材122の回路パターン形成面123、
電子部品挿入面126及び回路パターン連絡用スルーホ
ール140の内壁面に電解メッキ若しくは非電解メッキ
を施し、回路パターン116、挿入面側回路パターン7
50及び回路パターン間接続用メッキ層700を形成す
る。該メッキにより回路パターン間接続用メッキ層70
0は、上記回路パターン連絡用スルーホール140の回
路パターン形成面123における端部にて上記回路パタ
ーン116の一部であるアンテナコイル751と電気的
に接続し、上記回路パターン連絡用スルーホール140
の電子部品挿入面126における端部にて挿入面側回路
パターン750と電気的に接続する。尚、形成する回路
パターン116、挿入面側回路パターン750及び回路
パターン間接続用メッキ層700の厚さは、第2実施形
態の場合20〜30μmであり、上記回路パターン11
6、上記挿入面側回路パターン750及び上記回路パタ
ーン間接続用メッキ層700の材質は、Cuである。
【0034】上記回路パターン116、挿入面側回路パ
ターン750及び回路パターン間接続用メッキ層700
が一例として無電解メッキにて形成される場合、上記回
路パターン116、上記挿入面側回路パターン750及
び上記回路パターン間接続用メッキ層700の形成工程
は、以下のようになる。まず始めに、アルカリ洗浄によ
る熱可塑性樹脂基材122の脱脂を行い、次に熱可塑性
樹脂基材122の表面である回路パターン形成面123
及び電子部品挿入面126の粗化をエッチングにて行
う。そして、熱可塑性樹脂基材122を洗浄し、その
後、上記回路パターン形成面123及び上記電子部品挿
入面126の触媒化処理及び活性化促進を行う。そし
て、上記回路パターン形成面123及び上記電子部品挿
入面126にパターン形状のマスキングを行って該回路
パターン形成面123、該電子部品挿入面126及び上
記回路パターン連絡用スルーホール140に無電解メッ
キを施す。そして、当該マスキング材を剥離して回路パ
ターン116、挿入面側回路パターン750及び回路パ
ターン間接続用メッキ層700を形成する。無論、回路
パターン116、挿入面側回路パターン750及び回路
パターン間接続用メッキ層700の形成は、無電解メッ
キのみならず電解メッキで形成してもよい。又、回路パ
ターン116、挿入面側回路パターン750及び回路パ
ターン間接続用メッキ層700の材質もCuに限定され
るものではなく、Au、Ni等の導電性の高い金属でも
よい。
【0035】次に、図12に示すステップ11における
バンプ113の形成及びステップ13における回路パタ
ーン116の形成が完了した後、ステップ14におい
て、図15に示すように半導体素子114のバンプ11
3と、当該バンプ113と接触すべき回路パターン11
6とが熱可塑性樹脂基材122を挟んで対向するよう、
半導体素子114を熱可塑性樹脂基材122の電子部品
挿入面126上に設置する。そして、図16に示すよう
にバンプ113付の半導体素子114が設置された熱可
塑性樹脂基材122を熱プレス板171,172間に挟
み、制御装置177による制御に基いて半導体素子11
4と熱可塑性樹脂基材122とを当該熱プレス板17
1,172に備えられる加熱装置175,176にて加
熱しながら、上記熱プレス板171,172を熱プレス
板移動装置173,174にて相対的に移動させる。そ
して、当該熱プレス板171,172にて上記半導体素
子114と、上記熱可塑性樹脂基材122とを相対的に
押圧する。該加熱加圧により、半導体素子114を電子
部品挿入面126から挿入し、熱可塑性樹脂基材122
内に埋設する。熱可塑性樹脂基材122の一例として厚
さが0.2mmのポリエチレンテレフタレート製の熱可
塑性樹脂基材を用いる場合、該熱プレス板171,17
2による加熱加圧の条件は、圧力を2.94MPa、加
熱温度を120℃、加圧時間を1分とする。尚、上記加
熱温度及び圧力は、熱可塑性樹脂基材122の材質及び
半導体素子114の大きさ等により異なる。上述した加
熱加圧動作により、図17に示す単層型電子部品実装済
部品600が作製される。第2実施形態では、回路パタ
ーン116の形成後に上述した加熱加圧動作にて半導体
素子114を熱可塑性樹脂基材122へ埋設すること
で、図17に示すようにバンプ113の端部115と熱
可塑性樹脂基材122の回路パターン形成面123に形
成された回路パターン116とを物理的かつ電気的に接
続することができる。
【0036】回路パターン116をメッキ法にて形成す
ることで、回路パターンを導電性ペーストの印刷にて形
成することで生じる、導電性ペーストのにじみ等の問題
がなくなり、上記単層型電子部品実装済部品600にお
ける回路パターン116の微細化が可能となる。よっ
て、半導体素子114のバンプ113のピッチが小さい
場合、上記バンプ113のピッチに合わせて回路パター
ン116を形成することができ、上記単層型電子部品実
装済部品600は、第1実施形態における単層型電子部
品実装済部品200,201,202では困難だった、
狭ピッチ化の進む半導体素子114の実装を可能とする
ことができる。
【0037】次に、上記電子部品実装済部品600を用
いて図11に示す非接触ICカード500を以下のよう
にして作製する。図12におけるステップ15におい
て、第1実施形態の場合と同様に図18に示すように上
記単層型電子部品実装済部品600をその厚さ方向から
電気的絶縁性を有する熱可塑性樹脂シート124,12
5にて挟み込み、ラミネート処理にて上記単層型電子部
品実装済部品600の封止を行う。該ラミネート処理
は、制御装置407にて制御される加熱装置405,4
06にて加熱された平面プレス板401,402で、上
記熱可塑性樹脂シート124,125にて挟み込まれた
単層型電子部品実装済部品600を挟み込み、平面プレ
ス板移動装置403,404にて該平面プレス板40
1,402を相対的に移動させて、上記熱可塑性樹脂シ
ート124,125にて挟み込まれた単層型電子部品実
装済部品600を加熱加圧することで実施する。熱可塑
性樹脂シート124,125に一例としてポリエチレン
テレフタレート製の熱可塑性樹脂のシートを用いた場
合、該ラミネート処理の作業条件は、圧力を2.94M
Pa、加熱温度を160℃、昇圧時間を1分、圧力保持
時間を1分とする。図12に示す工程が全て完了するこ
とで、図11に示すような非接触ICカード500が完
成する。
【0038】このように第2実施形態によれば、回路パ
ターン116をメッキ法により金属膜として形成する
為、導電性ペーストにて回路パターンを形成する場合に
比べ、当該回路パターン116の狭ピッチ化が可能とな
る。よって、上記回路パターン116にて、ライン幅の
狭いアンテナコイル751を形成することができる。更
に、導電性ペーストのように導電性粒子が樹脂ペースト
に混在する形態に比べ、該回路パターン116は、金属
膜の形態を取ることから全て導体となる為、第1実施形
態のように導電性ペーストにて形成された回路パターン
104よりも総抵抗値を低く抑えることができる。従っ
て、第2実施形態にかかる電子部品実装済完成品が非接
触ICカード500の場合、ファインパターン化を図り
つつ、アンテナコイル751における抵抗による発熱に
てエネルギーロスが生じることを抑えることができる。
その結果、該非接触ICカード500では、外部との安
定した通信が可能となる。以上のことから、図1に示す
第1実施形態のように半導体素子114や電子部品10
5を熱可塑性樹脂基材122に埋設してから導電性ペー
ストにて回路パターン104を形成するよりも、図11
に示す第2実施形態のようにメッキにて回路パターン1
16を形成してから半導体素子114を熱可塑性樹脂1
22に埋設するのが望ましい。
【0039】(第3実施形態)図19は、第3実施形態
にかかる電子部品実装済部品の製造方法、及び電子部品
実装済完成品の製造方法を用いて作製される電子部品実
装済完成品の一例であるMCMに含まれる積層型電子部
品実装済部品550を示す断面図である。又、図20
は、該積層型電子部品実装済部品550を有するMCM
551を示す断面図である。該MCM551における積
層型電子部品実装済部品550は、図19に示すように
単層型電子部品実装済部品601,602,603が3
層積み重なることで形成されている。ここで、図19に
示す各単層型電子部品実装済部品601,602,60
3は、図16に示される第2実施形態の単層型電子部品
実装済部品600と同様に半導体素子114及びその他
の電子部品105を夫々熱可塑性樹脂基材122に埋設
する形で作製されている。そして、上記半導体素子11
4のバンプ113及び上記電子部品105の電極106
と、回路パターン形成面123上にメッキにて形成され
た回路パターン116とが接触することで、上記半導体
素子114及び上記電子部品105は、上記回路パター
ン116との電気的導通が図られている。又、各単層型
電子部品実装済部品601,602,603間での電気
的導通は、回路パターン連絡用スルーホール140の内
壁面に形成された回路パターン間接続用メッキ層700
と、互いに重なり合う単層型電子部品実装済部品60
1,602,603の回路パターン形成面123上の回
路パターン116とが接触することにより図られてい
る。
【0040】以下、MCM551の製造方法について説
明する。まず、メッキ法による回路パターン116及び
回路パターン連絡用メッキ層700の形成作業と、熱可
塑性樹脂基材122への半導体素子114及び電子部品
105の埋設動作とを第2実施形態の場合と同様の方法
で行い、単層型電子部品601,602,603を作製
する。即ち、電子部品105の熱可塑性樹脂基材122
への埋設動作は、第2実施形態における半導体素子11
4の埋設動作と同様に、電子部品105と熱可塑性樹脂
基材122とを加熱しながら相対的に押圧して行う。
又、本実施形態における半導体素子114の埋設動作
も、第2実施形態における半導体素子114の場合と同
様である。次に、積層型電子部品実装済部品550を作
製する。積層型電子部品実装済部品550は、前記構成
の単層型電子部品実装済部品601,602,603を
図8に示す第1実施形態にかかる積層型電子部品実装済
部品300の製造方法の場合と同様に、上記回路パター
ン間接続用メッキ層700にて各単層型電子部品実装済
部品601,602,603の回路パターン116が電
気的に接続される位置に重ね合わせ、ラミネート処理に
て互いに密着させることで作製される。
【0041】次に、図20に示すように、上記積層型電
子部品実装済部品550をその厚さ方向から第1〜2実
施形態の場合と同様に電気的絶縁性を有する熱可塑性樹
脂シート124,125にて挟み込み、ラミネート処理
にて上記積層型電子部品実装済部品550の封止を行う
ことでMCM551を作製する。尚、該ラミネート処理
方法は、第1〜2実施形態の場合と同様である。以上の
工程を経て、図19に示すような積層型電子部品実装済
部品550や図20に示すようなMCM551を作製す
ることができる。
【0042】このように本実施形態によれば、回路パタ
ーン116をメッキ法により金属膜として形成する為、
第2実施形態の場合と同様に、回路パターン116にお
ける総抵抗値を低く形成できる。その結果、配線間にお
けるエネルギーロスを少なくすることができる。更に、
回路パターン116をメッキ法にて形成する為、該回路
パターン116を微細に形成することができる。よっ
て、半導体素子114の電極117ピッチが例えば導電
性ペーストでは形成不可能な100μm以下となる場合
でも回路パターン形成が可能な為、第1実施形態の場合
よりも高性能で多様なMCMが作製できる。また、本実
施形態によれば、図20に示すMCM551は、図9に
示す第1実施形態にかかるMCM301の場合と同様に
単層型電子部品実装済部品601,602,603の積
み重ねにて構成される為、図23に示す従来のMCM1
0のようにキャリア基板3上に半導体素子1を積み上げ
ていく構成と異なり、上記キャリア基板3の厚さ分モジ
ュール全体の厚さを薄くすることができる。従って、薄
型化が要求される最近の製品ニーズを満足することが可
能となる。
【0043】上述したように、本実施形態では、上記積
層型電子部品実装済部品550を含む積層構造の電子部
品実装済完成品としてMCM551を例に挙げたが、積
層構造の電子部品実装済完成品は、上記MCM551に
限定されない。例えば、上記積層型電子部品550を構
成し、かつ、半導体素子114が埋設された単層型電子
部品実装済部品601,602,603の内、少なくと
も1つの単層型電子部品実装済部品の回路パターン11
6の一部を図17に示す単層型電子部品実装済部品60
0の回路パターン116の一部と同様に、アンテナコイ
ルとしてもよい。従って、このように構成した上記積層
型電子部品実装済部品550を有する電子部品実装済完
成品は、積層型の非接触ICカードとして形成される。
【0044】(第4実施形態)図21は、本発明の第4
実施形態にかかる電子部品実装済部品の製造方法にて作
製される単層型電子部品実装済部品400の断面図であ
る。図21に示すように上記単層型電子部品実装済部品
400は、メッキ層800が半導体素子114のバンプ
113を覆うように接触しており、該メッキ層800と
回路パターン116とが接続することで、上記半導体素
子114と上記回路パターン116との電気的導通が図
られていることを特徴としている。以下、上記バンプ1
13を覆うメッキ層800を回路接続部被覆用メッキ層
とする。尚、上記単層型電子部品実装済部品400にお
いて、上述した半導体素子114のバンプ113と回路
パターン116との接続部分以外の部分は、図16に示
す第2実施形態にかかる単層型電子部品実装済部品60
0と同様の構成を有する。
【0045】上記電子部品実装済部品400の製造方法
について、図22を参照しながら以下に説明する。ま
ず、熱可塑性樹脂基板122の電子部品挿入面126の
内、半導体素子114のバンプ113が設置される予定
の部分に、図22に示すような熱可塑性樹脂基材122
を厚さ方向に貫通するスルーホール150を設けてお
く。該スルーホール150を以下、回路接続部配置用ス
ルーホールとする。尚、回路接続部配置用スルーホール
150は、バンプ113の径より50μm〜500μm
ほど大きく形成しておく必要がある。次に、電解メッキ
若しくは非電解メッキにて回路パターン116等を形成
する際、上記回路接続部配置用スルーホール150の内
壁面にも又、当該メッキにて回路接続部被覆用メッキ層
800を形成する。そして、上記回路接続部配置用スル
ーホール150にバンプ113が嵌合するように半導体
素子114を電子部品挿入面126上に設置して第2実
施形態における半導体素子114の埋設動作と同様に熱
プレス板171,172間に挟み、上記半導体素子11
4と上記熱可塑性樹脂基材122とを加熱しながら相対
的に押圧し、上記半導体素子114を上記熱可塑性樹脂
基材122内に埋設する。
【0046】該埋設動作により、上記回路接続部配置用
スルーホール150は、該回路接続部配置用スルーホー
ル150と嵌合する上記バンプ113と、上記埋設動作
に伴う上記熱可塑性樹脂基材112の変形とで閉ざさ
れ、上記バンプ113は、上記回路接続部被覆用メッキ
層800にて包み込まれる形となる。その結果、本実施
形態にかかる半導体素子114のバンプ113と回路接
続部被覆用メッキ層800とでは、第2実施形態、若し
くは第3実施形態の場合のようにバンプ113と回路パ
ターン116とが当該バンプ113の端部115のみで
接触している場合に比べて接触面積が増加し、接合の信
頼性を増すことができる。
【0047】
【発明の効果】本発明の第1態様である電子部品実装済
部品の製造方法、及び本発明の第2態様である電子部品
実装済部品では、回路パターンをメッキ法にてシート状
の熱可塑性樹脂基板の回路パターン形成面上に金属膜と
して形成することで、回路パターンを導電性ペーストの
印刷にて形成する場合に生じる、導電性ペーストのにじ
み等の問題が発生しなくなる為、回路パターンの狭ピッ
チ化が可能となる。更に、メッキ法にて上記回路パター
ンを金属膜として形成したことにより、金属膜として形
成された上記回路パターンは、全てが導体となる。よっ
て、樹脂ペースト内に導電性粒子が混在する導電性ペー
ストにて形成された回路パターンと比較した場合、上記
回路パターンにおける総抵抗値を低く抑えることができ
る。その結果、配線間におけるエネルギーロスを少なく
することができ、高性能で多様な電子部品実装済部品を
作製することができる。又、上記電子部品を上記熱可塑
性樹脂基材に埋設したことにより、キャリア基板上に電
子部品を積み上げていく構造と異なり、キャリア基板の
厚さ分モジュール全体の厚さを薄くすることができる。
その結果、本発明の第3態様である電子部品実装済完成
品の製造方法を用いて作製される、本発明の第4態様で
ある電子部品実装済完成品は、薄型化が要求される最近
の製品ニーズを満足することが可能となる。
【0048】又、上述したように上記回路パターンの狭
ピッチ化が可能となる為、上記電子部品を半導体素子と
するとき、上記回路パターンに対応する該半導体素子の
回路接続部の狭ピッチ化を図ることができる。
【0049】又、上記電子部品が埋設される前に、上記
熱可塑性樹脂基材における上記電子部品の上記回路接続
部が配置される位置に予め該熱可塑性樹脂基材の厚さ方
向に貫通する回路接続部配置用スルーホールを形成し、
上記回路パターンを形成するときに、該回路接続部配置
用スルーホールの内壁面に上記回路パターンと電気的に
接続する回路接続部被覆用メッキ層を形成する方法をと
るように構成することもできる。該方法によれば、上記
電子部品を上記熱可塑性樹脂基材に埋設し、上記電子部
品と上記回路パターンとの電気的導通を図るとき、上記
回路接続部被覆用メッキ層にて上記回路接続部を覆うこ
とができる。その結果、上記回路パターンとの電気的導
通を図る為の上記回路接続部の接触面積を増加させるこ
とができ、接合の信頼性を増すことができる。
【0050】又、上記熱可塑性樹脂基材に上記電子部品
を埋設した後、上記電子部品が埋設された熱可塑性樹脂
基材を厚さ方向に複数個重ね合わせ、互いに重なり合う
当該熱可塑性樹脂基材を相対的に加熱加圧して密着させ
て積層構造の電子部品実装済部品を形成し、回路パター
ン間接続用メッキ層を介して互いに重なり合う上記熱可
塑性樹脂基材の回路パターン間の電気的導通を図るよう
構成することもできる。該構成によれば、従来のように
ワイヤボンディングを用いて電子部品をキャリア基板上
に順次積み重ねていく場合に生じる、上記電子部品の厚
さ以外のサイズの制限を無くすことができる。更に、該
構成によれば、電子部品が半導体素子の場合における電
極の配置位置の制限も無くすことができる。
【0051】又、上述したように上記回路パターンにお
ける総抵抗値を低く抑えることができるため、上記電子
部品を半導体素子とし、該半導体素子と接続する上記回
路パターンの一部を無線にて外部との情報の送受信を行
う為のアンテナコイルとするとき、上記アンテナコイル
におけるエネルギーロスを少なくすることができる。よ
って、上述した構成を有する上記電子部品実装済部品を
備える、電子部品実装済完成品の一例である非接触IC
カードは、安定した通信を行うことができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態にかかる積層型電子部
品実装済部品を示す断面図である。
【図2】 図1に示す積層型電子部品実装済部品を構成
する単層型電子部品実装済部品を示す断面図である。
【図3】 半導体素子を示す側面図である。
【図4】 電子部品を示す側面図である。
【図5】 図2に示す単層型電子部品実装済部品の製造
方法において、半導体素子及び電子部品を埋設する前の
熱可塑性樹脂基材の状態を示す断面図である。
【図6】 図2に示す単層型電子部品実装済部品の製造
方法における埋設動作を示す断面図である。
【図7】 図6に示す埋設動作にて熱可塑性樹脂基材に
埋設された半導体素子及び電子部品を示す断面図であ
る。
【図8】 図1に示す積層型電子部品実装済部品の製造
方法におけるラミネート処理を示す断面図である。
【図9】 図1に示す積層型電子部品実装済部品を有す
るマルチチップモジュールを示す断面図である。
【図10】 図1に示す積層型電子部品実装済部品の封
止動作を示す断面図である。
【図11】 本発明の第2実施形態にかかる非接触IC
カードを示す断面図である。
【図12】 図11に示す非接触ICカードの製造方法
を示すフローチャートである。
【図13】 図11に示す非接触ICカードを構成する
単層型電子部品実装済部品を構成する熱可塑性樹脂基材
を示す断面図である。
【図14】 メッキ処理を施した図12に示す熱可塑性
樹脂基材を示す断面図である。
【図15】 図11に示す非接触ICカードを構成する
単層型電子部品実装済部品の製造方法における半導体素
子を埋設する前の熱可塑性樹脂基材の状態を示す断面図
である。
【図16】 図11に示す非接触ICカードを構成する
単層型電子部品実装済部品の製造方法における埋設動作
を示す断面図である。
【図17】 図11に示す非接触ICカードを構成する
単層型電子部品実装済部品を示す断面図である。
【図18】 図17に示す単層型電子部品実装済部品の
封止動作を示す断面図である。
【図19】 本発明の第3実施形態にかかるマルチチッ
プモジュールに備えられる積層型電子部品実装済部品を
示す断面図である。
【図20】 本発明の第3実施形態にかかり、かつ、図
19に示す積層型電子部品実装済部品を有するマルチチ
ップモジュールを示す断面図である。
【図21】 本発明の第4実施形態にかかる単層型電子
部品実装済部品を示す断面図である。
【図22】 図21に示す単層型電子部品実装済部品の
製造方法における、半導体素子及び電子部品を埋設する
前の熱可塑性樹脂基材の状態を示す断面図である。
【図23】 従来の積層構造のマルチチップモジュール
を示す断面図である。
【図24】 図23に示すマルチチップモジュールの製
造方法を示すフローチャートである。
【符号の説明】
105,114…電子部品、106,113…回路接続
部、116…回路パターン、122…熱可塑性樹脂基
材、123…回路パターン形成面、124,125…熱
可塑性樹脂シート、126…電子部品挿入面、140…
回路パターン連絡用スルーホール、150…回路接続部
配置用スルーホール、400,550,600…電子部
品実装済部品、700…回路パターン間接続用メッキ
層、750…挿入面側回路パターン、800…回路接続
部被覆用メッキ層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01L 23/12 F B Fターム(参考) 5E317 AA24 BB01 BB11 CC31 CD32 CD34 GG14 5E319 AA01 AA09 AA10 AB05 AC02 CC12 GG01 5E336 AA08 AA16 BB03 BB16 BC26 BC34 CC32 CC42 CC55 EE15 GG14 5E346 AA02 AA11 AA12 AA15 AA43 AA60 BB01 BB20 CC02 CC08 CC31 DD22 EE02 FF04 FF45 GG17 GG28 GG40 HH24 HH31

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 電気的絶縁性を有するシート状の熱可塑
    性樹脂基材(122)の表面である回路パターン形成面
    (123)上に電解メッキ若しくは無電解メッキにて回
    路パターン(116)を形成し、 上記熱可塑性樹脂基材を挟んで上記回路パターンと対向
    する上記熱可塑性樹脂基材の裏面である電子部品挿入面
    (126)から電子部品(105,114)を挿入して
    上記熱可塑性樹脂基材に埋設するとともに、上記回路パ
    ターンと上記電子部品の回路接続部(106,113)
    とを接触させ、上記回路パターンと上記電子部品との電
    気的導通を図ることを特徴とする電子部品実装済部品の
    製造方法。
  2. 【請求項2】 上記回路パターン形成面上に上記回路パ
    ターンを形成する前に、上記熱可塑性樹脂基材における
    上記電子部品の上記回路接続部が配置される位置に予め
    該熱可塑性樹脂基材の厚さ方向に該熱可塑性樹脂基材を
    貫通する回路接続部配置用スルーホール(150)を形
    成し、 上記回路パターン形成面上に上記回路パターンを形成す
    るとき、前記回路接続部配置用スルーホールの内壁面に
    電解メッキ若しくは無電解メッキにて回路接続部被覆用
    メッキ層(800)を形成し、 上記熱可塑性樹脂基材に上記電子部品を埋設するとき、
    当該回路接続部被覆用メッキ層にて上記電子部品と上記
    回路パターンとの電気的導通を図る、請求項1記載の電
    子部品実装済部品の製造方法。
  3. 【請求項3】 上記熱可塑性樹脂基材は、上記回路パタ
    ーン形成面における上記回路パターンの形成が予定され
    る位置から当該熱可塑性樹脂基材の上記厚さ方向に貫通
    する回路パターン連絡用スルーホール(140)を有
    し、上記回路パターン形成面上に上記回路パターンを形
    成するとき、上記回路パターン連絡用スルーホールの上
    記電子部品挿入面における端部に電気的に接続する挿入
    面側回路パターン(750)を電解メッキ若しくは無電
    解メッキにて上記電子部品挿入面上に形成し、 更に、上記回路パターン形成面上に上記回路パターンを
    形成するとき、上記回路パターン連絡用スルーホールの
    内壁面に電解メッキ若しくは無電解メッキにて回路パタ
    ーン間接続用メッキ層(700)を形成し、当該回路パ
    ターン間接続用メッキ層にて上記回路パターンと上記挿
    入面側回路パターンとの間の電気的導通を図る、請求項
    1又は2記載の電子部品実装済部品の製造方法。
  4. 【請求項4】 上記熱可塑性樹脂基材に上記電子部品を
    埋設した後、上記電子部品を埋設することで上記回路パ
    ターンと上記電子部品の上記回路接続部との接触による
    上記回路パターンと上記電子部品との電気的導通が図ら
    れた上記熱可塑性樹脂基材を上記厚さ方向に複数個重ね
    合わせ、該重ね合わせにて上記回路パターン間接続用メ
    ッキ層を介して互いに重なり合う上記熱可塑性樹脂基材
    の各々の上記回路パターン間の電気的導通を図り、 互いに重なり合う当該熱可塑性樹脂基材同士を相対的に
    加熱加圧して密着させることにより積層構造とする、請
    求項3記載の電子部品実装済部品の製造方法。
  5. 【請求項5】 上記電子部品は半導体素子であり、上記
    回路パターンの一部は、上記半導体素子に接続されるこ
    とで、無線にて情報の送受信を行うアンテナコイル(7
    51)である、請求項1から4のいずれかに記載の電子
    部品実装済部品の製造方法。
  6. 【請求項6】 上記電子部品は複数存在し、該電子部品
    の一部若しくは全てが半導体素子である、請求項1から
    5のいずれかに記載の電子部品実装済部品の製造方法。
  7. 【請求項7】 請求項1から6のいずれかに記載の電子
    部品実装済部品の製造方法にて製造されたことを特徴と
    する電子部品実装済部品。
  8. 【請求項8】 請求項7記載の電子部品実装済部品(4
    00,550,600)を電気的絶縁性を有する熱可塑
    性樹脂シート(124,125)にて上記厚さ方向両面
    から挟み込み、 該熱可塑性樹脂シートを上記電子部品実装済部品へ加熱
    加圧して密着させ、上記電子部品実装済部品の封止を行
    うことを特徴とする電子部品実装済完成品の製造方法。
  9. 【請求項9】 請求項8記載の電子部品実装済完成品の
    製造方法にて製造されたことを特徴とする電子部品実装
    済完成品。
  10. 【請求項10】 上記電子部品実装済部品の有する上記
    電子部品は半導体素子(114)であり、 上記電子部品実装済部品の有する上記回路パターンの一
    部が、上記半導体素子と接続することで無線にて情報の
    送受信を行うアンテナコイル(751)である上記電子
    部品実装済完成品は、非接触ICカードである、請求項
    9記載の電子部品実装済完成品。
JP2001178522A 2001-06-13 2001-06-13 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品 Expired - Fee Related JP3881193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001178522A JP3881193B2 (ja) 2001-06-13 2001-06-13 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001178522A JP3881193B2 (ja) 2001-06-13 2001-06-13 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品

Publications (3)

Publication Number Publication Date
JP2002374052A true JP2002374052A (ja) 2002-12-26
JP2002374052A5 JP2002374052A5 (ja) 2005-05-12
JP3881193B2 JP3881193B2 (ja) 2007-02-14

Family

ID=19019207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001178522A Expired - Fee Related JP3881193B2 (ja) 2001-06-13 2001-06-13 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品

Country Status (1)

Country Link
JP (1) JP3881193B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247706A (ja) * 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
WO2004091266A1 (ja) * 2003-04-02 2004-10-21 Matsushita Electric Industrial Co., Ltd. 回路基板およびその製造方法
JP2007243378A (ja) * 2006-03-07 2007-09-20 Epson Toyocom Corp 圧電振動子及びその製造方法
JP2010016412A (ja) * 2003-01-23 2010-01-21 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP2011159799A (ja) * 2010-02-01 2011-08-18 Dainippon Printing Co Ltd パッケージ化半導体装置、パッケージ化半導体装置の製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP2013065841A (ja) * 2011-09-19 2013-04-11 Samsung Electro-Mechanics Co Ltd 印刷回路基板用積層板及び印刷回路基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247706A (ja) * 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2010016412A (ja) * 2003-01-23 2010-01-21 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
WO2004091266A1 (ja) * 2003-04-02 2004-10-21 Matsushita Electric Industrial Co., Ltd. 回路基板およびその製造方法
CN100379323C (zh) * 2003-04-02 2008-04-02 松下电器产业株式会社 电路基板及其制造方法
US7563650B2 (en) 2003-04-02 2009-07-21 Panasonic Corporation Circuit board and the manufacturing method
JP2007243378A (ja) * 2006-03-07 2007-09-20 Epson Toyocom Corp 圧電振動子及びその製造方法
JP2011159799A (ja) * 2010-02-01 2011-08-18 Dainippon Printing Co Ltd パッケージ化半導体装置、パッケージ化半導体装置の製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP2013065841A (ja) * 2011-09-19 2013-04-11 Samsung Electro-Mechanics Co Ltd 印刷回路基板用積層板及び印刷回路基板の製造方法

Also Published As

Publication number Publication date
JP3881193B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
US6780668B1 (en) Package of semiconductor device and method of manufacture thereof
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
EP1916885A2 (en) Printed circuit board and electronic component device
JP3199664B2 (ja) 多層配線基板の製造方法
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
JP2001332828A (ja) 両面回路基板およびそれを用いた多層配線基板
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2003142797A (ja) 電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2002374052A (ja) 電子部品実装済部品の製造方法、電子部品実装済部品、電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP3916407B2 (ja) 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP2002261421A (ja) 電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JP2001118986A (ja) 半導体装置、ならびに電子機器
JP2549393B2 (ja) 回路基板の製造方法
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
JP2001093934A (ja) 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP4389756B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP2003110203A (ja) 多数個取り配線基板およびその製造方法
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JPH08167676A (ja) 半導体装置
US11540396B2 (en) Circuit board structure and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061109

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees