JP2002373931A - ウエハハンドリング方法 - Google Patents
ウエハハンドリング方法Info
- Publication number
- JP2002373931A JP2002373931A JP2002119485A JP2002119485A JP2002373931A JP 2002373931 A JP2002373931 A JP 2002373931A JP 2002119485 A JP2002119485 A JP 2002119485A JP 2002119485 A JP2002119485 A JP 2002119485A JP 2002373931 A JP2002373931 A JP 2002373931A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- semiconductor
- devices
- connection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 110
- 239000000463 material Substances 0.000 claims description 39
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 68
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 14
- 239000010931 gold Substances 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- 229910001069 Ti alloy Inorganic materials 0.000 description 5
- 229910001080 W alloy Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007567 mass-production technique Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical group [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 101000783705 Myxoma virus (strain Uriarra) Envelope protein A28 homolog Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- CHWRSCGUEQEHOH-UHFFFAOYSA-N potassium oxide Chemical compound [O-2].[K+].[K+] CHWRSCGUEQEHOH-UHFFFAOYSA-N 0.000 description 1
- 229910001950 potassium oxide Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 フルサイズの薄い半導体ウエハからデバイス
が大量に製造されることを可能とするウエハのハンドリ
ング方法の提供を目的とする。 【解決手段】 上記課題は、半導体デバイスの製造工程
中に複数の半導体デバイスが製造される半導体ウエハの
ハンドリング方法であって、キャリア基板に搭載された
半導体ウエハ層に軟質接続層を付着するステップと、上
記ウエハ層を、上記軟質接続層によって支持しつつ、上
記キャリア基板から分離するステップとを含む方法によ
って解決される。
が大量に製造されることを可能とするウエハのハンドリ
ング方法の提供を目的とする。 【解決手段】 上記課題は、半導体デバイスの製造工程
中に複数の半導体デバイスが製造される半導体ウエハの
ハンドリング方法であって、キャリア基板に搭載された
半導体ウエハ層に軟質接続層を付着するステップと、上
記ウエハ層を、上記軟質接続層によって支持しつつ、上
記キャリア基板から分離するステップとを含む方法によ
って解決される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハのハ
ンドリング方法に係り、より詳細には、半導体デバイス
の製造中の薄い半導体ウエハのハンドリング方法に関す
る。
ンドリング方法に係り、より詳細には、半導体デバイス
の製造中の薄い半導体ウエハのハンドリング方法に関す
る。
【０００２】
【従来の技術】薄い半導体層を有する半導体デバイス
は、半導体材料の熱特性から生じる困難性を未然に防止
するために、パワーハンドリング処理を必要とする。
は、半導体材料の熱特性から生じる困難性を未然に防止
するために、パワーハンドリング処理を必要とする。
【０００３】例えば、横方向拡散ＭＯＳ（ＬＤＭＯＳ）
デバイスは、半導体材料としてシリコンを用いる。Ｇａ
Ａｓは、他の通常的に使用される半導体デバイス用の半
導体材料であるが、ＧａＡｓは、シリコンの４倍の熱抵
抗を有する。それ故に、通常的な動作中のデバイスの熱
劣化を防止すべく、種々の技術がデバイスから熱を除去
するために使用できる。かかる一の技術は、薄い半導体
材料層を用いることによって、デバイス中の半導体材料
の厚さを低減することであり、デバイスを、典型的には
少なくとも１００μｍの通常的なデバイス厚さよりも薄
くする。
デバイスは、半導体材料としてシリコンを用いる。Ｇａ
Ａｓは、他の通常的に使用される半導体デバイス用の半
導体材料であるが、ＧａＡｓは、シリコンの４倍の熱抵
抗を有する。それ故に、通常的な動作中のデバイスの熱
劣化を防止すべく、種々の技術がデバイスから熱を除去
するために使用できる。かかる一の技術は、薄い半導体
材料層を用いることによって、デバイス中の半導体材料
の厚さを低減することであり、デバイスを、典型的には
少なくとも１００μｍの通常的なデバイス厚さよりも薄
くする。
【０００４】しかし、幾つかの半導体材料は、過度に脆
性があり、薄い材料の大きな領域のウエハのハンドリン
グは、重量による曲げモーメントに起因して非常に困難
である。
性があり、薄い材料の大きな領域のウエハのハンドリン
グは、重量による曲げモーメントに起因して非常に困難
である。
【０００５】このハンドリングの困難性を対処する一方
法は、手作業による労力集約型の技術であった。これら
の技術の多くは、３若しくは４インチのウエハ直径から
開始し、デバイス配列が決定された後で半導体層の厚さ
を薄くする前に、ウエハサイズは小さくされ、例えば４
分の一にされる。
法は、手作業による労力集約型の技術であった。これら
の技術の多くは、３若しくは４インチのウエハ直径から
開始し、デバイス配列が決定された後で半導体層の厚さ
を薄くする前に、ウエハサイズは小さくされ、例えば４
分の一にされる。
【０００６】
【発明が解決しようとする課題】かかる技術の最も注目
すべき欠点は、これらが手作業による労力集約型である
ことである。更に、これらの技術は、量産技術よりも習
得技術を要する。更に、これらの技術は、低い生産性と
なりがちであり、デバイスが結果的に高価なものとな
る。これらの技術はウエハのサイズを小さくするので、
フルサイズウエハに基づく量産技術に使用できない。
すべき欠点は、これらが手作業による労力集約型である
ことである。更に、これらの技術は、量産技術よりも習
得技術を要する。更に、これらの技術は、低い生産性と
なりがちであり、デバイスが結果的に高価なものとな
る。これらの技術はウエハのサイズを小さくするので、
フルサイズウエハに基づく量産技術に使用できない。
【０００７】それ故に、フルサイズの薄い半導体ウエハ
からデバイスが大量に製造されることを可能とする方法
に対するニーズがある。
からデバイスが大量に製造されることを可能とする方法
に対するニーズがある。
【０００８】
【課題を解決するための手段】本発明の第１の局面によ
ると、半導体デバイスの製造工程中に複数の半導体デバ
イスが製造される半導体ウエハのハンドリング方法であ
って、キャリア基板に搭載された半導体ウエハ層に軟質
接続層を付着するステップと、上記ウエハ層を、上記軟
質接続層によって支持しつつ、上記キャリア基板から分
離するステップとを含む方法が提供される。
ると、半導体デバイスの製造工程中に複数の半導体デバ
イスが製造される半導体ウエハのハンドリング方法であ
って、キャリア基板に搭載された半導体ウエハ層に軟質
接続層を付着するステップと、上記ウエハ層を、上記軟
質接続層によって支持しつつ、上記キャリア基板から分
離するステップとを含む方法が提供される。
【０００９】軟質接続層は、フルサイズのウエハを使用
することを可能としつつ機械的に安定であることを保証
するため、半導体ウエハを支持し、本方法が大量生産設
備で実行されるようにする。軟質接続層上の薄いウエハ
を支持することは、デバイスを劣化させる半導体層中の
ミクロの欠陥の誘発及び破損を低減する。本方法は、ウ
エハがフルサイズである際の大量生産技術を可能とし、
それ故に、手作業による労力を低減すると共に、生産性
を増大させ、これにより、半導体デバイスの単価を低減
することができる。
することを可能としつつ機械的に安定であることを保証
するため、半導体ウエハを支持し、本方法が大量生産設
備で実行されるようにする。軟質接続層上の薄いウエハ
を支持することは、デバイスを劣化させる半導体層中の
ミクロの欠陥の誘発及び破損を低減する。本方法は、ウ
エハがフルサイズである際の大量生産技術を可能とし、
それ故に、手作業による労力を低減すると共に、生産性
を増大させ、これにより、半導体デバイスの単価を低減
することができる。
【００１０】軟質接続層は、薄いウエハの機械的な安定
を保証するため、即ちスナッピングを防止するために十
分剛性がある。軟質接続層は、製造工程中に複数のデバ
イスの位置を保持するように、連続している。
を保証するため、即ちスナッピングを防止するために十
分剛性がある。軟質接続層は、製造工程中に複数のデバ
イスの位置を保持するように、連続している。
【００１１】軟質接続層は、電導性であることができ
る。この層は、フィルムであることができる。この層
は、金属であることができる。この層は、半導体材料の
熱膨張性と略適合した熱膨張性を有することができる。
この層は、高い熱伝導性を有する材料であることができ
る。この層は、銅若しくは銀であることができる。この
層は、好ましくは金である。この層は、より好ましく
は、タングステン／チタン合金である。この層の材料
は、個々のデバイスが最終的に機械的に容易に分離する
ことを可能とする延性を有するべきである。この層は、
好ましくは、略１〜５０μｍの厚さを有し、より好まし
くは、１０〜５０μｍの厚さを有する。この層は、好ま
しくは、堆積によりウエハ層に付着される。
る。この層は、フィルムであることができる。この層
は、金属であることができる。この層は、半導体材料の
熱膨張性と略適合した熱膨張性を有することができる。
この層は、高い熱伝導性を有する材料であることができ
る。この層は、銅若しくは銀であることができる。この
層は、好ましくは金である。この層は、より好ましく
は、タングステン／チタン合金である。この層の材料
は、個々のデバイスが最終的に機械的に容易に分離する
ことを可能とする延性を有するべきである。この層は、
好ましくは、略１〜５０μｍの厚さを有し、より好まし
くは、１０〜５０μｍの厚さを有する。この層は、好ま
しくは、堆積によりウエハ層に付着される。
【００１２】本方法は、隣接するデバイス間でウエハ層
を通るトレンチを形成するステップを含むことができ
る。トレンチは、隣接するデバイス間に形成され、隣接
するデバイス間の半導体材料を除去することによって半
導体層から得られる。これは、薄いウエハ層に機械的な
安定性を付与するキャリア基板によって依然として支持
されている間に実行される。半導体材料は、半導体層の
隣接するすべてのデバイス部分の間の半導体ウエハ層か
ら除去される。十分な材料が、各デバイス部分が絶縁さ
れるように、即ち、半導体材料の接続がないように、除
去される。トレンチの形成は、半導体デバイスのビアを
形成するのと同時に実行することができる。
を通るトレンチを形成するステップを含むことができ
る。トレンチは、隣接するデバイス間に形成され、隣接
するデバイス間の半導体材料を除去することによって半
導体層から得られる。これは、薄いウエハ層に機械的な
安定性を付与するキャリア基板によって依然として支持
されている間に実行される。半導体材料は、半導体層の
隣接するすべてのデバイス部分の間の半導体ウエハ層か
ら除去される。十分な材料が、各デバイス部分が絶縁さ
れるように、即ち、半導体材料の接続がないように、除
去される。トレンチの形成は、半導体デバイスのビアを
形成するのと同時に実行することができる。
【００１３】本方法は、分離したビア内の軟質接続層の
材料部分を除去するステップを含むことができる。分離
ビア内にある軟質接続層の材料の幾つかの部分を除去す
ることによって、軟質接続層を改変することは、個々の
デバイスの連続的な分離を容易化する。
材料部分を除去するステップを含むことができる。分離
ビア内にある軟質接続層の材料の幾つかの部分を除去す
ることによって、軟質接続層を改変することは、個々の
デバイスの連続的な分離を容易化する。
【００１４】本方法は、デバイスを機械的に分離する、
即ち機械的な力の作用によりデバイス間の結合を解除す
ることによって、デバイスを分離するステップを含むこ
とができる。本方法は、デバイスを化学的に分離する、
即ち化学剤の作用によりデバイス間の結合を解除するこ
とによって、デバイスを分離するステップを含むことが
できる。
即ち機械的な力の作用によりデバイス間の結合を解除す
ることによって、デバイスを分離するステップを含むこ
とができる。本方法は、デバイスを化学的に分離する、
即ち化学剤の作用によりデバイス間の結合を解除するこ
とによって、デバイスを分離するステップを含むことが
できる。
【００１５】本方法は、膨張可能なフィルムに、分離さ
れるウエハ層を配置するステップを含むことができる。
軟質接続層は、膨張可能なフィルムへのウエハの搬送の
間、ウエハ層が支持されることを保証する。膨張可能な
フィルムは、大量生産設備での試験中に複数のデバイス
が搭載される基板を提供する。
れるウエハ層を配置するステップを含むことができる。
軟質接続層は、膨張可能なフィルムへのウエハの搬送の
間、ウエハ層が支持されることを保証する。膨張可能な
フィルムは、大量生産設備での試験中に複数のデバイス
が搭載される基板を提供する。
【００１６】本方法は、個々の半導体デバイスを分離す
るため、軟質フィルムを膨張させるステップを含むこと
ができる。これにより、個々のデバイスが分離されるこ
とが可能となる。
るため、軟質フィルムを膨張させるステップを含むこと
ができる。これにより、個々のデバイスが分離されるこ
とが可能となる。
【００１７】薄い半導体層を使用することは、デバイス
の熱抵抗が安全な動作を保証するほど十分に低くなるこ
とを保証することができる。半導体ウエハ層は、略１２
５μｍ未満の厚さを有することができる。ウエハ層がＧ
ａＡｓであるとき、ウエハ層は、好ましくは、略４０μ
ｍ未満の厚さを有する。ウエハ層は、最も好ましくは、
略３８μｍ未満の厚さを有する。
の熱抵抗が安全な動作を保証するほど十分に低くなるこ
とを保証することができる。半導体ウエハ層は、略１２
５μｍ未満の厚さを有することができる。ウエハ層がＧ
ａＡｓであるとき、ウエハ層は、好ましくは、略４０μ
ｍ未満の厚さを有する。ウエハ層は、最も好ましくは、
略３８μｍ未満の厚さを有する。
【００１８】ウエハの材料は、化合物半導体であること
ができる。ウエハの材料は、好ましくは、ガリウムヒ素
ＧａＡｓである。ＧａＡｓは、高出力ハンドリング・ア
プリケーションに対して効果的な電気的特性を有するデ
バイスを付与する。ウエハの材料は、リン化インジウム
（ＩｎＰ）であることができる。
ができる。ウエハの材料は、好ましくは、ガリウムヒ素
ＧａＡｓである。ＧａＡｓは、高出力ハンドリング・ア
プリケーションに対して効果的な電気的特性を有するデ
バイスを付与する。ウエハの材料は、リン化インジウム
（ＩｎＰ）であることができる。
【００１９】ウエハは、大量生産の標準直径に対応する
直径を有することができる。ウエハの直径は、好ましく
は、略１５０ｍｍ／６インチを下回らない。ウエハの直
径は、より好ましくは、略１００ｍｍ／４インチを下回
らない。ウエハは、最も好ましくは、ウエハ全体であ
り、より小さい部分に分割されているウエハでない。
直径を有することができる。ウエハの直径は、好ましく
は、略１５０ｍｍ／６インチを下回らない。ウエハの直
径は、より好ましくは、略１００ｍｍ／４インチを下回
らない。ウエハは、最も好ましくは、ウエハ全体であ
り、より小さい部分に分割されているウエハでない。
【００２０】本発明に更なる局面によると、本発明の第
１の局面により製造された半導体デバイスが提供され
る。
１の局面により製造された半導体デバイスが提供され
る。
【００２１】デバイスは、トランジスタであることがで
きる。トランジスタは、パワートランジスタであること
ができる。デバイスは、好ましくは、ｐＨＥＭＴ（pseu
domorphic high electron mobility transistor）であ
る。ｐＨＥＭＴは、高効率性を有し、ＬＤＭＯＳトラン
ジスタに比して、良好な線形特性を導く良好な高周波挙
動を有する。ｐＨＥＭＴは、無線電気通信アプリケーシ
ョンのような良好な高周波数挙動が必要とされるパワー
アプリケーションに好適である。
きる。トランジスタは、パワートランジスタであること
ができる。デバイスは、好ましくは、ｐＨＥＭＴ（pseu
domorphic high electron mobility transistor）であ
る。ｐＨＥＭＴは、高効率性を有し、ＬＤＭＯＳトラン
ジスタに比して、良好な線形特性を導く良好な高周波挙
動を有する。ｐＨＥＭＴは、無線電気通信アプリケーシ
ョンのような良好な高周波数挙動が必要とされるパワー
アプリケーションに好適である。
【００２２】これより、添付図面を参照して、本発明の
実施例を詳細に説明する。
実施例を詳細に説明する。
【００２３】
【発明の実施の形態】異なる図面中の類似するアイテム
は、特に示さない限り共通の参照番号が付されている。
本明細書中、用語「ウエハ」は、半導体材料のウエハ自
体、若しくは半導体材料ウエハ層と、プロセスの異なる
段階でのデバイス配列層やキャリア基板のような他の構
造とを含む複合構造全体のいずれをも指示する。
は、特に示さない限り共通の参照番号が付されている。
本明細書中、用語「ウエハ」は、半導体材料のウエハ自
体、若しくは半導体材料ウエハ層と、プロセスの異なる
段階でのデバイス配列層やキャリア基板のような他の構
造とを含む複合構造全体のいずれをも指示する。
【００２４】図１Ａ乃至図１Ｈを参照するに、半導体デ
バイス製造プロセスの工程がウエハの断面図により概略
的に示されている。
バイス製造プロセスの工程がウエハの断面図により概略
的に示されている。
【００２５】まず、厚さ略６５０μｍ、直径１５０ｍｍ
のＧａＡｓ半導体材料のウエハが用意される。デバイス
配列１２０は、ウエハ１１０上に堆積する金電極を含ん
で、ウエハの表面に形成される。デバイス配列１２０
は、本プロセスによって製造されるデバイス毎に定義さ
れる。図１では、概略的に示すように、４つのデバイス
が製造されているが、実際には何百ものデバイスが一枚
のウエハから製造されることになる。ウエハ１１０及び
電極は、感熱接着層１４０によって、ＧａＡｓに類する
熱膨張性を有したマルチ−クリスタルサファイアからな
るキャリア基板１３０に搭載される。
のＧａＡｓ半導体材料のウエハが用意される。デバイス
配列１２０は、ウエハ１１０上に堆積する金電極を含ん
で、ウエハの表面に形成される。デバイス配列１２０
は、本プロセスによって製造されるデバイス毎に定義さ
れる。図１では、概略的に示すように、４つのデバイス
が製造されているが、実際には何百ものデバイスが一枚
のウエハから製造されることになる。ウエハ１１０及び
電極は、感熱接着層１４０によって、ＧａＡｓに類する
熱膨張性を有したマルチ−クリスタルサファイアからな
るキャリア基板１３０に搭載される。
【００２６】図１Ｂに示すように、半導体ウエハ層１１
０の裏側は、略５０μｍの中間的な厚さまで機械的に研
磨され、その後当該研磨による損傷が、応力を解放する
化学的なエッチング工程を用いて除去され、研磨工程に
起因する固有応力の損傷を除去する。この結果、図１Ｃ
に示すような、略４０μｍ未満で３０μｍに近い厚さを
有した、薄くされた半導体ウエハ層１１２が得られる。
０の裏側は、略５０μｍの中間的な厚さまで機械的に研
磨され、その後当該研磨による損傷が、応力を解放する
化学的なエッチング工程を用いて除去され、研磨工程に
起因する固有応力の損傷を除去する。この結果、図１Ｃ
に示すような、略４０μｍ未満で３０μｍに近い厚さを
有した、薄くされた半導体ウエハ層１１２が得られる。
【００２７】次の工程では、図１Ｄに示されるように、
半導体層１１２の表裏面を接続するビア及びトレンチが
形成される。ビア及びトレンチは、従来的なドライエッ
チング技術を用いて同一の工程で形成される。或いは、
ビア及びトレンチは、２工程で形成することも可能であ
り、かかる場合、トレンチはウエットエッチングにより
形成され、ビアはドライエッチングにより形成される。
ビア１１４は、電気的接続が半導体材料を通って形成さ
れることを可能とする、各デバイスに形成される電気的
なビアである。また、トレンチ１１６は、隣接する各デ
バイス１２２，１２４，１２６，１２８間に形成され
る。
半導体層１１２の表裏面を接続するビア及びトレンチが
形成される。ビア及びトレンチは、従来的なドライエッ
チング技術を用いて同一の工程で形成される。或いは、
ビア及びトレンチは、２工程で形成することも可能であ
り、かかる場合、トレンチはウエットエッチングにより
形成され、ビアはドライエッチングにより形成される。
ビア１１４は、電気的接続が半導体材料を通って形成さ
れることを可能とする、各デバイスに形成される電気的
なビアである。また、トレンチ１１６は、隣接する各デ
バイス１２２，１２４，１２６，１２８間に形成され
る。
【００２８】各デバイスの半導体層材料は、隣接するデ
バイス半導体材料部分１１９間の薄くされた半導体層１
１２の部分１１８を除去することによって、絶縁され
る。内部結合する半導体材料層部分の除去は、デバイス
を分離するが、キャリア基板１３０が、ウエハが破壊す
るのを防止すべく、ウエハに機械的な安定性を付与す
る。更に、デバイスの位置は、キャリア基板１３０に接
続されているので維持される。
バイス半導体材料部分１１９間の薄くされた半導体層１
１２の部分１１８を除去することによって、絶縁され
る。内部結合する半導体材料層部分の除去は、デバイス
を分離するが、キャリア基板１３０が、ウエハが破壊す
るのを防止すべく、ウエハに機械的な安定性を付与す
る。更に、デバイスの位置は、キャリア基板１３０に接
続されているので維持される。
【００２９】次の工程では、金のフィルム１５０が、ウ
エハに付着される。フィルムは、ビア及びトレンチを充
填し、ビア１１４を介した電気的接続を付与する。図１
Ｅに示される金メッキ工程は、軟質隔膜若しくは軟質層
（flexible layer）１５０を与える。また、この金層
は、薄くされた半導体ウエハ層１１２の裏面に沿った連
続的な接続構造であるので、個々のデバイスの半導体層
部分を再び接続する。
エハに付着される。フィルムは、ビア及びトレンチを充
填し、ビア１１４を介した電気的接続を付与する。図１
Ｅに示される金メッキ工程は、軟質隔膜若しくは軟質層
（flexible layer）１５０を与える。また、この金層
は、薄くされた半導体ウエハ層１１２の裏面に沿った連
続的な接続構造であるので、個々のデバイスの半導体層
部分を再び接続する。
【００３０】接続層は、銅や銀のような高い熱伝導性を
有した材料から生成されることができる。重要な点は、
デバイス配列からデバイスの底部からの低い熱抵抗を有
する経路を付与することであり、熱を放散するのを補助
することを可能とする。接続層材料は、略１０−２０μ
ｍの厚さを、デバイスの半導体部分に重なる領域におい
て有する。
有した材料から生成されることができる。重要な点は、
デバイス配列からデバイスの底部からの低い熱抵抗を有
する経路を付与することであり、熱を放散するのを補助
することを可能とする。接続層材料は、略１０−２０μ
ｍの厚さを、デバイスの半導体部分に重なる領域におい
て有する。
【００３１】デバイスの最終の分離を改善すべく、図１
Ｆに示すように、トレンチ１１６内の軟質層材料の部分
１５２を化学剤により除去しつつ、軟質層が接続された
状態を維持することによって、軟質層が改変される。標
準的なフォトリソグラフィック・マスキング技術が、除
去されるべきでない軟質層の非トレンチ部分をマスクす
るために、用いることができる。カリウムオキサイドが
金を除去するための化学剤として使用できる。一般的
に、必要とされる化学剤は、当業者によって理解される
ように、軟質層の材料に依存する。
Ｆに示すように、トレンチ１１６内の軟質層材料の部分
１５２を化学剤により除去しつつ、軟質層が接続された
状態を維持することによって、軟質層が改変される。標
準的なフォトリソグラフィック・マスキング技術が、除
去されるべきでない軟質層の非トレンチ部分をマスクす
るために、用いることができる。カリウムオキサイドが
金を除去するための化学剤として使用できる。一般的
に、必要とされる化学剤は、当業者によって理解される
ように、軟質層の材料に依存する。
【００３２】ウエハは、その後、加熱された溶剤及び標
準的な清浄処置によりキャリア基板から取り外される。
しかし、改変された軟質接続層１５４は、薄くされた半
導体ウエハ層への機械的な支持を付与する支持構造を提
供し、これにより、膨張可能なフィルム１６０までの搬
送中における破壊が防止される。このようにして、完全
なフルサイズウエハを、キャリア基板１３０から除去
し、軟質フィルムに取り付けることができる。軟質接続
層１５４は、取外し工程若しくは膨張可能なフィルム１
６０に取り付けられる際に伴われる如何なる応力をも吸
収する。薄くされたウエハは、ＵＶテープとして本分野
で知られた膨張可能なフィルムに取り付けられる。ＵＶ
テープは、初期的には粘着性がありＵＶ放射により当該
粘着性が低下若しくはなくなる、ＵＶを感受する接着剤
を含む。
準的な清浄処置によりキャリア基板から取り外される。
しかし、改変された軟質接続層１５４は、薄くされた半
導体ウエハ層への機械的な支持を付与する支持構造を提
供し、これにより、膨張可能なフィルム１６０までの搬
送中における破壊が防止される。このようにして、完全
なフルサイズウエハを、キャリア基板１３０から除去
し、軟質フィルムに取り付けることができる。軟質接続
層１５４は、取外し工程若しくは膨張可能なフィルム１
６０に取り付けられる際に伴われる如何なる応力をも吸
収する。薄くされたウエハは、ＵＶテープとして本分野
で知られた膨張可能なフィルムに取り付けられる。ＵＶ
テープは、初期的には粘着性がありＵＶ放射により当該
粘着性が低下若しくはなくなる、ＵＶを感受する接着剤
を含む。
【００３３】この段階で、試験を実行することができ
る。デバイスの位置が固定されているので、位置に依存
する如何なる情報も容易に取得することができる。
る。デバイスの位置が固定されているので、位置に依存
する如何なる情報も容易に取得することができる。
【００３４】最終的には、個々のデバイス１６５は、図
１Ｈ中の矢印１７０，１７２に示すように、膨張可能な
フィルム１６０を膨張させることによって分離される。
これは、膨張が、デバイス間の弱い機械的リンク部に作
用して破壊する機械的な荷重を、フィルムに負荷する、
機械的な分離工程を提供する。
１Ｈ中の矢印１７０，１７２に示すように、膨張可能な
フィルム１６０を膨張させることによって分離される。
これは、膨張が、デバイス間の弱い機械的リンク部に作
用して破壊する機械的な荷重を、フィルムに負荷する、
機械的な分離工程を提供する。
【００３５】本ウエハハンドリング方法は、軟質接続層
を付与する工程に対して多くの代替方法を使用できる。
を付与する工程に対して多くの代替方法を使用できる。
【００３６】第１の代替として、軟質接続層は、少なく
とも２つの異なる材料の層を含む、複合構造を有するこ
とができる。図２Ｅ及び図２Ｆに概略的に示すように、
第１の工程では、チタン／タングステン合金（略１０％
のチタンを有した）の第１の薄層２０２が、薄くされた
ウエハ層１１２に付着される。第２の工程として、より
厚い金層２０４が上記第１の層に付着され、複合接続層
２０６を形成する。その後、マスクが使用され、トレン
チ内の接続層の金部分がエッチング法により除去され、
Ｔｉ／Ｗ合金の薄層のみが個々のデバイスを接続して残
るようにする。これは、異なる材料の層を有する軟質接
続層２０８を付与する。ウエハが取り外された後、部分
２１０を接続するＴｉ／Ｗ合金を金層２０４よりも浸蝕
する化学剤が、個々のデバイスを化学的に分離するため
に使用される。
とも２つの異なる材料の層を含む、複合構造を有するこ
とができる。図２Ｅ及び図２Ｆに概略的に示すように、
第１の工程では、チタン／タングステン合金（略１０％
のチタンを有した）の第１の薄層２０２が、薄くされた
ウエハ層１１２に付着される。第２の工程として、より
厚い金層２０４が上記第１の層に付着され、複合接続層
２０６を形成する。その後、マスクが使用され、トレン
チ内の接続層の金部分がエッチング法により除去され、
Ｔｉ／Ｗ合金の薄層のみが個々のデバイスを接続して残
るようにする。これは、異なる材料の層を有する軟質接
続層２０８を付与する。ウエハが取り外された後、部分
２１０を接続するＴｉ／Ｗ合金を金層２０４よりも浸蝕
する化学剤が、個々のデバイスを化学的に分離するため
に使用される。
【００３７】薄層２０２は、デバイスを分離しやすくす
ると共に、ビアを介したデバイス配列からの経路の熱抵
抗を顕著に低減しないように使用される。
ると共に、ビアを介したデバイス配列からの経路の熱抵
抗を顕著に低減しないように使用される。
【００３８】次に、軟質接続層を付与する更なる代替方
法を、図３Ｅ及び図３Ｆを参照して説明する。この代替
方法では、接続層３０８は、単一の層を有する複合層と
して付与されるが、異なる材料の領域を含む。第１の工
程では、マスクが使用され、Ｔｉ／Ｗ合金３０２がトレ
ンチ内にのみ付着され、半導体材料層１１２の底面及び
ビア内には付着されない。第２の工程として、より厚い
金層３０４が、マスクを用いて、半導体材料層１１２の
底面及びビア内にのみ付着される（或いは、金層は、如
何なる箇所に付着することも可能であり、トレンチ内の
金層の部分を除去するマスクが使用される。）。このよ
うにして、複合した単一の接続層３０８が、厚い方の金
層部分３０４と、個々のデバイスを接続する薄い方のＴ
ｉ／Ｗ部分３０２とを含んで、付与される。Ｔｉ／Ｗ部
分３０２は、化学的に浸蝕することができ、上述の如く
個々のデバイスを化学的に分離するために除去される。
デバイスの機械的な分離は、接続部分が十分に脆弱な場
合に使用することができる。
法を、図３Ｅ及び図３Ｆを参照して説明する。この代替
方法では、接続層３０８は、単一の層を有する複合層と
して付与されるが、異なる材料の領域を含む。第１の工
程では、マスクが使用され、Ｔｉ／Ｗ合金３０２がトレ
ンチ内にのみ付着され、半導体材料層１１２の底面及び
ビア内には付着されない。第２の工程として、より厚い
金層３０４が、マスクを用いて、半導体材料層１１２の
底面及びビア内にのみ付着される（或いは、金層は、如
何なる箇所に付着することも可能であり、トレンチ内の
金層の部分を除去するマスクが使用される。）。このよ
うにして、複合した単一の接続層３０８が、厚い方の金
層部分３０４と、個々のデバイスを接続する薄い方のＴ
ｉ／Ｗ部分３０２とを含んで、付与される。Ｔｉ／Ｗ部
分３０２は、化学的に浸蝕することができ、上述の如く
個々のデバイスを化学的に分離するために除去される。
デバイスの機械的な分離は、接続部分が十分に脆弱な場
合に使用することができる。
【００３９】本方法は、少なくとも次の観点から先行技
術の方法と対比できる。
術の方法と対比できる。
【００４０】半導体ウエハ層が比較的厚い層、典型的に
は１２５μｍに研磨される、デバイスを製造するための
先行技術と比較するに、キャリア基板からの取外し中に
ウエハを支持するのは、半導体層の厚さであり、軟質接
続層ではない。
は１２５μｍに研磨される、デバイスを製造するための
先行技術と比較するに、キャリア基板からの取外し中に
ウエハを支持するのは、半導体層の厚さであり、軟質接
続層ではない。
【００４１】半導体ウエハ層が小さい厚さに研磨され
る、デバイスを製造するための先行技術と比較するに、
個々のデバイスは、デバイスが分離される“洗い落とす
（washoff）”工程であって、膨張可能なフィルムにデ
バイスを取り付けることと適合できない工程によって取
り外しされる前に、キャリア基板によって支持されてい
る。溶剤及び清浄剤は、分離されたデバイスを清浄する
ために使用されるが、これらは溶液内で浮遊するので、
これらは混合され、位置に依存するあらゆる情報が喪失
してしまう。個々に独立したデバイスを清浄し、ハンド
リングし、個々に試験することは、生産性の乏しい典型
的な労力集約型であり、結果として高い単価を生んでし
まう。
る、デバイスを製造するための先行技術と比較するに、
個々のデバイスは、デバイスが分離される“洗い落とす
（washoff）”工程であって、膨張可能なフィルムにデ
バイスを取り付けることと適合できない工程によって取
り外しされる前に、キャリア基板によって支持されてい
る。溶剤及び清浄剤は、分離されたデバイスを清浄する
ために使用されるが、これらは溶液内で浮遊するので、
これらは混合され、位置に依存するあらゆる情報が喪失
してしまう。個々に独立したデバイスを清浄し、ハンド
リングし、個々に試験することは、生産性の乏しい典型
的な労力集約型であり、結果として高い単価を生んでし
まう。
【００４２】しかしながら、本発明は、量産技術がフル
サイズのウエハで用いられることを可能とすると共に、
薄くされた半導体デバイスを高い信頼性で製造すること
を可能とする。本方法の特定の適用は、熱劣化が回避さ
れつつ高い効率及び高周波数で線形的な特性を有した略
３０μｍの厚さのＧａＡｓ半導体層を備えたｐＨＥＭＴ
ｓの製造である。
サイズのウエハで用いられることを可能とすると共に、
薄くされた半導体デバイスを高い信頼性で製造すること
を可能とする。本方法の特定の適用は、熱劣化が回避さ
れつつ高い効率及び高周波数で線形的な特性を有した略
３０μｍの厚さのＧａＡｓ半導体層を備えたｐＨＥＭＴ
ｓの製造である。
【図１】図１Ａ乃至図１Ｈは、本発明によるウエハのハ
ンドリングステップを含む本発明によるデバイス製造工
程中の異なるステップにおけるウエハの断面を概略的に
示す図である。
ンドリングステップを含む本発明によるデバイス製造工
程中の異なるステップにおけるウエハの断面を概略的に
示す図である。
【図２】図２Ｅ及び図２Ｆは、本発明の処理に対する代
替工程を概略的に示す図である。
替工程を概略的に示す図である。
【図３】図３Ｅ及び図３Ｆは、本発明の処理に対する更
なる代替工程を概略的に示す図である
なる代替工程を概略的に示す図である
１１０ ウエハ １１２ 半導体ウエハ層 １１４ ビア １１６ トレンチ １２０ デバイス配列 １２２ デバイス １２４ デバイス １２６ デバイス １２８ デバイス １３０ キャリア基板 １４０ 感熱接着層 １５０ 金フィルム １５４ 軟質接続層 １６０ 膨張可能なフィルム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マシュー フランシス オキーフ イギリス国，ディーエル５ ６ジェイピ ー，シーオー・ダラム，アイクリフェ・ヴ ィレッジ，オークリー・ミューズ 31 (72)発明者 ジョン メルヴィン カレン イギリス国，ディーエル１ ３ティーピ ー，シーオー・ダラム，ダーリントン，ラ ーゴ・ガーデンズ ４ Ｆターム(参考） 5F031 CA02 DA15 HA78 MA22 MA28 MA37 MA39 PA18
Claims (18)
- 【請求項１】 複数の半導体デバイスが製造される半導
体ウエハの半導体デバイス製造工程中におけるハンドリ
ング方法であって、 キャリア基板に搭載された半導体ウエハ層に軟質接続層
を付着するステップと、 上記ウエハ層を、上記軟質接続層によって支持しつつ、
上記キャリア基板から分離するステップとを含むことを
特徴とする、方法。 - 【請求項２】 隣接するデバイス間に上記ウエハ層を貫
通するトレンチを形成するステップを更に含む、請求項
１記載の方法。 - 【請求項３】 上記トレンチ内の上記軟質接続層の材料
部分を取り除くステップを更に含む、請求項２記載の方
法。 - 【請求項４】 膨張可能なフィルムに上記分離されるウ
エハ層を配置するステップを更に含む、請求項１記載の
方法。 - 【請求項５】 個々の半導体デバイスを分離するために
上記膨張可能なフィルムを膨張させるステップを更に含
む、請求項４記載の方法。 - 【請求項６】 薄くされた上記半導体ウエハ層は、略１
２５μ未満の厚さを有する、請求項１記載の方法。 - 【請求項７】 上記薄くされた半導体ウエハ層は、略４
５μ未満の厚さを有する、請求項６記載の方法。 - 【請求項８】 上記ウエハの材料は、ＧａＡｓである、
請求項１記載の方法。 - 【請求項９】 上記ウエハは、大量生産に対応する直径
を有する、請求項１記載の方法。 - 【請求項１０】 個々のデバイスを機械的に分離するス
テップを更に含む、請求項１記載の方法。 - 【請求項１１】 個々のデバイスを化学的に分離するス
テップを更に含む、請求項１記載の方法。 - 【請求項１２】 上記軟質接続層は、複合層である、請
求項１記載の方法。 - 【請求項１３】 上記軟質接続層は、異なる材料の層を
含む、請求項１２記載の方法。 - 【請求項１４】 上記複合層は、異なる材料の部分を有
した層を含む、請求項１２記載の方法。 - 【請求項１５】 上記複合層は、単一の層である、請求
項１４記載の方法。 - 【請求項１６】 請求項１記載の方法により製造される
半導体デバイス。 - 【請求項１７】 上記デバイスは、トランジスタであ
る、請求項１０記載の方法。 - 【請求項１８】 上記トランジスタは、ｐＨＥＭＴであ
る、請求項１１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0110088.2A GB0110088D0 (en) | 2001-04-25 | 2001-04-25 | Semiconductor wafer handling method |
| GB0110088.2 | 2001-04-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373931A true JP2002373931A (ja) | 2002-12-26 |
Family
ID=9913400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002119485A Pending JP2002373931A (ja) | 2001-04-25 | 2002-04-22 | ウエハハンドリング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6846698B2 (ja) |
| EP (1) | EP1255296A3 (ja) |
| JP (1) | JP2002373931A (ja) |
| GB (1) | GB0110088D0 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10238444B4 (de) * | 2002-08-22 | 2011-05-12 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen |
| DE102004023405B4 (de) * | 2004-05-12 | 2006-07-13 | Infineon Technologies Ag | Verfahren zum Vereinzeln eines ultradünnen Wafers sowie zugehörige Haltevorrichtung |
| FR2871291B1 (fr) * | 2004-06-02 | 2006-12-08 | Tracit Technologies | Procede de transfert de plaques |
| EP1739736A1 (en) * | 2005-06-30 | 2007-01-03 | Interuniversitair Microelektronica Centrum ( Imec) | Method of manufacturing a semiconductor device |
| US7364983B2 (en) * | 2005-05-04 | 2008-04-29 | Avery Dennison Corporation | Method and apparatus for creating RFID devices |
| DE102006046788B4 (de) * | 2006-10-02 | 2009-06-25 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiterschaltungsanordnung |
| US8703521B2 (en) * | 2009-06-09 | 2014-04-22 | International Business Machines Corporation | Multijunction photovoltaic cell fabrication |
| US20110048517A1 (en) * | 2009-06-09 | 2011-03-03 | International Business Machines Corporation | Multijunction Photovoltaic Cell Fabrication |
| US8633097B2 (en) | 2009-06-09 | 2014-01-21 | International Business Machines Corporation | Single-junction photovoltaic cell |
| US20100310775A1 (en) * | 2009-06-09 | 2010-12-09 | International Business Machines Corporation | Spalling for a Semiconductor Substrate |
| US8802477B2 (en) * | 2009-06-09 | 2014-08-12 | International Business Machines Corporation | Heterojunction III-V photovoltaic cell fabrication |
| CN103715117B (zh) * | 2012-09-28 | 2016-11-16 | 株式会社东芝 | 半导体装置的制造装置以及半导体装置的制造方法 |
| CN110473965A (zh) | 2019-08-27 | 2019-11-19 | 深圳市华星光电半导体显示技术有限公司 | 柔性oled显示面板的制备方法及柔性oled显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3156896B2 (ja) * | 1994-01-28 | 2001-04-16 | 富士通株式会社 | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 |
| JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP3810204B2 (ja) * | 1998-03-19 | 2006-08-16 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US6555443B1 (en) * | 1998-11-11 | 2003-04-29 | Robert Bosch Gmbh | Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate |
| JP2000173952A (ja) * | 1998-12-03 | 2000-06-23 | Fujitsu Quantum Device Kk | 半導体装置及びその製造方法 |
| FR2795201B1 (fr) * | 1999-06-15 | 2001-08-31 | Gemplus Card Int | Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support |
| JP3456462B2 (ja) * | 2000-02-28 | 2003-10-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-04-25 GB GBGB0110088.2A patent/GB0110088D0/en not_active Ceased
-
2002
- 2002-04-08 EP EP02252518A patent/EP1255296A3/en not_active Withdrawn
- 2002-04-19 US US10/126,273 patent/US6846698B2/en not_active Expired - Lifetime
- 2002-04-22 JP JP2002119485A patent/JP2002373931A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20020177257A1 (en) | 2002-11-28 |
| EP1255296A3 (en) | 2008-06-04 |
| EP1255296A2 (en) | 2002-11-06 |
| GB0110088D0 (en) | 2001-06-20 |
| US6846698B2 (en) | 2005-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101766907B1 (ko) | 이면측 지지층을 가진 반도체-온-절연체 | |
| JP2002373931A (ja) | ウエハハンドリング方法 | |
| JP2002134374A (ja) | 半導体ウェハ、その製造方法およびその製造装置 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US6566240B2 (en) | Semiconductor device and method of forming a semiconductor device | |
| JP2013125971A (ja) | 半導体装置の製造のための複合ウェハ | |
| JP2017539082A (ja) | ウェハ接合用の低温接着性樹脂 | |
| CN111799178B (zh) | 一种超薄晶圆双面电镀铜厚膜工艺 | |
| US6974721B2 (en) | Method for manufacturing thin semiconductor chip | |
| JPS615544A (ja) | 半導体装置の製造方法 | |
| US8536709B1 (en) | Wafer with eutectic bonding carrier and method of manufacturing the same | |
| JP2011049337A (ja) | 半導体装置の製造方法 | |
| JP5686851B2 (ja) | スルーチップ接続を有するフロントエンドプロセス済ウェハ | |
| JP2895328B2 (ja) | 半導体装置の製法 | |
| TW201941322A (zh) | 製造晶圓級低熔化溫度互連之方法 | |
| JP3328167B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2001035854A (ja) | 膜の形成方法および電極あるいは配線の形成方法 | |
| WO2023021972A1 (ja) | 仮接合ウェーハ及びその製造方法 | |
| JP4800529B2 (ja) | パターン形成方法 | |
| KR100510963B1 (ko) | 반도체 디바이스 제조방법 | |
| JPH04356961A (ja) | 半導体基板及びその製造方法 | |
| RU2002129130A (ru) | Способ создания структуры кремний на диэлектрике | |
| JPH08116002A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JPH061778B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008251781A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |