JP2017539082A - ウェハ接合用の低温接着性樹脂 - Google Patents

ウェハ接合用の低温接着性樹脂 Download PDF

Info

Publication number
JP2017539082A
JP2017539082A JP2017522935A JP2017522935A JP2017539082A JP 2017539082 A JP2017539082 A JP 2017539082A JP 2017522935 A JP2017522935 A JP 2017522935A JP 2017522935 A JP2017522935 A JP 2017522935A JP 2017539082 A JP2017539082 A JP 2017539082A
Authority
JP
Japan
Prior art keywords
wafer
adhesive
phenoxy resin
device wafer
handling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017522935A
Other languages
English (en)
Other versions
JP6628256B2 (ja
Inventor
ゲロルム、ジェフリー
ハーン、リーウェン
アンドリー、ポール
ツァン、コーネリア、カンイ
ニッカーボッカー、ジョン
アレン、ロバート、デービッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2017539082A publication Critical patent/JP2017539082A/ja
Application granted granted Critical
Publication of JP6628256B2 publication Critical patent/JP6628256B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 マイクロエレクトロニクスデバイス加工において接着剤接合するための方法を提供すること。【解決手段】 マイクロエレクトロニクスデバイス加工において接着剤接合するための方法が提供され、該方法は、フェノキシ樹脂を含む接着剤でハンドリングウェハをデバイスウェハの前面に接合することと、デバイスウェハがハンドリングウェハに接着係合している状態でデバイスウェハの背面側からデバイスウェハを薄化することとを含む。デバイスウェハが薄化された後、フェノキシを含む接着剤をレーザ剥離によって除去することができ、ここでデバイスウェハがハンドリングウェハから分離される。【選択図】 図６

Description

本開示は、一般にウェハ接合に使用される接着剤に関する。
一時的なウェハ接合／剥離（bonding/debonding）は、ミクロン及びナノスケールの半導体デバイス、光起電力デバイス、及び電気デバイスの製造を実施するための重要な技術である。接合は、最終的な電子デバイス構造において層になるデバイスウェハを基板又はハンドリングウェハに取り付けて、例えば配線、パッド、及び接合冶金によって加工することができるようにする行為である。剥離は、加工されたデバイスウェハを基板又はハンドリングウェハから取外して、加工されたデバイスウェハを電子デバイスで使用できるようにする行為である。一時的ウェハ接合／剥離のための幾つかの既存の手法は、シリコンデバイスウェハとハンドリングウェハとの間に直接配置された接着剤層の使用を伴う。シリコンデバイスウェハの加工が完了すると、シリコンデバイスウェハを種々の技術、例えば、ハンドラ内の穿孔を介して給送される化学溶媒にウェハ対を曝露すること、端部の開始点から機械的に剥がすこと、又は接着剤を加熱して、シリコンデバイスウェハが剪断によって取り外すことができる点まで該接着剤をゆるめることができるようにすることなどによってハンドリングウェハから解放することができる。
従って、当該分野において上記課題に対処することが必要とされる。
米国特許第８，２４７，２６１号明細書
本発明の目的は、マイクロエレクトロニクスデバイス加工において上記課題に対処するための方法を提供することである。
１つの実施形態において、マイクロエレクトロニクスデバイス加工において接着剤接合するための方法が提供され、該方法は、フェノキシ樹脂を含む接着剤でハンドリングウェハをデバイスウェハの前面に接合することと、デバイスウェハがハンドリングウェハに接着係合している状態でデバイスウェハの背面からデバイスウェハを薄化することとを含む。デバイスウェハが薄化された後、フェノキシを含む接着剤をレーザ剥離によって除去することができ、ここでデバイスウェハがハンドリングウェハから分離される。
別の実施形態において、接着剤接合の方法は、フェノキシ樹脂を含む接着剤でハンドリングウェハをデバイスウェハの前面に接合することを含むことができ、該接着剤は、３００℃未満の温度で硬化される。硬化したフェノキシ樹脂は、１×１０５Ｐａ・秒より高い粘度を有することができる。ハンドリングウェハをデバイスウェハに接合した後、デバイスウェハがハンドリングウェハに接着係合している状態でデバイスウェハの背面からデバイスウェハを薄化することができる。デバイスウェハが薄化された後、フェノキシ樹脂を含む接着剤を除去することができ、ここでデバイスウェハがハンドリングウェハから分離される。
別の実施形態において、接着剤接合の方法が提供され、該方法は、フェノキシ樹脂を含む接着剤で第１の半導体基板を第２の半導体基板に接合することを含むことができ、該接着剤は３００℃未満の温度で硬化される。硬化したフェノキシ樹脂は、１×１０５Ｐａ・秒より高い粘度を有することができる。
本発明を以下、以下の図面に示すような好ましい実施形態を参照して、単に例示の目的で説明する。
本開示による、ウェハ薄化シーケンスの一部としてハンドリングウェハへのデバイスウェハの接着剤接合を使用する半導体デバイスを形成する方法において、デバイスウェハとして使用することができる半導体基板の側断面図である。 本開示の１つの実施形態による、デバイスウェハの前面上に半導体デバイスを形成することの側断面図である。 本開示の１つの実施形態による、フェノキシ樹脂を含む接着剤によりデバイスウェハの前面にハンドリングウェハを接合することの側断面図である。 本開示の１つの実施形態による、デバイスウェハの背面を薄化することを示す側断面図である。 本開示の１つの実施形態による、デバイスウェハの背面をパターン形成することを示す側断面図である。 本開示の１つの実施形態による、フェノキシ樹脂を含む接着剤をアブレーションし、ハンドリングウェハをデバイスウェハから除去するレーザ剥離を示す側断面図である。 ポリ（メタ）アクリレート接着剤のような典型的な接着剤の粘度を温度の関数として示すプロットである。 およそ１６０℃から２１０℃までの温度範囲にわたってポリ（メタ）アクリレート接着剤と比較したフェノキシ樹脂を含む接着剤の粘度の比較を示すプロットである。 およそ４０℃から２１０℃までの温度範囲にわたってポリ（メタ）アクリレート接着剤と比較したフェノキシ樹脂を含む接着剤の粘度の比較を示すプロットである。
特許請求される構造及び方法の詳細な実施形態を本明細書で説明するが、開示される実施形態は、種々の形態で具体化することができる特許請求される構造及び方法の単なる例示にすぎないことを理解されたい。加えて、種々の実施形態に関連して与えられる例の各々は、限定的なものではなく例証的であることを意図したものである。さらに、図面は必ずしも縮尺通りではなく、幾つかの特徴は、特定の構成要素の詳細を示すために誇張されている場合がある。従って、本明細書に開示される特定の構造及び機能の詳細は、限定として解釈されるべきものではなく、当業者が本開示の方法及び構造を様々に使用するように教示のための単なる代表的な基礎として解釈すべきものである。明細書における本原理の「１つの実施形態」又は「実施形態」、並びにその他の変形に対する言及は、該実施形態に関連して説明される特定の特徴、構造、特性などが本原理の少なくとも１つの実施形態に含まれることを意味する。従って、明細書全体を通じて種々の箇所に現れる「１つの実施形態において」又は「実施形態において」という語句、並びにその他の変形は、必ずしも全てが同じ実施形態を指しているわけではない。
以後の説明の目的に関して、用語「上方」、「下方」、「右」、「左」、「垂直」、「水平」、「頂部」、「底部」及びその派生語は、開示された実施形態が図面内にあるときの方向に関するものとする。「配置する」という用語は、第１の要素、例えば第１の構造体が第２の要素、例えば第２の構造体上に存在し、ここで介在する要素、例えば界面層などの界面構造体が、第１の要素と第２の要素との間に存在することができることを意味する。「直接接触」という用語は、第１の要素、例えば第１の構造体と、第２の要素、例えば第２の構造体とが、２つの要素の界面にいかなる中間導電層、絶縁層又は半導体層も介在せずに接続されることを意味する。
幾つかの実施形態において、本明細書で開示される方法、組成物及び構造は、シリコン含有材料層などの半導体材料の薄層をウェハハンドラ基板に一時的接合する際に接着剤として用いることができる低コストの熱可塑性材料を提供する。本明細書で用いる場合「薄（い）」という用語は、５ミクロンから１０ミクロンまでの厚さを表す。幾つかの実施形態において、本明細書で開示される方法、組成物及び構造は、レーザ剥離を使用する方法において用いることができる。レーザ剥離は、シリコン含有基板を使用したマイクロエレクトロニクスの形成といったマイクロエレクトロニクス製造において用いられる層転写技術において典型的に使用される１つの方法である。
典型的には、レーザ剥離において、デバイスウェハをハンドリングウェハに接続する接着剤としてポリイミド材料が用いられ、ポリイミド接着剤のアブレーションは、デバイスウェハをハンドリングウェハから剥離する深ＵＶエキシマレーザを使用する。ハンドリングウェハは、熱膨張係数（ＣＴＥ）がガラス板と整合するものとすることができる。幾つかの例において、接着剤として用いられるポリイミドは、工業的に商品名ＨＤ３００７で知られており、これはＨＤ Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃ．から入手可能であり得る。ポリイミド接着剤材料をマイクロエレクトロニクスデバイス製造におけるウェハ接合方法で接着剤として用いることの１つの欠点は、ハンドリングウェハをデバイスウェハに完全に接合する前にポリイミド前駆体、すなわちポリアミック酸を完全にイミド化したポリイミドに変換するために必要とされる比較的高い処理温度であることが判明した。ポリイミドを硬化してイミド化をもたらすために典型的に用いられる温度範囲は、３００℃から４００℃までの範囲である。加えて、ポリイミドポリマーの性質は、通常、比較的堅く且つ剛性であり、そのためポリマーが軟化してハンドリングウェハに接合するためには高温を必要とする。両ステップで必要とされる高温は、ハンドリングウェハに内蔵された高感度デバイスに損傷を与える可能性がある。さらに、ポリイミドを硬化してイミド化するため且つポリイミドを柔らかくして軟化させるために必要とされる高温は、デバイスウェハに、冷却後のデバイスウェハの反りを誘導する応力を生じさせる可能性がある。加えて、剥離後に残ったポリイミド残渣を除去するために、Ｎ−メチルピロリドン（ＮＭＰ）及びジメチルスルホキシド（ＤＭＳＯ）のような強い熱溶媒中に長時間の浸漬が必要とされる場合がある。
Ｔｏｋｙｏ Ｏｈｋａ Ｋｏｇｙｏ Ｃｏ．（ＴＯＫ）及びＢｒｅｗｅｒ Ｓｃｉｅｎｃｅから入手可能であるようなポリ（メタ）アクリレートで構成された接着剤は、イミド化又は接合に高温を必要とせず、且つそれほど強くない除去溶媒を用いるが、コストがかかりすぎ、且つ１７０℃より高温での接合の際の粘度が低すぎる。１７０℃より高温でのこの低粘度は、およそ２００℃から２１０℃までの接合温度において接着剤材料の「絞り出し（squeeze out）」を引き起こす場合がある。
幾つかの実施形態において、本明細書で提供される方法、構造及び組成物は、ポリイミドより低温用であって絞り出し現象を示さない接着剤のための、低コスト且つ良好な接合／剥離性能を有することが確認された樹脂の組を提供する。幾つかの実施形態において、本開示は、接着剤接合の方法を提供し、これはフェノキシ樹脂を含む接着剤で第１の半導体基板を第２の半導体基板に接合することを含むことができ、該接着剤は３００℃未満の温度で硬化される。硬化したフェノキシ樹脂は、１×１０５Ｐａ・秒より高い粘度を有することができる。
本明細書で用いる場合、「フェノキシ樹脂」という用語は、ビスフェノールＡ／エピクロロヒドリン線形ポリマーのファミリーを表す。フェノキシ樹脂は、典型的には靱性且つ延性の熱可塑性材料であり、高い凝集強さ及び良好な耐衝撃性を有する。骨格エーテル結合及びペンダントヒドロキシル基は、極性基材に対する濡れ及び結合を促進する。構造的に、幾つかの例において、フェノキシ樹脂は、末端アルファグリコール基を有するポリヒドロキシエーテルであり得る。幾つかの実施形態において、本開示によるフェノキシ樹脂の重量平均分子量は、およそ２５，０００から６０，０００超の範囲とすることができる。フェノキシ樹脂の最高ポリマー種は、２５０，０００ダルトンを超える場合がある。多分散性は非常に狭く、典型的には４．０未満である。平均的な分子は、４０個以上の規則的な間隔のヒドロキシル基を含む。フェノキシ樹脂は、低温、例えば３００℃未満のウェハ接合及び／又はレーザ剥離用途において接着剤として用いるのに適した熱可塑性樹脂であり得る。
本開示の幾つかの実施形態において、フェノキシ樹脂は、以下の式
Figure 2017539082
を有するフェノキシ樹脂ＰＫＨＣ（登録商標）、ＰＫＨＨ（登録商標）又はＰＫＨＪ（登録商標）である。
ＰＫＨＨは、ＩｎＣｈｅｍ Ｃｏｒｐ．から入手可能であり、ＰＫＨＨフェノキシ樹脂は、ＩＵＰＡＣ名：２−（クロロメチル）オキシラン；４−［２−（４−ヒドロキシフェニル）プロパン−２−イル］フェノール、及び化学式Ｃ１８Ｈ２１ＣｌＯ３を有する。ＰＫＨＪ及びＰＫＨＣもまたＩｎＣｈｅｍ Ｃｏｒｐ．から入手可能である。ＰＫＨＨフェノキシ樹脂は、およそ５２，００００Ｍｗ／１３，０００Ｍｎ（平均）の分子量を有し、１８０〜２８０ｃＰの範囲の粘度（ブルックフィールド粘度＠２５℃、シクロヘキサン中２０％）を有する。ＰＫＨＪフェノキシ樹脂は、およそ５７，００００Ｍｗ／１６，０００Ｍｎ（平均）の分子量を有することができ、６００〜７７５ｃＰの範囲の粘度（ブルックフィールド粘度＠２５℃、シクロヘキサン中２０％）を有する。ＰＫＨＣフェノキシ樹脂は、およそ４３，００００Ｍｗ／１１，０００Ｍｎ（平均）の分子量を有することができ、４１０〜５２４ｃＰの範囲の粘度（ブルックフィールド粘度＠２５℃、シクロヘキサン中２０％）を有する。
幾つかの実施形態において、フェノキシ樹脂接着剤は、染料で修飾されたフェノキシ樹脂とすることができる。幾つかの実施形態において、本開示は、リサイクルを容易にするために永久的に染料を付加する、適切な反応性染料分子と共有結合するヒドロキシル官能性接着剤ポリマーを提供する。例えば、フェノキシ樹脂のヒドロキシル基は、酸官能性分子でエステル化することができる。例えば、フェノキシ樹脂は、９−アントラセンカルボン酸で修飾する、例えばエステル化することができる。別の例において、フェノキシ樹脂は、２−アントラキノンカルボン酸で修飾する、例えばエステル化することができる。上記の例は単に例証の目的で提示したものであり、他の染料、例えば他のカルボン酸含有分子を用いてフェノキシ樹脂を修飾することができることに留意されたい。他のヒドロキシル反応性材料、例えば、イソシアネート、クロロメチル、クロロスルホニル及びそれらの組合せなどもまた染料付加のために利用可能且つ有用である。上述のように共有結合された染料は、使用後にデバイスウェハから洗い落とされた接着剤の回収及び再使用の両方に用いることができる。
本明細書で開示されるフェノキシ樹脂接着剤は、半導体デバイス、メモリデバイス、光起電力デバイス、マイクロエレクトロニクスデバイス及びナノスケールデバイスを形成するために用いられるあらゆる層／基板転写及び／又は基板接合方法において用いることができる。例えば、フェノキシ樹脂接着剤は、「ＴＨＩＮ ＳＵＢＳＴＲＡＴＥ ＦＡＢＲＩＣＡＴＩＯＮ ＵＳＩＮＧ ＳＴＲＥＳＳ ＩＮＤＵＣＥＤ ＳＵＢＳＴＲＡＴＥ ＳＰＡＬＬＩＮＧ」と題された特許文献１に記載されているような機械的スポーリングを使用するプロセスで用いることができる。フェノキシ樹脂はまた、再使用可能なゲルマニウム（Ｇｅ）含有基板を成長表面として含むＩＩＩ−Ｖ族半導体含有半導体デバイス及び光起電力デバイスを形成するための方法において、接合接着剤として用いることができる。この例において、ＩＩＩ−Ｖ族デバイスは、ひとたび形成されると支持基板に接合され、再使用可能なゲルマニウム（Ｇｅ）含有基板は、ＩＩＩ−Ｖ族デバイスから取り外され、別のデバイスを形成するための成長表面として用いられることになる。フェノキシ樹脂はまた、支持基板への転写のためにスマートカットを使用して材料層の部分を分離する、層転写プロセスで用いることもできる。スマートカットは、水素などのドーパント種を材料層内に注入して弱化されたインタフェースを設けることを含むことができ、そこを横切って材料層が切断される。切断された材料層の部分は、フェノキシ樹脂を用いて支持基板に接着接合することができる。他の実施形態において、フェノキシ樹脂は、基板、すなわちデバイスウェハの薄化プロセスにおいて使用することができる。フェノキシ樹脂に関する接着剤用途の上記例は、単に例証目的で提示したものであり、本開示を制限することを意図したものではないことに留意されたい。ウェハの薄化及びハンドリングウェハの剥離を含む、半導体デバイスを形成するための方法シーケンスの一部として、フェノキシ樹脂を接合接着剤として使用する本開示の方法及び構造の更なる詳細を、以下、図１〜図６を参照して論じる。
図１は、本開示の少なくとも１つの実施形態で使用することができるデバイスウェハ５、例えば半導体基板の１つの実施形態を示す。幾つかの実施形態において、デバイスウェハ５は、バルク半導体基板によって提供することができる。バルク半導体基板は、単一結晶の、すなわち単結晶の結晶構造を有することができる。幾つかの実施形態において、デバイスウェハ５は、シリコン含有材料で構成される。幾つかの実施形態において、デバイスウェハ５を提供するシリコン含有材料は、シリコン、単結晶シリコン、マルチ結晶シリコン、多結晶シリコン、アモルファスシリコン、ひずみシリコン、炭素ドープシリコン（Ｓｉ：Ｃ）、シリコン合金又はそれらの組合せ含むことができるが、これらに限定されない。他の実施形態において、デバイスウェハ５は、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、炭素ドープシリコンゲルマニウム（ＳｉＧｅ：Ｃ）、ゲルマニウム合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ並びに他のＩＩＩ／Ｖ族及びＩＩ／ＶＩ族化合物半導体を含むことができるがこれらに限定されない半導体材料とすることができる。デバイスウェハ５の厚さＴ１は、１０ミクロンから数ミリメートルまでの範囲とすることができる。
図２は、デバイスウェハ５の前面１５上に半導体デバイス１０を形成することを示す。本明細書で用いる場合、「半導体デバイス」は、ドープされた真性半導体材料を指し、すなわちドープ剤が既に導入されて、真性半導体とは異なる電気特性が与えられたものである。幾つかの実施形態において、半導体デバイス１０は、電界効果トランジスタ（ＦＥＴ）である。電界効果トランジスタ（ＦＥＴ）は、出力電流、すなわちソース−ドレイン電流がゲートに印加された電圧によって制御されるトランジスタである。電界効果トランジスタは、典型的には３つの端子、すなわちゲート、ソース及びドレインを有する。本開示の方法を用いて形成することができる半導体デバイス１０は、プレーナ半導体デバイス、ＦｉｎＦＥＴ、トライゲート半導体デバイス、ナノワイヤ半導体デバイス又はそれらの組合せに適用することができる。本明細書で開示される半導体デバイス１０は、メモリデバイス、例えばフラッシュメモリ又はｅＤＲＡＭメモリによって設けることもできる。
幾つかの実施形態において、半導体デバイス１０は、少なくとも１つのゲート誘電体１２、少なくとも１つのゲート導電体１３及び少なくとも１つのゲート側壁スペーサ１４を含むゲート構造体１１を含むことができる。
少なくとも１つのゲート誘電体１２は、ＳｉＯ２などの誘電体材料、又は代替的にＴａ、Ｚｒ、Ａｌ若しくはそれらの組合せの酸化物などの高ｋ誘電体とすることができる。別の実施形態において、少なくとも１つのゲート誘電体１２は、ＳｉＯ２、ＺｒＯ２、Ｔａ２Ｏ５又はＡｌ２Ｏ３などの酸化物から構成される。１つの実施形態において、少なくとも１つのゲート誘電体１２は、１ｎｍから１０ｎｍまでの範囲の厚さを有することができる。
少なくとも１つのゲート導電体１３は、金属ゲート電極を含むことができる。金属ゲート電極は、Ｗ、Ｎｉ、Ｔｉ、Ｍｏ、Ｔａ、Ｃｕ、Ｐｔ、Ａｇ、Ａｕ、Ｒｕ、Ｉｒ、Ｒｈ、及びＲｅ、並びに上記導電性元素金属の少なくとも１つを含む合金を含むがこれらに限定されない、いずれかの導電性金属とすることができる。他の実施形態において、少なくとも１つのゲート導電体１３は、ドープされた半導体材料、例えばドープされたポリシリコンなどのドープされたシリコン含有材料を含むことができる。
幾つかの実施形態において、少なくとも１つのゲート導電体１３の上にゲート誘電体（図示せず）が存在することができる。少なくとも１つのゲート誘電体キャップは、酸化物又は窒化物材料で構成することができる。
ゲート誘電体キャップ、少なくとも１つのゲート導電体層１３、及びゲート誘電体層１２のための材料層の各々は、堆積又は成長プロセスを用いて形成することができる。例えば、ゲート誘電体層１２及びゲート誘電体キャップは、プラズマ支援ＣＶＤ（ＰＥＣＶＤ）などの化学気相成長（ＣＶＤ）プロセスを用いて形成することができる。ゲート導電体層１３は、ゲート導電体層１３が金属で構成される場合は物理気相成長（ＰＶＤ）プロセス、例えばスパッタリングを用いて形成することができ、又はゲート導電体層１３は、ゲート導電体層１３がドープされた半導体材料、例えばポリシリコンで構成される場合は化学気相成長（ＣＶＤ）プロセスを用いて形成することができる。
ゲートスタックの形成後、材料層のスタックは、パターン形成及びエッチングされる。詳細には、パターンは、エッチングされるゲートスタックの表面にフォトレジストを塗工し、フォトレジストを放射線のパターンで露光し、次いでレジストデベロッパを利用してフォトレジスト内にパターンを現像することによって生成される。ひとたびフォトレジストのパターン形成が完了すると、フォトレジストで覆われた区域は保護される一方、露出した領域は、非保護領域を除去する選択的エッチングプロセスを用いて除去される。ゲートスタックの露出部分を除去するためのエッチングプロセスは、異方性エッチングとすることができる。本明細書において用いられる場合、「異方性エッチングプロセス」は、被エッチング表面に対して垂直方向のエッチング速度が被エッチング表面に対して平行な方向より大きい、材料除去プロセスを表す。
異方性エッチングプロセスは、反応性イオンエッチングによって提供することができる。反応性イオンエッチング（ＲＩＥ）はプラズマエッチングの一形態であり、エッチング中、被エッチング表面はＲＦ電力供給された電極上に置かれる。さらに、ＲＩＥ中、被エッチング表面は、プラズマから抽出されるエッチング種を表面に向かって加速する電位を呈し、ここで表面に対して垂直な方向に化学エッチング反応が行われる。
ゲート側壁スペーサ１４は、ゲートスタックの側壁と直接接触するように形成することができる。ゲート側壁スペーサ１４は、典型的には狭く、２．０ｎｍから１５．０ｎｍまでの範囲の幅を有する。ゲート側壁スペーサ１４は、堆積及びエッチングプロセスステップを用いて形成することができる。ゲート側壁スペーサ１４は、窒化物、酸化物、酸窒化物、又はそれらの組合せなどの誘電体で構成することができる。
図２はまた、ゲート構造体１１の対向する両側にソース及びドレイン領域１６、１７を形成することの１つの実施形態も示す。本明細書で用いる場合、「ドレイン」という用語は、電界効果トランジスタ（ＦＥＴ）内のチャネルの末端に位置する、半導体基板内のドープされた領域を意味し、その中でキャリアはドレインを通ってトランジスタから流出する。本明細書で用いる場合、「ソース」という用語は、そこから多数キャリアがチャネル内に流入する、ドープされた領域である。ソース及びドレイン領域１６、１７は、ｎ型又はｐ型ドーパントをデバイスウェハ５内にイオン注入することによって形成することができる。本明細書で用いる場合、「ｐ型」は、価電子の欠乏を作り出す不純物を真性半導体に添加することを指す。シリコン（Ｓｉ）などのＩＶ族半導体において、ｐ型ドーパント、すなわち不純物の例は、ホウ素、アルミニウム、ガリウム及びインジウムを含むがそれらに限定されない。本明細書で用いる場合、「ｎ型」は、自由電子に寄与する不純物を真性半導体に添加することを指す。シリコン（Ｓｉ）などのＩＶ族半導体において、ｎ型ドーパント、すなわち不純物の例は、アンチモン、ヒ素及びリンを含むがそれらに限定されない。典型的には、ソース及びドレイン領域１６、１７に対する導電型、すなわちｎ型又はｐ型は、半導体デバイス、例えばｎ型電界効果トランジスタ（ｎＦＥＴ）又はｐ型電界効果トランジスタ（ｐＦＥＴ）の導電型である。
幾つかの実施形態において、複数の半導体デバイス１０がデバイスウェハ５の前面１５上に形成され、複数の半導体デバイス１０は、第１の導電型半導体、例えばｎ型ＦＥＴの第１の組と、第２の導電型、例えばｐ型ＦＥＴの第２の組とを含むことができる。トレンチ絶縁領域などの絶縁領域１８を形成して、異なる導電型の半導体デバイスを分離することができ、例えばｐ型ＦＥＴがｎ型ＦＥＴから電気的に絶縁される。例えば、トレンチのリソグラフィ、エッチング及びトレンチ誘電体による充填を、トレンチ絶縁領域の形成において用いることができる。トレンチ絶縁領域は、シリコン酸化物などの酸化物で構成することができる。
図３は、フェノキシ樹脂を含む接着剤層２０を通してハンドリングウェハ２５をデバイスウェハ５の前面１５に接合することを示す。接着剤層２０は、ＩｎＣｈｅｍ Ｃｏｒｐ．から入手可能なフェノキシ樹脂ＰＫＨＣ（登録商標）、ＰＫＨＨ（登録商標）又はＰＫＨＪ（登録商標）を含むが限定されない上述のフェノキシ樹脂組成物のいずれかで構成することができる。１つの実施形態において、接着剤層は、化学名が、ポリオキシ（２−ヒドロジ−１，３−プロパンジイル）オキシ−１，４−フェニレン（１−メチルエチリデン）−１，４−フェニレンであるフェノキシ樹脂とすることができる
図３は、デバイスウェハ５をハンドリングウェハ２５に接合して複合ウェハを作製することを示す。接合プロセスは、デバイスウェハ５の、表面トポロジ、表面材料、プロセス温度の制限、及びそれらの組合せといった性質に適合したものとすべきである。幾つかの例において、一時的接着剤、すなわちフェノキシ樹脂を含む接着剤層２０は、デバイスウェハ５のトポロジに対して平坦な表面を設け、ハンドリングウェハ２５に対する接合のための、ボイドのない接合界面を確立する。
接着層２０は、スピンコーティングなどの堆積プロセスを用いて、デバイスウェハ５の前面１５に半導体デバイス１０を覆うように塗工することができる。スピンコーティングを用いた接着層２０の堆積に適した典型的なスピン溶媒は、プロピレングリコールメチルエーテル（ＰＧＭＥ）、酢酸プロピレングリコールモノメチルエーテル（ＰＧＭＥＡ）、乳酸エチル、Ｎ−メチル−２−ピロリドン（ＮＭＰ）及びこれらの組合せを含むことができる。幾つかの実施形態において、スピンコーティング溶液は、シクロヘキサノンをさらに含むことができる。
接着剤層２０を堆積するためのスピンコーティング装置の一例は、ＳＵＳＳ ＭｉｃｒｏＴｅｃ製の完全自動化コータシステムＡＣ２００である。一例において、液体材料の中央供給を使用し、その後、１０００ｒｐｍで１０秒間にわたってスプレッドスピンを使用することができる。スプレッドスピンの後、材料を１４００ｒｐｍで６０秒間、振り切った。上述のコーティングプロセスは、接着層２０をデバイスウェハ５の前面上に堆積する方法の一例にすぎないこと、及び、他の堆積方法が接着層２０の塗工に適している場合があることに留意されたい。例えば、接着層２０は、吹き付け、刷毛塗り、カーテンコーティング及び浸漬コーティングを用いて堆積することができる。
接着剤層２０をデバイスウェハ５の前面１５に塗工した後、ハンドリングウェハ２５を接着剤層２０の表面に対向する接着剤層２０の表面に温度及び圧力下で接触させて、ハンドリングウェハ２５が接着剤層２０を通してデバイスウェハ５に接合される。幾つかの実施形態において、ハンドリングウェハ２５とデバイスウェハ５との間の接着剤層２０の厚さＴ２は、２ミクロンから１０ミクロンまでの範囲とすることができる。他の実施形態において、接着剤層２０の厚さＴ２は、２ミクロンから５ミクロンまでの範囲とすることができる。
ハンドリングウェハ２５は、その後の平坦化及び／又は研削などの薄化ステップ中にデバイスウェハ５が反ること又は亀裂が入ることがないようにこれを構造的に支持する材料及び厚さで構成することができる。１つの実施形態において、ハンドリングウェハ２５はガラスで構成される。幾つかの実施形態において、ハンドリングウェハの材料は、異なる熱膨張係数を有する２つの材料が互いに係合することの結果として生じることがある、反りなどの不利な機械的影響を回避するために、デバイスウェハ５の熱膨張係数（ＣＴＥ）と同様のＣＴＥを有するように選択される。幾つかの実施形態において、ガラス製ハンドリングウェハ２５は、その後のレーザ剥離ステップ中にレーザ信号がガラス製ハンドリングウェハ２５を通って伝送されることに備えて有利であり得る。他の実施形態において、ハンドリングウェハ２５は、金属材料又は誘電体材料で構成することができる。幾つかの実施形態において、ガラス製ハンドリングウェハ２５は、半導体材料で構成することができる。例えば、デバイスウェハ５用の半導体材料の上記の例は、ハンドリングウェハ２５用の半導体材料にも等しく適している。
接合を設けるために、ハンドリングウェハ２５、接着層２０及びデバイスウェハの複合体に温度及び圧力を印加した。１つの実施形態において、接合温度は１５０℃から２５０℃までの間の範囲とすることができ、印加される圧力は０．０７ＭＰａから０．２２ＭＰａまでの範囲とすることができる。別の実施形態において、接合温度は１７５℃から２００℃までの範囲とすることができ、圧力は０．１５ＭＰａから０．２２ＭＰａまでの範囲とすることができる。接合温度及び圧力が保持される時間は、１０分間から６０分間までの範囲とすることができる。接合ステップは、窒素雰囲気中で行うことができる。
典型的には、接合は、フェノキシ樹脂の接着層２０の温度を上げてポリマーの硬化を達成することを含む。幾つかの実施形態において、フェノキシ樹脂接着剤、例えばポリオキシ（２−ヒドロジ−１，３−プロパンジイル）オキシ−１，４−フェニレン（１−メチルエチリデン）−１，４−フェニレンは、１６０℃から２１０℃までの温度範囲、及びデバイスウェハ５及び／又はハンドリングウェハ２５の少なくとも一方に対して８インチウェハサイズの面積当たり１０００ｍｂａｒの圧力下で、１００〜１０，０００Ｐａ・秒の範囲の粘度を有する。フェノキシ樹脂接着剤の粘度は、ポリイミド及び／又はポリ（メタ）アクリレートで構成された典型的な接着剤よりも少なくとも１桁大きい。ポリイミド及び／又はポリ（メタ）アクリレートなどの従来の接着剤において、３００℃未満の温度での接合では、接着剤層の粘度が低すぎ、その結果、接着剤の絞り出しが生じた。フェノキシ樹脂接着剤を用いてより高い粘度を与えることにより、ハンドリングウェハ２５をデバイスウェハ５に接合する際の接着剤層２０の絞り出しが排除されないまでも実質的に低減される。幾つかの実施形態において、１６０℃から２１０℃までの範囲の温度におけるフェノキシ樹脂の粘度は、１，５００〜１０，０００Ｐａ・秒の範囲とすることができる。別の実施形態において、１６０℃から２１０℃までの範囲の温度におけるフェノキシ樹脂の粘度は、２５００〜１０，０００Ｐａ・秒の範囲とすることができる。さらに別の実施形態において、１６０℃から２１０℃までの範囲の温度におけるフェノキシ樹脂の粘度は、５０００〜１０，０００Ｐａ・秒の範囲とすることができる。１つの実施形態において、１６０℃から２１０℃までの範囲の温度におけるフェノキシ樹脂の粘度は、１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００、１５００、２０００、２５００、３０００、３５００、４０００、４５００、５０００、５５００、６０００、６５００、７０００、７５００、８０００、８５００、９０００、９５００、及び１００００Ｐａ・秒、並びに上記値の少なくとも２つを含むいずれかの範囲に等しいものとすることができる。
ハンドリングウェハ２５及びデバイスウェハ５に接合した後の接着層２０は、４０ＭＰａ以上の剪断強さを有することができる。
本方法の別の利点は、フェノキシ樹脂の硬化が、ポリイミド及び／又はポリ（メタ）アクリレートなど従来の接着剤で必要とされる硬化温度よりも低い温度で行われることである。例えば、ポリイミドのイミド化は、３００℃より高い温度を必要とし、その結果、デバイスウェハにウェハの反り及び／又は亀裂などの損傷を与える。加えて、ポリイミド及び／又はポリ（メタ）アクリレートで構成された従来の接着剤で必要とされる高温は、デバイスウェハ５に組み込まれた半導体デバイスのドーパントの不必要な外方拡散（out diffusion）生じさせることもある。フェノキシ樹脂による接合は、３００℃未満の温度で行われ、これは損傷を与えず、すなわちデバイスウェハ５の反り又は亀裂を引き起こさず、且つ半導体デバイスのドーパントの外方拡散を引き起こさない温度である。１つの実施形態において、フェノキシ樹脂接着剤の接合温度は、１５０℃から２９０℃の範囲とすることができる。別の実施形態において、フェノキシ樹脂接着剤の接合温度は、１６０℃から２１０℃の範囲とすることができる。他の実施形態において、フェノキシ樹脂接着剤の接合温度は、１５０、１６０、１７０、１８０、１９０、２００、２１０、２２０、２４０、２５０、２６０、２７０、２８０及び２９０℃、並びに上記値の２つを含むいずれかの範囲とすることができる。
幾つかの実施形態において、接着層２０を与えるフェノキシ樹脂接着剤は、以下の溶媒、すなわち、アセトン、ＮＭＰ、６Ｎ ＨＣｌ、１５％Ｈ２Ｏ２、３０％ＮＨ４ＯＨ、Ｈ２Ｏ中の１０％Ｋｌ、ＥｔＯＨ、ＭｅＯＨ、イソプロピルアルコール（ＩＰＡ）、シクロヘキサン、乳酸エチル、ＰＧＭＥＡ、ＰＧＭＥ、３０％ＨＣｌ、７０％ＨＮＯ３及びそれらの組合せに対する曝露による劣化を受けやすいものではない。
図４は、デバイスウェハ５の背面２６の薄化を示す。デバイスウェハ５は、平坦化プロセス及び／又は研削プロセスをデバイスウェハ５の背面２６に適用することによって薄化することができる。一例において、平坦化及び研削プロセスは、化学機械平坦化（ＣＭＰ）によって提供することができる。代替的な実施形態において、エッチングプロセスを用いて、デバイスウェハ５の背面２６から材料を除去することができる。デバイスウェハ５の背面２６の薄化の後、薄化されたデバイスウェハ５は、５ミクロンから１００ミクロンまでの範囲の厚さＴ３を有することができる。別の実施形態において、薄化されたデバイスウェハ５は、２０ミクロンから５０ミクロンまでの範囲の厚さＴ３を有することができる。１つの例において、薄化されたデバイスウェハ５は、５ミクロンから１０ミクロンまでの範囲の厚さＴ３を有することができる。ハンドリングウェハ２５は、機械的薄化プロセスの間、デバイスウェハ５を支持して、デバイスウェハ５を亀裂などの機械的破損から保護する。
図５は、薄化されたデバイスウェハ５の背面２６のパターン形成の一例を示す。図５に示すパターン形成ステップは、デバイスウェハ５内に組み込まれた半導体デバイス１０に対する相互接続を形成するために使用することができる。例えば、スルーシリカビア（ＴＳＶ）などのビア相互接続３０をデバイスウェハ５のアクティブ領域に対して形成することができる。スルーシリカビア（ＴＳＶ）は、三次元（３Ｄ）マイクロエレクトロニクスデバイスを形成する際にスタックされたデバイスウェハを相互接続するために使用することができる。ビアは、半導体デバイスのアクティブ部分、例えばソース及びドレイン領域１６、１７に対して、フォトレジスト堆積、フォトレジストエッチマスクを形成するためのリソグラフィパターン形成、及びエッチング、例えば異方性エッチングを用いて形成することができる。ビア形成の後、ＣＶＤ、スパッタリング又はめっきなどの堆積方法を用いて導電性金属をビアホールの中に堆積することによって、ビア相互接続３０が形成される。導電性金属は、タングステン、銅、アルミニウム、銀、金及びそれらの合金を含むことができるがそれらに限定されない。
図６は、ハンドリングウェハ２５をデバイスウェハ５から剥離することの実施形態を示す。１つの実施形態において、ハンドリングウェハ２５の剥離は、フェノキシ樹脂を含む接着層２０をアブレーションし、ハンドリングウェハ２５をデバイスウェハ５から除去する、レーザ剥離を含むことができる。レーザ剥離は、２００ｎｍ又は３０８ｎｍのエキシマレーザによって提供することができる。ＵＶレーザは、冷間プロセスを用いて機能することができる。例えば、エキシマレーザによって放出される３０８ｎｍ紫外線は、デバイスウェハ５とガラス製ハンドリングウェハ２５との間の界面付近で吸収され、数百ナノメータしか浸透しない。従って、デバイスウェハ５は、影響を受けないまま残される。さらに、エキシマレーザからの紫外線は、フェノキシ樹脂の接着層２０内の化学結合を直接破壊することによって、主として光化学的手段を通じて剥離する。エキシマレーザは、線形モード、又は段階的及び反復モードで適用することができる。この非熱的プロセスは、接着層２０とガラス製ハンドリングウェハ２５との界面における一時的接着を破壊する。エキシマレーザの適用後、ハンドリングウェハ２５を持ち上げてデバイスウェハ５から取り去ることができる。
幾つかの実施形態において、接着層２０の除去後のフェノキシ樹脂残渣は、ガンマブチロラクトン、乳酸エチル、Ｇａｖｅｓｏｌｖという商品名で知られた他の乳酸エステル異性体、ＮＭＰ、テトラヒドロフラン（ＴＨＦ）、酢酸ＰＭ、メチルイソブチルケトン（ＭＩＢＫ）、メチルエチルケトン（ＭＥＫ）、及びこれらの組合せから成る群から選択される溶媒を用いて除去することができる。
本明細書で説明する方法は、集積回路チップの製造に用いることができる。得られた集積回路チップは、原料ウェハ形態（すなわち複数の非パッケージチップを有する単一ウェハ）、ベアダイとして、又はパッケージ形態で、製造者によって流通されるものとすることができる。後者の場合、チップは、シングルチップパッケージ（例えば、マザーボード又は他の高次キャリアに固定されるリードを有するプラスチックキャリア、）又はマルチチップパッケージ（例えば、片面又は両面相互接続又は埋設相互接続を有するセラミックキャリア）に取り付けられる。いずれの場合でも、チップは次に、他のチップ、ディスクリート回路素子、及び／又は他の信号処理デバイスと共に、（ａ）マザーボードなどの中間製品又は（ｂ）最終製品の一部として集積される。最終製品は、集積回路チップを含むあらゆる製品とすることができ、これは、玩具及び他のローエンド用途から、ディスプレイ、キーボード又は他の入力デバイス、及び中央プロセッサを有する先進的なコンピュータ製品までの範囲にわたる。
以下の実施例は、本開示をさらに例証し且つそこから生じる幾つかの利点を実証するために提示される。開示は、開示された特定の実施例に限定されることを意図するものではない。
ウェハ接合／剥離接着剤を、既知の良好な接着剤の粘度対温度を特徴づけるレオロジーを用いて特徴づけた。このレオロジー分析技術を用いて、ＩｎＣｈｅｍ Ｃｏｒｐ ＮＣから入手可能なビスフェノールＡ／エピクロロヒドリン線形ポリマーのファミリーであるフェノキシ樹脂が、低コスト且つポリイミド接合／剥離接着剤より低温の接着剤として有用であると判定した。図７は、プリイミド接着剤などの典型的な接着剤の粘度を温度の関数として示すプロットである。平行板レオロジー法を用いて、２つのＴＯＫ社の接着剤及び１つのＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ接着剤の複素粘度対温度を分析した。プロット線１０１は、商品名ＴＭＰＲ Ａ０００６を有する接着剤から測定したデータであり、プロット線１０２は、商品名ＴＭＰＲ Ａ０２０６を有する接着剤から測定したデータであり、両方ともＴｏｋｙｏ Ｏｈｋａ Ｋｏｇｙｏ Ｃｏ．（ＴＯＫ Ｃｏ）から入手可能であり、両方ともポリ（メタ）アクリレートの例であると考えられる。プロット線１０３は、商品名ＣＲ２０６の試料から取得したデータであり、これはＢｒｅｗｅｒ Ｓｃｉｅｎｃｅから入手可能であり、これもまたポリ（メタ）アクリレートであると考えられる。図７を参照すると、１７０℃より高い温度において、ＴＭＰＲ Ａ０００６、ＴＭＰＲ Ａ０２０６及びＣＲ２０６によって提供される試料の粘度は、もはや信頼性のある粘度測定が記録できない点まで低下する。
図７のデータを与えたレオロジー分析法を、異なる分子量を有するフェノキシ樹脂にも適用した。フェノキシ樹脂は、ＩｎＣｈｅｍ Ｃｏｒｐ．から入手可能な、商品名ＰＫＨＣ（登録商標）、ＰＫＨＨ（登録商標）又はＰＫＨＪ（登録商標）を有する樹脂によって準備した。温度の関数としての粘度の測定値をフェノキシ樹脂及び上記ポリ（メタ）アクリレート樹脂から取得して、図８及び図９にプロットした。図８は、およそ１６０℃から２１０℃までの温度範囲にわたってポリ（メタ）アクリレート接着剤と比較したフェノキシ樹脂を含む接着剤の粘度の比較を示すプロットである。プロット線２０１は、ＰＫＨＨ（登録商標）フェノキシ樹脂の粘度の測定である。プロット線２０２は、ＰＫＨＪ（登録商標）フェノキシ樹脂の粘度の測定である。プロット線２０３は、ＰＫＣＰ−８０（登録商標）フェノキシ樹脂の粘度の測定である。プロット線２０４は、ＰＫＨＣ−８０（登録商標）フェノキシ樹脂の粘度の測定である。プロット線２０５は、商品名ＴＭＰＲ Ａ０００６を有する接着剤から測定されたデータであり、プロット線２０６は、商品名ＴＭＰＲ Ａ０２０６を有する接着剤から測定されたデータである。
図８は、フェノキシＰＫＨＣ（登録商標）グレードがＴＯＫ接着剤「最高」グレードのポリ（メタ）アクリレート、すなわちＴＭＰＲ Ａ０２０６とほぼ同じ粘度を有し、一方ＰＫＨＨ（登録商標）グレードのフェノキシ樹脂は、１７０℃より高い温度において著しく高い粘度を与えることを示す。ＰＫＨＣ（登録商標）及びＰＫＨＪ（登録商標）グレードのフェノキシ樹脂は、温度変化に応答して本質的に同じ粘度性能を与えた。
図９は、およそ４０℃から２１０℃までの温度範囲にわたってポリ（メタ）アクリレート接着剤と比較したフェノキシ樹脂を含む接着剤の粘度の比較を示すプロットである。プロット線３０１は、商品名ＴＭＰＲ Ａ０００６を有する接着剤から測定されたデータであり、プロット線３０２は、商品名ＴＭＰＲ Ａ０２０６を有する接着剤から測定されたデータであり、これらはＴＯＫ Ｃｏ．から入手可能である。プロット線３０３は、商品名ＣＲ２０６の接着剤試料から取得されたデータであり、これはＢｒｅｗｅｒ Ｓｃｉｅｎｃｅから入手可能である。プロット線３０４は、ニートペレットのＰＫＨＣ（登録商標）フェノキシ樹脂の粘度の測定である。プロット線３０５は、ＰＫＨＪ（登録商標）フェノキシ樹脂の粘度の測定である。プロット線３０６は、ＰＫＨＣ−８０（登録商標）フェノキシ樹脂の粘度の測定である。
図８及び図９にプロットされたデータは、ＰＫＨＣ（登録商標）、ＰＫＨＨ（登録商標）及びＰＫＨＪ（登録商標）などのフェノキシグレード樹脂は、１７０℃より低い温度でＴＯＫポリ（メタ）アクリレート接着剤処方、すなわちＴＭＰＲ Ａ０００６及びＴＭＰＲ Ａ０２０６に匹敵する粘度範囲を有し、１７０℃温度範囲より高い温度範囲においてより高い粘度を有することを示す。
本開示をその好ましい実施形態に関して具体的に示し且つ説明したが、形態及び詳細における上記及び他の変更を本開示の範囲から逸脱することなく行うことができることが当業者には理解されるであろう。従って、本開示は、説明され図示された形態及び詳細そのものに限定されることを意図したものではなく、添付の特許請求の範囲内に入ることを意図したものである。
５：デバイスウェハ
１０：半導体デバイス
１１：ゲート構造体
１２：ゲート誘電体
１３：ゲート導電体
１４：ゲート側壁スペーサ
１５：デバイスウェハの前面
１６：ソース領域
１７：ドレイン領域
１８：絶縁領域
２０：接着剤層
２５：ハンドリングウェハ
２６：デバイスウェハの背面
３０：ビア相互接続

Claims (18)

  1. フェノキシ樹脂を含む接着剤でハンドリングウェハをデバイスウェハの前面に接合することと、
    前記デバイスウェハが前記ハンドリングウェハに接着係合している状態で前記デバイスウェハの背面から前記デバイスウェハを薄化することと、
    前記フェノキシを含む接着剤をレーザ剥離によって除去することであって、ここで前記デバイスウェハが前記ハンドリングウェハから分離される、除去することと、
    を含む、半導体デバイスを形成するための方法。
  2. 前記ハンドリングウェハは、ガラスを含む、請求項１に記載の方法。
  3. 前記ハンドリングウェハを前記デバイスウェハに接合する前に、少なくとも１つの半導体デバイスを前記デバイスウェハの前記前面上に形成することをさらに含む、前記請求項のいずれかに記載の方法。
  4. 前記ハンドリングウェハを前記デバイスウェハに接合することが、
    前記デバイスの前記前面にスピンオン堆積によって前記フェノキシ樹脂の接着剤層を塗工することと、
    前記接着剤層を前記ハンドリングウェハに接触させることと、
    前記接着剤層を３００℃未満の温度で硬化することと、
    を含む、前記請求項のいずれかに記載の方法。
  5. 前記フェノキシ樹脂は、ポリオキシ（２−ヒドロジ−１，３−プロパンジイル）オキシ−１，４−フェニレン（１−メチルエチリデン）−１，４−フェニレンを含む、前記請求項のいずれかに記載の方法。
  6. 前記フェノキシ樹脂は、１６０℃から２１０℃までの範囲の温度において、且つ前記デバイスウェハ及びハンドリングウェハの少なくとも一方に対して８インチウェハサイズの面積当たり少なくとも１０００ｍｂａｒの圧力下で、１００〜１０，０００Ｐａ・秒の範囲の粘度を有する、前記請求項のいずれかに記載の方法。
  7. 前記デバイスウェハを薄化することが、平坦化又は化学機械研磨を含む、前記請求項のいずれかに記載の方法。
  8. 前記フェノキシ樹脂は、４３，０００から５７，０００までの範囲の分子量を有する、前記請求項のいずれかに記載の方法。
  9. 前記デバイスウェハの背面を貫く、少なくとも１つの半導体デバイスに対する相互接続を形成することをさらに含む、請求項３に記載の方法。
  10. 前記レーザ剥離は、エキシマレーザを含む、前記請求項のいずれかに記載の方法。
  11. フェノキシ樹脂を含む接着剤でハンドリングウェハをデバイスウェハの前面に接合することであって、前記接着剤は、３００℃未満の温度で硬化され、硬化したフェノキシ樹脂は、１×１０５Ｐａ・秒より高い粘度を有することができる、接合することと、
    前記デバイスウェハが前記ハンドリングウェハに接着係合している状態で前記デバイスウェハの背面から前記デバイスウェハを薄化することと、
    前記フェノキシ樹脂を含む接着剤を除去することであって、ここで前記デバイスウェハが前記ハンドリングウェハから分離される、除去することと、
    を含む、半導体デバイスを形成するための方法。
  12. 前記ハンドリングウェハは、ガラスを含む、請求項１１に記載の方法。
  13. 前記ハンドリングウェハを前記デバイスウェハに接合する前に、少なくとも１つの半導体デバイスを前記デバイスウェハの前記前面上に形成することをさらに含む、請求項１１又は請求項１２のいずれかに記載の方法。
  14. 前記フェノキシ樹脂は、ポリオキシ（２−ヒドロジ−１，３−プロパンジイル）オキシ−１，４−フェニレン（１−メチルエチリデン）−１，４−フェニレンを含む、請求項１１から請求項１３までのいずれかに記載の方法。
  15. 前記接着剤を除去することは、レーザ剥離を含む、請求項１１から請求項１４までのいずれかに記載の方法。
  16. フェノキシ樹脂を含む接着剤で第１の半導体基板を第２の半導体基板に接合することを含み、前記接着剤は、３００℃未満の温度で硬化され、１５０℃から２５０℃までの範囲の温度において１００から１０，０００Ｐａ・秒の範囲の粘度を有する、
    接着剤接合の方法。
  17. 前記フェノキシ樹脂は、ポリオキシ（２−ヒドロジ−１，３−プロパンジイル）オキシ−１，４−フェニレン（１−メチルエチリデン）−１，４−フェニレンを含む、請求項１６に記載の方法。
  18. 前記フェノキシ樹脂は、４３，０００から５７，０００までの範囲の分子量を有する、請求項１６又は請求項１７のいずれかに記載の方法。
JP2017522935A 2014-11-07 2015-10-19 ウェハ接合用の低温接着性樹脂 Active JP6628256B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/536,175 2014-11-07
US14/536,175 US9324601B1 (en) 2014-11-07 2014-11-07 Low temperature adhesive resins for wafer bonding
PCT/IB2015/058029 WO2016071788A1 (en) 2014-11-07 2015-10-19 Low temperature adhesive resins for wafer bonding

Publications (2)

Publication Number Publication Date
JP2017539082A true JP2017539082A (ja) 2017-12-28
JP6628256B2 JP6628256B2 (ja) 2020-01-08

Family

ID=55754739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017522935A Active JP6628256B2 (ja) 2014-11-07 2015-10-19 ウェハ接合用の低温接着性樹脂

Country Status (7)

Country Link
US (3) US9324601B1 (ja)
JP (1) JP6628256B2 (ja)
CN (1) CN107078047B (ja)
DE (1) DE112015004453B4 (ja)
GB (1) GB2548726A (ja)
TW (1) TWI616504B (ja)
WO (1) WO2016071788A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305505B1 (ko) * 2014-09-29 2021-09-24 삼성전자주식회사 웨이퍼 서포팅 시스템 디본딩 이니시에이터 및 웨이퍼 서포팅 시스템 디본딩 방법
US9324601B1 (en) * 2014-11-07 2016-04-26 International Business Machines Corporation Low temperature adhesive resins for wafer bonding
EP3245263A1 (de) * 2015-01-14 2017-11-22 EV Group E. Thallner GmbH Verfahren und vorrichtung zum lösen eines substrats von einem substratstapel
US9570295B1 (en) 2016-01-29 2017-02-14 International Business Machines Corporation Protective capping layer for spalled gallium nitride
JP6980999B2 (ja) * 2016-12-01 2021-12-15 Jsr株式会社 対象物の処理方法、および半導体装置の製造方法
SG11202005465SA (en) * 2017-12-22 2020-07-29 Brewer Science Inc Laser-releasable bonding materials for 3-d ic applications
US10388516B1 (en) * 2018-01-10 2019-08-20 Facebook Technologies, Llc Method for polymer-assisted chip transfer
TWI675899B (zh) * 2018-04-25 2019-11-01 達興材料股份有限公司 暫時黏著被加工物之方法及黏著劑
JP2019201030A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置の製造方法
WO2020000380A1 (zh) * 2018-06-29 2020-01-02 长江存储科技有限责任公司 半导体结构及其形成方法
US11710669B2 (en) 2020-05-25 2023-07-25 International Business Machines Corporation Precision thin electronics handling integration
WO2022036307A1 (en) * 2020-08-14 2022-02-17 Brewer Science, Inc. Permanent bonding and patterning material
CN113714650A (zh) * 2021-08-25 2021-11-30 大族激光科技产业集团股份有限公司 晶片的制造方法
US11908723B2 (en) 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2007009022A (ja) * 2005-06-29 2007-01-18 Sekisui Chem Co Ltd シート状接着剤、電子部品装置の製造方法及び電子部品装置
WO2007125993A1 (ja) * 2006-04-27 2007-11-08 Asahi Kasei Emd Corporation 導電粒子配置シート及び異方導電性フィルム
US20130213691A1 (en) * 2010-10-08 2013-08-22 Kyoung Soo Park Electronic device
WO2013161864A1 (ja) * 2012-04-26 2013-10-31 新日鉄住金化学株式会社 フィルム状接着剤用組成物及びその製造方法、フィルム状接着剤、並びに、フィルム状接着剤を用いた半導体パッケージ及びその製造方法
WO2014080918A1 (ja) * 2012-11-20 2014-05-30 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ
JP2014143308A (ja) * 2013-01-24 2014-08-07 Hitachi Chemical Co Ltd 仮固定用組成物及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003207779A1 (en) * 2002-03-05 2003-09-22 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US20050224978A1 (en) * 2002-06-24 2005-10-13 Kohichiro Kawate Heat curable adhesive composition, article, semiconductor apparatus and method
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
US20060252234A1 (en) * 2004-07-07 2006-11-09 Lintec Corporation Hardenable pressure sensitive adhesive sheet for dicing/die-bonding and method for manufacturing semiconductor device
JP2011040419A (ja) * 2008-05-22 2011-02-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法及びそのための装置
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
WO2011058999A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 フィルム状接着剤の製造方法、接着シート並びに半導体装置及びその製造方法
US7883991B1 (en) 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
KR101692955B1 (ko) * 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR101362868B1 (ko) 2010-12-29 2014-02-14 제일모직주식회사 이중층 이방성 도전성 필름
CN103930502B (zh) * 2011-11-14 2016-04-27 Lg化学株式会社 粘合膜和使用该粘合膜封装有机电子器件的方法
US9029238B2 (en) * 2012-10-11 2015-05-12 International Business Machines Corporation Advanced handler wafer bonding and debonding
US9761474B2 (en) * 2013-12-19 2017-09-12 Micron Technology, Inc. Methods for processing semiconductor devices
US9324601B1 (en) * 2014-11-07 2016-04-26 International Business Machines Corporation Low temperature adhesive resins for wafer bonding

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) * 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2007009022A (ja) * 2005-06-29 2007-01-18 Sekisui Chem Co Ltd シート状接着剤、電子部品装置の製造方法及び電子部品装置
WO2007125993A1 (ja) * 2006-04-27 2007-11-08 Asahi Kasei Emd Corporation 導電粒子配置シート及び異方導電性フィルム
US20130213691A1 (en) * 2010-10-08 2013-08-22 Kyoung Soo Park Electronic device
WO2013161864A1 (ja) * 2012-04-26 2013-10-31 新日鉄住金化学株式会社 フィルム状接着剤用組成物及びその製造方法、フィルム状接着剤、並びに、フィルム状接着剤を用いた半導体パッケージ及びその製造方法
WO2014080918A1 (ja) * 2012-11-20 2014-05-30 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ
JP2014143308A (ja) * 2013-01-24 2014-08-07 Hitachi Chemical Co Ltd 仮固定用組成物及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201619336A (zh) 2016-06-01
US20160204015A1 (en) 2016-07-14
US20160133498A1 (en) 2016-05-12
CN107078047A (zh) 2017-08-18
CN107078047B (zh) 2020-04-21
WO2016071788A1 (en) 2016-05-12
DE112015004453B4 (de) 2022-01-27
JP6628256B2 (ja) 2020-01-08
US9324601B1 (en) 2016-04-26
TWI616504B (zh) 2018-03-01
US9748131B2 (en) 2017-08-29
US20160133501A1 (en) 2016-05-12
US9601364B2 (en) 2017-03-21
DE112015004453T5 (de) 2017-07-20
GB2548726A (en) 2017-09-27
GB201707907D0 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
JP6628256B2 (ja) ウェハ接合用の低温接着性樹脂
CN105428323B (zh) 具有带聚合物衬底的半导体器件的印刷电路模块以及其制造方法
US20230115122A1 (en) Method of bonding thin substrates
US9368468B2 (en) Thin integrated circuit chip-on-board assembly
US7704874B1 (en) Method for fabricating a frontside through-wafer via in a processed wafer and related structure
WO2016071785A1 (en) Adhesive resins for wafer bonding
US8072044B2 (en) Semiconductor die containing lateral edge shapes and textures
US8912637B1 (en) Self-adhesive die
JP2013125971A (ja) 半導体装置の製造のための複合ウェハ
TW202015193A (zh) 具有增強之效能的ｒｆ裝置及其形成方法
US10894935B2 (en) Composition for removing silicone resins and method of thinning substrate by using the same
CN113649709A (zh) 晶圆切割方法
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
US11710656B2 (en) Method of forming semiconductor-on-insulator (SOI) substrate
US20220336265A1 (en) Method of forming semiconductor-on-insulator (soi) substrate
US20160035560A1 (en) Carrier System For Processing Semiconductor Substrates, and Methods Thereof
JP2007053225A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20190623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191107

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20191120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191126

R150 Certificate of patent or registration of utility model

Ref document number: 6628256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150