JP2002368809A

JP2002368809A - ショートセル分離装置

Info

Publication number: JP2002368809A
Application number: JP2002070763A
Authority: JP
Inventors: Kazue Miura; 和恵三浦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-04-03
Filing date: 2002-03-14
Publication date: 2002-12-20

Abstract

(57)【要約】【課題】滞留又は廃棄させることなく２つのＡＴＭセ
ルにまたがるショートセルの処理を効率化できると共
に、処理に必要なセル格納領域の削減を図ったショート
セル分離装置を提供する。【解決手段】ショートセル分離処理の前段に、受信し
たＡＴＭセルを一旦格納するＡＴＭセル格納バッファ２
を設け、分離処理が可能なタイミングまでＡＴＭセルを
保持する。また、装置内で運用しているＡＴＭセル種別
毎に、またがり情報を管理する領域を有するまたがりセ
ル格納バッファ６を設ける。またがり情報は、セルのま
たがりの有無を示すフラグ、またがりセルを含むＡＴＭ
セルのペイロード部、及びまたがりセルの位置を示すオ
フセットアドレス値で構成される。これにより、処理し
ているセルのまたがり有無の判定、またがりセルの結合
処理を、効率的に行うことが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ショートセル分離
装置に関し、より特定的には、非同期転送モード（ＡＴ
Ｍ：Asynchronous Transfer Mode）を用いた通信方式に
おける、ディジタル情報が可変長のショートセル形態で
ペイロードに多重されたＡＴＭセルからショートセルを
分離する装置に関する。

【０００２】

【従来の技術】周知のように、音声、動画及び静止画デ
ータ等の大容量データを高速に伝送する技術として、Ａ
ＴＭを用いた通信方式がある。このＡＴＭ通信方式で
は、５３オクテット(octet) 固定長のＡＴＭセルに、音
声、動画及び静止画データを分割及び格納して、データ
伝送が行われる。現在、ＩＴＵ−Ｔ（国際電気通信連合
・電気通信標準化部門）によって、ＡＴＭレイヤで提供
できるサービスの高機能化を実現すべく、上位レイヤで
あるＡＴＭアダプテーションレイヤ（ＡＡＬ：ATM Adap
tation Layer）について標準化が行われている。特に、
ＩＴＵ−Ｔ勧告Ｉ．３６３．２には、可変長の短いデー
タ（ＡＴＭセルのペイロード長よりも短いデータ）の伝
送に対して帯域使用効率がよい、ＡＡＬタイプ２が定義
されている。

【０００３】ＡＴＭ伝送路上で可変長の短いデータを伝
送する場合、ショートセルと呼ばれるセルを用い、帯域
を効率よく使用して伝送するために、固定長であるＡＴ
Ｍセルにショートセルを多重して伝送する。ＩＴＵ−Ｔ
勧告Ｉ．３６３．２では、複数のショートセルをＡＴＭ
セルに多重する手法、及び複数のショートセルが多重さ
れたＡＴＭセルをショートセル毎に分離する手法、につ
いて明記されている。その特徴としては、複数の可変長
のショートセルがＡＴＭセルに多重化される場合、１つ
のＡＴＭセルに全てを多重できないショートセルについ
ては、多重できない残りのセル部分が次のＡＴＭセルに
またがって多重される（図１６）。このため、ＡＴＭセ
ルからショートセルを分離する場合には、２つのＡＴＭ
セルにまたがって多重されたセル部分を結合させて、１
つのショートセルにする処理が行われる。なお、以下の
説明では、２つのＡＴＭセルにまたがったショートセル
に関して先行するＡＴＭセルに多重されたセル部分を
「またがりセル前半部分」と、後続するＡＴＭセルに多
重されたセル部分を「またがりセル後半部分」と表記す
る。

【０００４】図１７に、ＡＡＬタイプ２におけるＡＴＭ
セル及びショートセルのパケット構造を示す。ＡＴＭセ
ルは、５オクテットのヘッダ部及び４８オクテットのペ
イロード部で構成される。ヘッダ部は、４ビット(bit)
のフロー制御（ＧＦＣ：Generic FlowControl）、８ビ
ットの仮想パス識別子（ＶＰＩ：Virtual Path Identif
ier ）、１６ビットの仮想チャネル識別子（ＶＣＩ：Vi
rtual Channel Identifier）、３ビットのペイロードタ
イプ（ＰＴ：Payload Type）、１ビットのセル損失優先
度（ＣＬＰ：Cell Loss Priority）及び８ビットのヘッ
ダ誤り制御（ＨＥＣ：Header Error Control）からな
る。ペイロード部の先頭の１オクテットは、スタートフ
ィールド（ＳＴＦ：Start Field ）であり、残りの４７
オクテットが、ショートセルが多重される領域である。
ＳＴＦは、６ビット(bit) のオフセットフィールド（Ｏ
ＳＦ：Offset Field）、１ビットのシーケンス番号（Ｓ
Ｎ：SequenceNumber ）及び１ビットのパリティ（Ｐ：P
arity）からなる。ＯＳＦは、ＳＴＦの終わりから先頭
のショートセルの開始位置までのオクテット数を示す。
従って、ショートセルのまたがりが発生していない場合
には、ＯＳＦは「０」となる。

【０００５】ショートセルは、３オクテットのＣＰＳパ
ケットヘッダ（ＣＰＳ−ＰＨ：Common Part Sublayer P
acket Header）及び可変長のＣＰＳパケットペイロード
（ＣＰＳ−ＰＰ：CPS Packet Payload）で構成される。
ＣＰＳ−ＰＨは、８ビットのチャネル識別子（ＣＩＤ：
Channel Identifier）、６ビットのショートセルペイロ
ード長（ＬＩ：Length Indication ）、５ビットのユー
ザ間表示（ＵＵＩ：User-to-User Indication ）及び５
ビットのヘッダ誤り制御（ＳＣ−ＨＥＣ：Short Cell-H
eader Error Control ）からなる。ＬＩは、実際のショ
ートセルペイロード長から「１」を減算した値となる。
ＣＰＳ−ＰＰは、１〜４５オクテットのユーザデータ
（ＣＰＳ−ＩＮＦＯ：CPS-Interface Data）からなる。
なお、ＣＰＳ−ＩＮＦＯは、設定によって１〜６１オク
テットの範囲を取り得る。

【０００６】図１８は、ＩＴＵ−Ｔ勧告Ｉ．３６３．２
に準拠させた処理を行う一般的なショートセル分離装置
の構成例を示すブロック図である。図１８において、一
般的なショートセル分離装置は、ショートセル分離処理
部７１と、またがりセル格納バッファ７２と、書き込み
制御部７３と、ショートセル格納バッファ７４と、読み
出し制御部７５と、出力制御部７６とを備える。ショー
トセル分離処理部７１は、ＡＴＭセルを入力し、ＡＴＭ
セルに多重されたショートセルをそれぞれ分離する。こ
こで、ショートセル分離処理部７１は、分離したセルが
またがりセル前半部分である場合、そのセルをまたがり
セル格納バッファ７２に格納する。また、ショートセル
分離処理部７１は、分離したセルがまたがりセル後半部
分である場合、対応するまたがりセル前半部分をまたが
りセル格納バッファ７２から読み出して、１つのショー
トセルに結合させる。書き込み制御部７３は、ショート
セル分離処理部７１で分離（及び結合）されたショート
セルを、ショートセル格納バッファ７４に格納する。こ
のショートセル格納バッファ７４に格納されたそれぞれ
のショートセルは、外部装置（図示せず）への出力が可
能なタイミングで、読み出し制御部７５によって読み出
され、外部装置に合わせた形式で出力制御部７６から送
出される。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来のショートセル分離装置のような、ショートセル
分離処理部７１より後段にショートセル格納バッファ７
４を設ける構成だと、ＡＴＭセルの入力が一時的なタイ
ミングで大量に発生し、ショートセル分離処理及び出力
処理が間に合わない場合には、装置外部でのＡＴＭセル
の滞留又は廃棄が発生してしまう。このため、２つのＡ
ＴＭセルにまたがるショートセルの処理を効率化するこ
とが重要な課題となる。

【０００８】また、従来のショートセル分離装置では、
外部装置への出力が可能なタイミングを待たなければな
らないため、ショートセル格納バッファ７４には、分離
されたショートセルを格納できる領域を十分に確保して
おく必要がある。具体的には、最大長である４８（又は
６４）オクテットのショートセル格納領域を、１つのＡ
ＴＭセルに多重されている全てが４オクテットの最短シ
ョートセルである場合を想定して、１２（又は１６）個
分だけ確保しておく必要がある（図１９）。このため、
４オクテットの最短ショートセルが多いほど、バッファ
容量を無駄に消費することとなり、記憶資源の効率的活
用も重要な課題となる。

【０００９】それ故に、本発明の目的は、滞留又は廃棄
させることなく２つのＡＴＭセルにまたがるショートセ
ルの処理を効率化できると共に、処理に必要なセル格納
領域の削減を図ったショートセル分離装置を提供するこ
とである。

【００１０】

【課題を解決するための手段および発明の効果】第１の
発明は、ＡＴＭの通信方式に用いられるＡＴＭセルか
ら、ペイロード部に多重されたショートセルを分離する
ショートセル分離装置であって、ＡＴＭセルを格納する
ＡＴＭセル格納バッファと、外部装置からＡＴＭセルを
入力し、ＡＴＭセル格納バッファへの書き込みを行う書
き込み制御部と、後段の処理ブロックにおいてショート
セル分離処理及び出力処理が可能なことを示す所定の処
理許可に従って、ＡＴＭセル格納バッファから処理対象
のＡＴＭセルを読み出す読み出し制御部と、読み出し制
御部で読み出されたＡＴＭセルを受け取り、ＡＴＭセル
からペイロード部に多重されているショートセルをそれ
ぞれ分離するショートセル分離処理部と、ショートセル
分離処理部におけるショートセル分離処理で発生したま
たがりセルに関するまたがり情報を格納するまたがりセ
ル格納バッファと、ショートセル分離処理部で分離され
たショートセルを、外部装置に対応する形式で順次送出
する出力制御部とを備える。

【００１１】第２の発明は、第１の発明に従属する発明
であって、またがりセル格納バッファには、装置内で運
用されるＡＴＭセル種別毎に格納領域が設けられ、ＡＴ
Ｍセル種別毎にまたがり情報が格納されることを特徴と
する。

【００１２】第３の発明は、第２の発明に従属する発明
であって、またがり情報として、またがりセルの有無を
示すまたがりフラグ、またがりセルを含むＡＴＭセルの
ペイロード部、及びペイロード部内のまたがりセル位置
を示すオフセットアドレス値が、格納されることを特徴
とする。

【００１３】第４の発明は、第３の発明に従属する発明
であって、読み出し制御部は、処理許可を受けると、Ａ
ＴＭセル格納バッファから処理対象のＡＴＭセルのヘッ
ダ部を読み出し、ヘッダ部の情報からＡＴＭセル種別を
判定し、判定したＡＴＭセル種別に関してまたがり処理
が必要か否かを、またがりセル格納バッファに格納され
ているまたがりフラグから判断し、またがり有りの判断
である場合、読み出し制御部は、またがり有り情報をシ
ョートセル分離処理部に通知し、ショートセル分離処理
部は、またがり有り情報の通知に応じて、またがりセル
格納バッファからオフセットアドレス値で示されたまた
がりセルを読み出し、読み出し完了を読み出し制御部へ
通知し、読み出し制御部は、読み出し完了の通知に応じ
て、ＡＴＭセル格納バッファから処理対象のＡＴＭセル
のペイロード部を読み出して、ショートセル分離処理部
に送出すると共に、またがりセル格納バッファの対応す
る領域に書き込み、ショートセル分離処理部は、読み出
し制御部から送出されるＡＴＭセルのペイロード部をシ
ョートセルに順次分離し、またがり無しの判断である場
合、読み出し制御部は、ＡＴＭセル格納バッファから処
理対象のＡＴＭセルのペイロード部を読み出して、ショ
ートセル分離処理部に送出すると共に、またがりセル格
納バッファの対応する領域に書き込み、ショートセル分
離処理部は、読み出し制御部から送出されるＡＴＭセル
のペイロード部をショートセルに順次分離することを特
徴とする。

【００１４】上記のように、第１〜第４の発明によれ
ば、ショートセル分離処理部よりも前段にＡＴＭセル格
納バッファを設ける。これにより、ＡＴＭセルの入力が
一時的なタイミングで大量に発生し、ショートセル分離
処理及び出力処理が間に合わない場合でも、必要なセル
格納領域を増やすことなく、処理可能なタイミングまで
セルを保持することが可能となる。さらに、第２〜第４
の発明によれば、またがりセルをＡＴＭセル種別毎に管
理するので、２つのＡＴＭセルにまたがっているショー
トセルの結合処理を効率よく行うことが可能となる。

【００１５】第５の発明は、第１〜第４の発明に従属す
る発明であって、ショートセルのヘッダ部に含まれるチ
ャネル識別子及びショートセルが分離処理前に多重され
ていたＡＴＭセルのヘッダ部に含まれる情報から、所定
の新たなヘッダ値を決定するヘッダ変換部をさらに備
え、出力制御部は、ヘッダ変換部で決定された新たなヘ
ッダ値を有する標準形式の新たなＡＴＭセルに、ショー
トセル分離処理部で分離されたショートセルを多重させ
て出力することを特徴とする。

【００１６】上記のように、第５の発明によれば、外部
装置との接続にＡＴＭ伝送路が用いられている場合に、
ＡＴＭセルから分離したショートセルを再びＡＴＭセル
形式に変換して送出することを容易に実現できる。

【００１７】第６の発明は、第１〜第４の発明に従属す
る発明であって、外部装置からＡＴＭセルを入力し、Ａ
ＴＭセルのヘッダ部に含まれる情報から装置内で運用さ
れるＡＴＭセル種別を判定し、この判定結果に応じて、
ＡＴＭセル種別毎に予め定められたＡＴＭセル種別ＩＤ
をＡＴＭセルの先頭に付加する書き込みヘッダ判定部を
さらに備え、書き込み制御部は、書き込みヘッダ判定部
でＡＴＭセル種別ＩＤが付加されたＡＴＭセルを入力す
ることを特徴とする。

【００１８】第７の発明は、第１〜第４の発明に従属す
る発明であって、外部装置からＡＴＭセルを入力し、Ａ
ＴＭセルのヘッダ部に含まれる情報から装置内で運用さ
れるＡＴＭセル種別を判定し、この判定結果に応じて、
ＡＴＭセル種別毎に予め定められたＡＴＭセル種別ＩＤ
に従ってＡＴＭセルのヘッダ部を書き換える書き込みヘ
ッダ判定部をさらに備え、書き込み制御部は、書き込み
ヘッダ判定部でヘッダ部が書き換えられたＡＴＭセルを
入力することを特徴とする。

【００１９】上記のように、第６及び第７の発明によれ
ば、ＡＴＭセル格納バッファの格納領域を削減すること
ができると共に、読み出し制御部によるヘッダ部の読み
出し及び種別判断に必要な時間の短縮も期待できる。

【００２０】第８の発明は、第１〜第４の発明に従属す
る発明であって、外部装置からＡＴＭセルを入力し、Ａ
ＴＭセルのヘッダ部に含まれる情報から装置内で運用さ
れるＡＴＭセル種別を判定し、この判定結果に応じて、
ＡＴＭセルが予め定められた優先セルだと判断される場
合、ＡＴＭセルを出力制御部へ直接送出する書き込みヘ
ッダ判定部をさらに備えることを特徴とする。

【００２１】第９の発明は、第８の発明に従属する発明
であって、優先セルが、処理遅延可能時間が制限されて
おり、かつ１つのショートセルだけが多重されているＩ
ＴＵ−Ｔで定義されたＡＡＬタイプ２形式のＡＴＭセル
及び標準形式のＡＴＭセルであることを特徴とする。

【００２２】上記のように、第８及び第９の発明によれ
ば、処理遅延時間が制限されている等のＡＴＭセル（Ａ
ＡＬタイプ２形式及び標準形式）を、分離処理を介すこ
となく優先的に送出することができる。

【００２３】第１０の発明は、第１〜第３の発明に従属
する発明であって、読み出し制御部で読み出されたＡＴ
Ｍセルを受け取り、ＡＴＭセルがＩＴＵ−Ｔで定義され
たＡＡＬタイプ２形式かそれ以外の標準形式かを判定
し、標準形式であると判定した場合、ＡＴＭセルを出力
制御部へ直接送出する読み出しヘッダ判定部をさらに備
え、ショートセル分離処理部は、読み出しヘッダ判定部
を介して、読み出し制御部で読み出されたＡＡＬタイプ
２形式のＡＴＭセルだけを受け取ることを特徴とする。

【００２４】上記のように、第１０の発明によれば、標
準形式のＡＴＭセルとＡＡＬタイプ２形式のＡＴＭセル
とが混在して入力される場合にも、ＡＡＬタイプ２形式
のＡＴＭセルだけにショートセル分離処理を実行させる
ことができる。

【００２５】第１１の発明は、第１〜第３の発明に従属
する発明であって、ショートセルのヘッダ部に含まれる
チャネル識別子及びショートセルが分離処理前に多重さ
れていたＡＴＭセルのヘッダ部に含まれる情報から、及
び分離処理されない標準形式のＡＴＭセルのヘッダ部に
含まれる情報から、所定の新たなＡＴＭセルのヘッダ値
を決定するヘッダ変換部と、読み出し制御部で読み出さ
れたＡＴＭセルを受け取り、ＡＴＭセルがＩＴＵ−Ｔで
定義されたＡＡＬタイプ２形式かそれ以外の標準形式か
を判定し、標準形式であると判定した場合、ＡＴＭセル
をヘッダ変換部へ直接送出する読み出しヘッダ判定部と
をさらに備え、ショートセル分離処理部は、読み出しヘ
ッダ判定部を介して、読み出し制御部で読み出されたＡ
ＡＬタイプ２形式のＡＴＭセルだけを受け取り、出力制
御部は、ショートセル分離処理部で分離されたショート
セルを、ヘッダ変換部で決定された新たなヘッダ値を有
する標準形式の新たなＡＴＭセルに多重させて出力し、
読み出しヘッダ判定部から直接送出される標準形式のＡ
ＴＭセルを、ヘッダ部の値をヘッダ変換部で決定された
新たなヘッダ値に変換して出力することを特徴とする。

【００２６】第１２の発明は、第１〜第３の発明に従属
する発明であって、ショートセルのヘッダ部に含まれる
チャネル識別子及びショートセルが分離処理前に多重さ
れていたＡＴＭセルのヘッダ部に含まれる情報から、及
び分離処理されない標準形式のＡＴＭセルのヘッダ部に
含まれる情報から、所定の新たなＡＴＭセルのヘッダ値
を決定するヘッダ変換部と、外部装置からＡＴＭセルを
入力し、ＡＴＭセルのヘッダ部に含まれる情報から装置
内で運用されるＡＴＭセル種別を判定し、この判定結果
に応じて、ＡＴＭセルが予め定められた優先セルだと判
断される場合、ＡＴＭセルをヘッダ変換部へ直接送出す
る書き込みヘッダ判定部と、読み出し制御部で読み出さ
れたＡＴＭセルを受け取り、ＡＴＭセルがＩＴＵ−Ｔで
定義されたＡＡＬタイプ２形式かそれ以外の標準形式か
を判定し、標準形式であると判定した場合、ＡＴＭセル
をヘッダ変換部へ直接送出する読み出しヘッダ判定部と
をさらに備え、ショートセル分離処理部は、読み出しヘ
ッダ判定部を介して、読み出し制御部で読み出されたＡ
ＡＬタイプ２形式のＡＴＭセルだけを受け取り、出力制
御部は、ショートセル分離処理部で分離されたショート
セルは、ヘッダ変換部で決定された新たなヘッダ値を有
する標準形式の新たなＡＴＭセルに多重させて出力し、
読み出しヘッダ判定部から直接送出される標準形式のＡ
ＴＭセルは、ヘッダ部の値をヘッダ変換部で決定された
新たなヘッダ値に変換して出力することを特徴とする。

【００２７】第１３の発明は、第１０〜第１２の発明に
従属する発明であって、読み出し制御部は、処理許可を
受けると、ＡＴＭセル格納バッファから処理対象のＡＴ
Ｍセルのヘッダ部を読み出して、読み出しヘッダ判定部
へ送出し、読み出しヘッダ判定部は、読み出し制御部か
ら受けるヘッダ部の情報からＡＴＭセル種別を判定し、
ＡＴＭセルが標準形式であると判定した場合、ＡＴＭセ
ルをヘッダ変換部へ直接送出し、ＡＴＭセルがＡＡＬタ
イプ２形式であると判定した場合、判定したＡＴＭセル
種別に関してまたがり処理が必要か否かを、またがりセ
ル格納バッファに格納されているまたがりフラグから判
断し、またがり有りの判断である場合、読み出しヘッダ
判定部は、またがり有り情報をショートセル分離処理部
に通知し、ショートセル分離処理部は、またがり有り情
報の通知に応じて、またがりセル格納バッファからオフ
セットアドレス値で示されたまたがりセルを読み出し、
読み出し完了を読み出し制御部へ通知し、読み出し制御
部は、読み出し完了の通知に応じて、ＡＴＭセル格納バ
ッファから処理対象のＡＴＭセルのペイロード部を読み
出して、読み出しヘッダ判定部へ送出し、読み出しヘッ
ダ判定部は、読み出し制御部から送出されるＡＴＭセル
のペイロード部をショートセル分離処理部に送出すると
共に、またがりセル格納バッファの対応する領域に書き
込み、ショートセル分離処理部は、読み出しヘッダ判定
部から送出されるＡＴＭセルのペイロード部をショート
セルに順次分離し、またがり無しの判断である場合、読
み出しヘッダ判定部は、読み出し部によってＡＴＭセル
格納バッファから読み出された処理対象のＡＴＭセルの
ペイロード部を、ショートセル分離処理部に送出すると
共に、またがりセル格納バッファの対応する領域に書き
込み、ショートセル分離処理部は、読み出しヘッダ判定
部から送出されるＡＴＭセルのペイロード部をショート
セルに順次分離することを特徴とする。

【００２８】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係るショートセル分離装置の構成
を示すブロック図である。図１において、第１の実施形
態に係るショートセル分離装置は、書き込み制御部１
と、ＡＴＭセル格納バッファ２と、読み出し制御部３
と、ショートセル分離処理部４と、またがりセル格納バ
ッファ６と、出力制御部５とを備える。なお、各説明に
用いる図では、セルの流れを太線矢印で示し、制御信号
の流れを細線矢印で示すことにする。まず、第１の実施
形態に係るショートセル分離装置の各構成を、図２〜図
４をさらに参照して説明する。

【００２９】図２は、ＡＴＭセル格納バッファ２の領域
構成の一例を説明する図である。ＡＴＭセル格納バッフ
ァ２には、５３オクテットのＡＴＭセルを格納する領域
が、複数設けられる。この領域の数は、書き込み制御部
１と読み出し制御部３との処理能力差に応じて、ＡＴＭ
セルの滞留又は廃棄が生じないように決定される。ま
た、ＡＴＭセル格納バッファ２に対する書き込み制御部
１及び読み出し制御部３の処理は、それぞれ独立して行
われる。このため、ＡＴＭセル格納バッファ２では、巡
回的に制御される書き込み領域を示すライトポインタ
（ＷＰ）及び読み出し領域を示すリードポインタ（Ｒ
Ｐ）を用いて、リングバッファ形式によるＡＴＭセル格
納領域の管理が行われる。

【００３０】図３は、またがりセル格納バッファ６の領
域構成の一例を説明する図である。またがりセル格納バ
ッファ６には、装置内で運用されるＡＴＭセル種別
（１）〜（ｎ）毎に、ショートセルのまたがりセル前半
部分を格納するためのまたがりセル格納領域６₁〜６_n
が設けられる。ＡＴＭセル種別（１）〜（ｎ）は、ＡＴ
Ｍセルのヘッダ部に格納されるＶＰＩ値及びＶＣＩ値等
に基づいた分類であり（図１７を参照）、その種別数ｎ
は、これら識別子の可能な組み合わせによって予め定め
られる。各またがりセル格納領域６₁〜６_nには、また
がりセル前半部分を含むＡＴＭセルのペイロード部（４
８オクテット）を格納する領域６₁₃〜６_n3、セルのまた
がりの有無を示すまたがりフラグを設定する領域６₁₁〜
６_n1、及び領域６₁₃〜６_n3に格納されるペイロード部の
またがりセル前半部分の開始位置を与えるオフセットア
ドレス値を設定する領域６₁₂〜６_n2が、それぞれ設けら
れる。例えば、セルのまたがりが有る場合には「１」
が、セルのまたがりが無い場合（及び初期設定の場合）
には「０」が、各領域６₁₁〜６_n1に個別に設定される。
また、各領域６₁₂〜６_n2には、００ｈ〜２Ｆｈの範囲で
オフセットアドレス値が個別に設定される。

【００３１】書き込み制御部１は、外部装置からＡＴＭ
セルを受信して、ＡＴＭセル格納バッファ２のライトポ
インタで示される空き領域に書き込む。１つのＡＴＭセ
ルの書き込みが終わると、書き込み制御部１は、予め定
められた手法に従って、ＡＴＭセル格納バッファ２のラ
イトポインタの位置を、次の空き領域に巡回的に移動さ
せる。

【００３２】図４は、読み出し制御部３及びショートセ
ル分離処理部４の処理動作を示すフローチャートであ
る。読み出し制御部３は、ＡＴＭセル格納バッファ２に
処理すべきＡＴＭセルが格納されている場合、そのＡＴ
Ｍセルの読み出し処理を開始してもよいか否かを、ショ
ートセル分離処理部４から通知される処理許可によって
判断する（ステップＳ２１，Ｓ２２）。この処理許可
は、出力制御部５がショートセル分離処理部４で分離さ
れたショートセルを、内部に貯めることなく直ちに外部
装置に送出可能となった時点、かつ、ショートセル分離
処理部４が次のＡＴＭセルのショートセル分離処理が可
能となった時点で、読み出し制御部３に通知される。処
理許可が通知されると、読み出し制御部３は、ＡＴＭセ
ル格納バッファ２のリードポインタで示されている領域
に格納されているＡＴＭセルのヘッダ部を読み出す（ス
テップＳ２３）。次に、読み出し制御部３は、読み出し
たヘッダ部からＡＴＭセル種別（ｍ）を判定し（ｍは、
１〜ｎのいずれか）、その種別（ｍ）のＡＴＭセル処理
において現在またがりが発生しているか否かを、またが
りセル格納バッファ６の領域６_m1に設定されているまた
がりフラグを参照して判断する（ステップＳ２３，Ｓ２
４）。そして、ＡＴＭセル種別（ｍ）においてまたがり
が有ると判断した場合には、読み出し制御部３は、ショ
ートセル分離処理部４へまたがり有り情報を通知する
（ステップＳ２６）。一方、ＡＴＭセル種別（ｍ）にお
いてまたがりが無いと判断した場合には、読み出し制御
部３は、リードポインタ指示のＡＴＭセルのペイロード
部を読み出して、ショートセル分離処理部４へ出力する
と共に、またがりセル格納バッファ６の領域６_m3に格納
する（ステップＳ２５，Ｓ２８）。

【００３３】ショートセル分離処理部４は、読み出し制
御部３から通知されるまたがり情報に応じて、ＩＴＵ−
Ｔ勧告Ｉ．３６３．２に準拠したＡＴＭセルのショート
セル分離処理を以下のように実施する。またがり有り情
報の通知がない場合、ショートセル分離処理部４は、読
み出し制御部３から読み出されるＡＴＭセルのペイロー
ド部を順にショートセルへ分離して行く。またがり有り
情報の通知がある場合、ショートセル分離処理部４は、
またがりセル格納バッファ６のＡＴＭセル種別（ｍ）の
領域６_m3から、領域６_m2に設定されたオフセットアドレ
ス値で示される位置以降のペイロード部、すなわちまた
がりセル前半部分を読み出す（ステップＳ２７）。この
とき、ショートセル分離処理部４は、またがりセル前半
部分を読み出したＡＴＭセル種別（ｍ）の領域６_m1をリ
セット、上述した例の場合には「０」を設定する。ま
た、ショートセル分離処理部４は、またがりセル前半部
分の読み出しを完了した旨を、読み出し制御部３へ通知
する。この完了通知に応じて、読み出し制御部３は、リ
ードポインタ指示のＡＴＭセルのペイロード部を読み出
して、ショートセル分離処理部４へ出力すると同時に、
またがりセル格納バッファ６の領域６_m3に格納する（ス
テップＳ２８）。そして、ショートセル分離処理部４
は、読み出し制御部３から読み出されるＡＴＭセルのペ
イロード部の先頭、すなわちまたがりセル後半部分を、
またがりセル前半部分に結合させてショートセルをまず
生成し、その後、続くＡＴＭセルのペイロード部を順に
ショートセルへ分離して行く。

【００３４】そして、ＡＴＭセルのペイロード部のショ
ートセル分離処理を実行した結果、最後のショートセル
がまたがりセル前半部分に該当する場合（ステップＳ２
９，Ｙｅｓ）、ショートセル分離処理部４は、またがり
セル格納バッファ６のＡＴＭセル種別（ｍ）の領域６_m1
に、またがり有りのフラグ、上述した例の場合には
「１」を設定すると共に、領域６_m2に、読み出し制御部
３によって領域６_m3書き込まれたＡＴＭセルのペイロー
ド部内のまたがりセル前半部分の位置を示すオフセット
アドレス値を設定する（ステップＳ３０）。

【００３５】上記ステップＳ２１〜Ｓ３０の処理が、Ａ
ＴＭセル格納バッファ２に格納されているＡＴＭセル毎
に繰り返し行われることで、ＡＴＭセルに多重されてい
るショートセルの分離が適切に行われる。なお、１つの
ＡＴＭセルのペイロード部の読み出しが終わると、読み
出し制御部３は、ＡＴＭセル格納バッファ２のリードポ
インタの位置を、次に処理対象となるＡＴＭセルが格納
された領域に巡回的に移動させる。このショートセル分
離処理部４で分離処理された各ショートセルは、外部装
置に合わせた形式で出力制御部５から順次送出される。

【００３６】次に、図５〜図９をさらに参照して、第１
の実施形態に係るショートセル分離装置で行われる処理
動作を、具体例に沿って説明する。図５〜図９は、外部
装置から５つのＡＴＭセル５１〜５５が順に入力された
場合のショートセル分離処理手順を、時間的な流れで表
した図である。なお、同図中、ＡＴＭセル種別に応じて
ＡＴＭセルのヘッダ部をＡ、Ｂ及びＣと表現している。
また、ＡＴＭセル内部に多重された各ショートセルを、
ＡＴＭセル種別に対応させて、それぞれａ１、ａ２…、
ｂ１、ｂ２…及びｃ１、ｃ２…と表現している。また、
網掛けセルは、またがりセル前半部分又は後半部分であ
ることを示している。なお、ＡＴＭセル５１〜５５のＡ
ＴＭセル格納バッファ２への書き込みが、書き込み制御
部１によってすでに完了している時点から、ショートセ
ル分離処理を説明することにする。

【００３７】図５を参照して、ショートセル分離処理部
４から処理許可が通知されると、読み出し制御部３は、
リードポインタ（ＲＰ）が指示するＡＴＭセル５１のヘ
ッダ部をＡＴＭセル格納バッファ２から読み出す。次
に、読み出し制御部３は、ヘッダ部の種別Ａに従って、
またがりセル格納バッファ６の領域６_A1を参照する。こ
の場合、ＡＴＭセル種別Ａに関して処理すべきまたがり
セル前半部分が無い（初期値「０」が設定されている）
ので、読み出し制御部３は、またがり無しと判断して、
ＡＴＭセル５１のペイロード部をＡＴＭセル格納バッフ
ァ２から読み出し、ショートセル分離処理部４へ順次送
出する。読み出しが完了した場合、ＡＴＭセル格納バッ
ファ２のリードポインタの位置が更新される。さらに、
読み出し制御部３は、ＡＴＭセル５１のペイロード部を
またがりセル格納バッファ６の領域６_A3に書き込む（図
６を参照）。ショートセル分離処理部４は、読み出し制
御部３から受けるＡＴＭセル５１をセルａ１及びセルａ
２に分離する。ここで、セルａ１は、完成されたショー
トセルなので、出力制御部５へ送出される。しかし、こ
のセルａ２は、またがりセル前半部分であるので、ショ
ートセル分離処理部４は、またがりセル格納バッファ６
の領域６_A1に「１」を設定すると共に、領域６_A2にＡＴ
Ｍセル５１のペイロード部におけるセルａ２の先頭位置
を示すオフセットアドレス値「×××」を設定し（図６
を参照）、このセルａ２を廃棄する。この処理が終わる
と、ショートセル分離処理部４は、出力制御部５からの
処理許可を判断して、読み出し制御部３へ処理許可を通
知する。

【００３８】図６を参照して、ショートセル分離処理部
４から処理許可が次に通知されると、読み出し制御部３
は、リードポインタが指示するＡＴＭセル５２のヘッダ
部をＡＴＭセル格納バッファ２から読み出す。次に、読
み出し制御部３は、ヘッダ部の種別Ｂに従って、またが
りセル格納バッファ６の領域６_B1を参照する。この場
合、ＡＴＭセル種別Ｂに関して処理すべきまたがりセル
前半部分が無い（初期値「０」が設定されている）の
で、読み出し制御部３は、またがり無しと判断して、Ａ
ＴＭセル５２のペイロード部をＡＴＭセル格納バッファ
２から読み出し、ショートセル分離処理部４へ順次送出
する。読み出しが完了した場合、ＡＴＭセル格納バッフ
ァ２のリードポインタの位置が更新される。さらに、読
み出し制御部３は、ＡＴＭセル５２のペイロード部をま
たがりセル格納バッファ６の領域６_B3に書き込む（図７
を参照）。ショートセル分離処理部４は、読み出し制御
部３から受けるＡＴＭセル５２をセルｂ１及びセルｂ２
に分離する。このセルｂ１及びセルｂ２は、共に完成さ
れたショートセルなので、出力制御部５へそれぞれ送出
される。この処理が終わると、ショートセル分離処理部
４は、出力制御部５からの処理許可を判断して、読み出
し制御部３へ処理許可を再び通知する。

【００３９】図７を参照して、ショートセル分離処理部
４から次の処理許可が通知されると、読み出し制御部３
は、リードポインタが指示するＡＴＭセル５３のヘッダ
部をＡＴＭセル格納バッファ２から読み出す。次に、読
み出し制御部３は、ヘッダ部の種別Ａに従って、またが
りセル格納バッファ６の領域６_A1を参照する。この場
合、ＡＴＭセル種別Ａに関して処理すべきまたがりセル
前半部分が格納されている旨のフラグ「１」が設定され
ているので、読み出し制御部３は、またがり有り情報を
ショートセル分離処理部４へ通知する。ショートセル分
離処理部４は、読み出し制御部３からまたがり有り情報
の通知を受けると、またがりセル格納バッファ６の領域
６_A2に設定されたオフセットアドレス値に従って、ＡＴ
Ｍセル５１の処理時に格納されたまたがりセル前半部分
のセルａ２を領域６_A3から読み出す。このセルａ２の読
み出しが完了すると、ショートセル分離処理部４は、読
み出し制御部３へその旨を通知する。読み出し制御部３
は、ショートセル分離処理部４から読み出し完了の通知
を受けると、ＡＴＭセル５３のペイロード部をＡＴＭセ
ル格納バッファ２から読み出し、ショートセル分離処理
部４へ順次送出する。読み出しが完了した場合、ＡＴＭ
セル格納バッファ２のリードポインタの位置が更新され
る。さらに、読み出し制御部３は、ＡＴＭセル５３のペ
イロード部をまたがりセル格納バッファ６の領域６_A3に
上書きする（図８を参照）。ショートセル分離処理部４
は、最初に、読み出し制御部３から受けるＡＴＭセル５
３の先頭にあるセルａ２のまたがりセル後半部分を、先
に読み出したセルａ２のまたがりセル前半部分と結合さ
せて、１つのショートセルを完成させる。次に、ショー
トセル分離処理部４は、ＡＴＭセル５３の残りをセルａ
３及びセルａ４に分離する。このセルａ３及びセルａ４
は、共に完成されたショートセルなので、出力制御部５
へそれぞれ送出される。この処理が終わると、ショート
セル分離処理部４は、出力制御部５からの処理許可を判
断して、読み出し制御部３へ処理許可を再び通知する。

【００４０】図８を参照して、ショートセル分離処理部
４から処理許可が次に通知されると、読み出し制御部３
は、リードポインタが指示するＡＴＭセル５４のヘッダ
部をＡＴＭセル格納バッファ２から読み出す。次に、読
み出し制御部３は、ヘッダ部の種別Ｂに従って、またが
りセル格納バッファ６の領域６_B1を参照する。この場
合、ＡＴＭセル種別Ｂに関して処理すべきまたがりセル
前半部分が格納されていない旨のフラグ「０」が設定さ
れているので、読み出し制御部３は、またがり無しと判
断して、ＡＴＭセル５４のペイロード部をＡＴＭセル格
納バッファ２から読み出し、ショートセル分離処理部４
へ順次送出する。読み出しが完了した場合、ＡＴＭセル
格納バッファ２のリードポインタの位置が更新される。
さらに、読み出し制御部３は、ＡＴＭセル５４のペイロ
ード部をまたがりセル格納バッファ６の領域６_B3に上書
きする（図９を参照）。ショートセル分離処理部４は、
読み出し制御部３から受けるＡＴＭセル５４をセルｂ３
及びセルｂ４に分離する。ここで、セルｂ３は、完成さ
れたショートセルなので、出力制御部５へ送出される。
しかし、このセルｂ４は、またがりセル前半部分である
ので、ショートセル分離処理部４は、またがりセル格納
バッファ６の領域６_B1に「１」を設定すると共に、領域
６_B2にＡＴＭセル５４のペイロード部におけるセルｂ４
の先頭位置を示すオフセットアドレス値「＃＃＃」を設
定し（図９を参照）、このセルｂ４を廃棄する。この処
理が終わると、ショートセル分離処理部４は、出力制御
部５からの処理許可を判断して、読み出し制御部３へ処
理許可を再び通知する。

【００４１】以上のように、本発明の第１の実施形態に
係るショートセル分離装置によれば、ショートセル分離
処理部４よりも前段にＡＴＭセル格納バッファ２を設け
る。これにより、ＡＴＭセルの入力が一時的なタイミン
グで大量に発生し、ショートセル分離処理及び出力処理
が間に合わない場合でも、必要なセル格納領域を増やす
ことなく、処理可能なタイミングまでセルを保持するこ
とが可能となる。さらに、本発明の第１の実施形態に係
るショートセル分離装置によれば、またがりセルをＡＴ
Ｍセル種別毎に管理するので、２つのＡＴＭセルにまた
がっているショートセルの結合処理を効率よく行うこと
が可能となる。なお、上記実施形態では、ＡＴＭセルの
ペイロード部が４８オクテットの場合を例に挙げて説明
したが、６４オクテットのペイロード部を有するＡＴＭ
セルに対しても、本発明を同様に適用させることが可能
である。

【００４２】ここで、ショートセル分離処理に必要な格
納領域を、本発明と従来発明とで比較してみる。上述し
たように、従来のショートセル分離装置のショートセル
格納バッファ７４には、最大長である４８（又は６４）
オクテットのショートセル格納領域を、１つのＡＴＭセ
ルに多重されている全てが４オクテットの最短ショート
セルである場合を想定して、１２（又は１６）個分だけ
確保しておく必要がある（図１９）。従って、従来のシ
ョートセル分離装置では、１ＡＴＭセルを処理するのに
４８（又は６４）オクテット×１２の領域が必要とな
る。これに対し、本発明のショートセル分離装置のＡＴ
Ｍセル格納バッファ２では、１ＡＴＭセルを処理するの
に必要な領域は５３オクテットだけである。

【００４３】（第２の実施形態）図１０は、本発明の第
２の実施形態に係るショートセル分離装置の構成を示す
ブロック図である。図１０において、第２の実施形態に
係るショートセル分離装置は、書き込み制御部１と、Ａ
ＴＭセル格納バッファ２と、読み出し制御部３と、ショ
ートセル分離処理部４と、またがりセル格納バッファ６
と、ヘッダ変換部７と、ヘッダ変換テーブル８と、出力
制御部９とを備える。第２の実施形態に係るショートセ
ル分離装置は、上記第１の実施形態に係るショートセル
分離装置の出力制御部５を、ヘッダ変換部７、ヘッダ変
換テーブル８及び出力制御部９に代えた構成である。よ
って、第２の実施形態に係るショートセル分離装置につ
いては、新たな構成部分を中心に説明を行い、第１の実
施形態に係るショートセル分離装置と同一の構成部分
は、同一の参照符号を付してその説明を省略する。

【００４４】ヘッダ変換部７は、ショートセル分離処理
部４で分離されたショートセルを入力すると共に、その
ショートセルに関する（分離処理前に多重されていたＡ
ＴＭセルの）ＡＴＭセル種別の情報も入手する。そし
て、ヘッダ変換部７は、ショートセルのヘッダ部に格納
されているＣＩＤ値及びＡＴＭセル種別に基づいて、ヘ
ッダ変換テーブル８に設定されている情報から、再生成
するＡＴＭセル用の新たなヘッダの値を取得する。ヘッ
ダ変換テーブル８には、例えば図１１のように、ＡＴＭ
セル種別毎に、ＣＩＤ値と予め決められた新ヘッダ値と
の対応が設定されている。この新ヘッダ値とは、新たな
ＡＴＭセル形式のヘッダ部に関する情報である。出力制
御部９は、ヘッダ変換部７からショートセルと新ヘッダ
値とを入手し、新ヘッダ値をヘッダ部に持ちショートセ
ルが多重されたＡＴＭセルを生成して、外部装置に送出
する。なお、ＡＴＭセルのペイロード部のうちショート
セルが多重されない部分は、全て値「０」が書き込まれ
る（パディングされる）。

【００４５】図１１の例では、ショートセル分離処理部
４から入力されるショートセルａ１のＡＴＭセル種別が
「Ａ」でＣＩＤ値が「ｘｘｈ」である。従って、ヘッダ
変換テーブル８の設定値に基づいて、ヘッダ部が新ヘッ
ダ値「Ａｘｘ」でショートセルａ１が多重された新たな
ＡＴＭセルが生成される。

【００４６】以上のように、本発明の第２の実施形態に
係るショートセル分離装置によれば、外部装置との接続
にＡＴＭ伝送路が用いられている場合に、ＡＴＭセルか
ら分離したショートセルを再びＡＴＭセル形式に変換し
て送出することを容易に実現できる。

【００４７】（第３の実施形態）図１２は、本発明の第
３の実施形態に係るショートセル分離装置の構成を示す
ブロック図である。図１２において、第３の実施形態に
係るショートセル分離装置は、書き込みヘッダ判定部１
０と、ヘッダ判定テーブル１１と、書き込み制御部１
と、ＡＴＭセル格納バッファ２と、読み出し制御部３
と、ショートセル分離処理部４と、またがりセル格納バ
ッファ６と、出力制御部５とを備える。第３の実施形態
に係るショートセル分離装置は、上記第１の実施形態に
係るショートセル分離装置の書き込み制御部１の前段
に、書き込みヘッダ判定部１０及びヘッダ判定テーブル
１１をさらに加えた構成である。よって、第３の実施形
態に係るショートセル分離装置については、新たな構成
部分を中心に説明を行い、第１の実施形態に係るショー
トセル分離装置と同一の構成部分は、同一の参照符号を
付してその説明を省略する。

【００４８】書き込みヘッダ判定部１０は、外部装置か
らＡＴＭセルを入力し、ＡＴＭセルのヘッダ部に格納さ
れるＶＰＩ値及びＶＣＩ値等からＡＴＭセル種別を判断
する。そして、書き込みヘッダ判定部１０は、ＡＴＭセ
ル種別に基づいて、ヘッダ判定テーブル１１に設定され
ている情報から、優先すべきＡＴＭセル（以下、優先セ
ルという）か否かの判定及び必要に応じてセル種別ＩＤ
の値を取得する。

【００４９】ヘッダ判定テーブル１１には、例えば図１
３のように、ＡＴＭセル種別毎に、優先セルであるか否
かを示す情報及びＡＴＭセルのヘッダ部に置き換えられ
る所定のセル種別ＩＤの情報が、予め設定されている。
ここで、優先セルとは、リアルタイム性が要求される等
で処理遅延可能時間に制限があり、かつ、１つのショー
トセルだけが多重されているＡＡＬタイプ２形式のＡＴ
Ｍセルや標準形式のＡＴＭセルをいう。また、セル種別
ＩＤとは、ショートセル分離装置の内部処理だけで固有
に用いられる情報であり、ＡＴＭセル格納バッファ２の
領域削減のために用いられる。例えば、ＡＴＭセルヘッ
ダ部の有効なＶＰＩ値及びＶＣＩ値のビット数が２４
（＝８＋１６）ビットであるが、実際に運用するＡＴＭ
セル種別が３つの場合に内部で有効なセル種別ＩＤを付
加することで、またがりセル格納バッファ６に必要な領
域の数を「２²³（＝８３８８６０８）」から「３」に削
減することができる。

【００５０】書き込みヘッダ判定部１０は、ヘッダ判定
テーブル１１を参照して、ＡＴＭセルが優先セルである
と判定した場合、そのＡＴＭセルを出力制御部５へ直接
送出する。図１３（ａ）の例では、入力されたＡＴＭセ
ルが、優先セルの種別Ｃであるので、ヘッダ部が変換さ
れることなく出力制御部５へ送出される。一方、書き込
みヘッダ判定部１０は、ヘッダ判定テーブル１１を参照
して、ＡＴＭセルが優先セルでないと判定した場合、そ
のＡＴＭセル種別に設定されたセル種別ＩＤを取得す
る。そして、書き込みヘッダ判定部１０は、ヘッダ部を
取得したセル種別ＩＤに変換した後、書き込み制御部２
へ送出する。図１３（ｂ）の例では、入力されたＡＴＭ
セルが、優先されない種別Ａであるので、ヘッダ部Ａが
Ａ’に変換されて書き込み制御部２へ送出される。な
お、セル種別ＩＤは、既存のヘッダ部と置換せずに、Ａ
ＴＭセルの先頭に付加するようにしてもよい。

【００５１】以上のように、本発明の第３の実施形態に
係るショートセル分離装置によれば、処理遅延時間が制
限されている等のＡＴＭセルを、分離処理を介すことな
く優先的に送出することができる。さらに、ＡＴＭセル
格納バッファ２の格納領域を削減することができると共
に、読み出し制御部３によるヘッダ部の読み出し及び種
別判断に必要な時間の短縮も期待できる。

【００５２】（第４の実施形態）図１４は、本発明の第
４の実施形態に係るショートセル分離装置の構成を示す
ブロック図である。図１４において、第４の実施形態に
係るショートセル分離装置は、書き込み制御部１と、Ａ
ＴＭセル格納バッファ２と、読み出し制御部１２と、読
み出しヘッダ判定部１３と、ショートセル分離処理部４
と、またがりセル格納バッファ６と、出力制御部５とを
備える。第４の実施形態に係るショートセル分離装置
は、上記第１の実施形態に係るショートセル分離装置の
読み出し制御部３を、読み出し制御部１２及び読み出し
ヘッダ判定部１３に代えた構成である。よって、第４の
実施形態に係るショートセル分離装置については、新た
な構成部分を中心に説明を行い、第１の実施形態に係る
ショートセル分離装置と同一の構成部分は、同一の参照
符号を付してその説明を省略する。

【００５３】読み出し制御部１２は、ショートセル分離
処理部４から処理許可が通知されると、ＡＴＭセル格納
バッファ２からリードポインタで示されている領域に格
納されているＡＴＭセルのヘッダ部を読み出し、読み出
しヘッダ判定部１３に送出する。また、後から受ける読
み出し指示に応じて、ＡＴＭセルのペイロード部を読み
出して、読み出しヘッダ判定部１３に送出する。

【００５４】読み出しヘッダ判定部１３は、読み出し制
御部１２によって読み出されたヘッダ部に格納されてい
るＶＰＩ値及びＶＣＩ値等に基づいて、処理対象である
ＡＴＭセルが標準形式かＡＡＬタイプ２形式かを判定す
る。標準形式のＡＴＭセルであると判定した場合、ショ
ートセル分離処理が不要なので、読み出しヘッダ判定部
１３は、ＡＴＭセル格納バッファ２から続けてペイロー
ド部の読み出しを読み出し制御部１２に指示し、読み出
された標準形式のＡＴＭセルを出力制御部５へ直接送出
する。ＡＡＬタイプ２形式のＡＴＭセルであると判定し
た場合、ショートセル分離処理が必要なので、読み出し
ヘッダ判定部１３は、上記第１の実施形態に係るショー
トセル分離装置の読み出し制御部３と同様の処理を実行
する。すなわち、読み出しヘッダ判定部１３は、またが
りフラグの判定、またがり有り情報のショートセル分離
処理部４への通知、ＡＴＭセルのペイロード部のショー
トセル分離処理部４への送出及びまたがりセル格納バッ
ファ６への書き込みを、第１の実施形態で説明した手順
でそれぞれ実行する。

【００５５】以上のように、本発明の第４の実施形態に
係るショートセル分離装置によれば、標準形式のＡＴＭ
セルとＡＡＬタイプ２形式のＡＴＭセルとが混在して入
力される場合にも、ＡＡＬタイプ２形式のＡＴＭセルだ
けにショートセル分離処理を実行させることができる。

【００５６】なお、上記第２〜第４の実施形態で説明し
た付加構成は、上記第１の実施形態に対していずれか２
つ又は全てを組み合わせて構成されてもよい。図１５
に、第２〜第４の実施形態の全ての付加構成を組み合わ
せたショートセル分離装置の構成を示す。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るショートセル分
離装置の構成を示すブロック図である。

【図２】ＡＴＭセル格納バッファ２の領域構成の一例を
説明する図である。

【図３】またがりセル格納バッファ６の領域構成の一例
を説明する図である。

【図４】読み出し制御部３及びショートセル分離処理部
４の処理動作を示すフローチャートである。

【図５】ＡＴＭセル５１のショートセル分離処理手順を
説明する図である。

【図６】ＡＴＭセル５２のショートセル分離処理手順を
説明する図である。

【図７】ＡＴＭセル５３のショートセル分離処理手順を
説明する図である。

【図８】ＡＴＭセル５４のショートセル分離処理手順を
説明する図である。

【図９】ＡＴＭセル５５のショートセル分離処理手順を
説明する図である。

【図１０】本発明の第２の実施形態に係るショートセル
分離装置の構成を示すブロック図である。

【図１１】ヘッダ変換テーブル８に設定される内容の一
例を説明する図である。

【図１２】本発明の第３の実施形態に係るショートセル
分離装置の構成を示すブロック図である。

【図１３】ヘッダ判定テーブル１１に設定される内容の
一例を説明する図である。

【図１４】本発明の第４の実施形態に係るショートセル
分離装置の構成を示すブロック図である。

【図１５】第２〜第４の実施形態の全ての付加構成を組
み合わせたショートセル分離装置の構成を示すブロック
図である。

【図１６】ＡＡＬタイプ２で定義されているデータ伝送
方式を説明する図である。

【図１７】ＡＡＬタイプ２で定義されているＡＴＭセル
及びショートセルのパケット構造を示す図である。

【図１８】従来のショートセル分離装置の構成例を示す
ブロック図である。

【図１９】ショートセル格納バッファ７４の領域構成の
一例を説明する図である。

【符号の説明】

１，７３…書き込み制御部２…ＡＴＭセル格納バッファ３，１２，７５…読み出し制御部４，７１…ショートセル分離処理部５，９，７６…出力制御部６，７２…またがりセル格納バッファ７…ヘッダ変換部８…ヘッダ変換テーブル１０…書き込みヘッダ判定部１１…ヘッダ判定テーブル１３…読み出しヘッダ判定部７４…ショートセル格納バッファ

Claims

【特許請求の範囲】

【請求項１】非同期転送モード（ＡＴＭ）の通信方式
に用いられるＡＴＭセルから、ペイロード部に多重され
たショートセルを分離するショートセル分離装置であっ
て、ＡＴＭセルを格納するＡＴＭセル格納バッファと、外部装置からＡＴＭセルを入力し、前記ＡＴＭセル格納
バッファへの書き込みを行う書き込み制御部と、後段の処理ブロックにおいてショートセル分離処理及び
出力処理が可能なことを示す所定の処理許可に従って、
前記ＡＴＭセル格納バッファから処理対象のＡＴＭセル
を読み出す読み出し制御部と、前記読み出し制御部で読み出されたＡＴＭセルを受け取
り、ＡＴＭセルからペイロード部に多重されているショ
ートセルをそれぞれ分離するショートセル分離処理部
と、前記ショートセル分離処理部におけるショートセル分離
処理で発生したまたがりセルに関するまたがり情報を格
納するまたがりセル格納バッファと、前記ショートセル分離処理部で分離されたショートセル
を、外部装置に対応する形式で順次送出する出力制御部
とを備える、ショートセル分離装置。
【請求項２】前記またがりセル格納バッファには、装
置内で運用されるＡＴＭセル種別毎に格納領域が設けら
れ、ＡＴＭセル種別毎に前記またがり情報が格納される
ことを特徴とする、請求項１に記載のショートセル分離
装置。
【請求項３】前記またがり情報として、またがりセル
の有無を示すまたがりフラグ、またがりセルを含むＡＴ
Ｍセルのペイロード部、及び当該ペイロード部内のまた
がりセル位置を示すオフセットアドレス値が、格納され
ることを特徴とする、請求項２に記載のショートセル分
離装置。
【請求項４】前記読み出し制御部は、前記処理許可を受けると、前記ＡＴＭセル格納バッファ
から処理対象のＡＴＭセルのヘッダ部を読み出し、前記ヘッダ部の情報からＡＴＭセル種別を判定し、判定したＡＴＭセル種別に関してまたがり処理が必要か
否かを、前記またがりセル格納バッファに格納されてい
る前記またがりフラグから判断し、またがり有りの判断である場合、前記読み出し制御部は、またがり有り情報を前記ショー
トセル分離処理部に通知し、前記ショートセル分離処理部は、前記またがり有り情報
の通知に応じて、前記またがりセル格納バッファから前
記オフセットアドレス値で示されたまたがりセルを読み
出し、読み出し完了を前記読み出し制御部へ通知し、前記読み出し制御部は、前記読み出し完了の通知に応じ
て、前記ＡＴＭセル格納バッファから処理対象のＡＴＭ
セルのペイロード部を読み出して、前記ショートセル分
離処理部に送出すると共に、前記またがりセル格納バッ
ファの対応する領域に書き込み、前記ショートセル分離処理部は、前記読み出し制御部か
ら送出されるＡＴＭセルのペイロード部をショートセル
に順次分離し、またがり無しの判断である場合、前記読み出し制御部は、前記ＡＴＭセル格納バッファか
ら処理対象のＡＴＭセルのペイロード部を読み出して、
前記ショートセル分離処理部に送出すると共に、前記ま
たがりセル格納バッファの対応する領域に書き込み、前記ショートセル分離処理部は、前記読み出し制御部か
ら送出されるＡＴＭセルのペイロード部をショートセル
に順次分離することを特徴とする、請求項３に記載のシ
ョートセル分離装置。
【請求項５】ショートセルのヘッダ部に含まれるチャ
ネル識別子及び当該ショートセルが分離処理前に多重さ
れていたＡＴＭセルのヘッダ部に含まれる情報から、所
定の新たなヘッダ値を決定するヘッダ変換部をさらに備
え、前記出力制御部は、前記ヘッダ変換部で決定された新た
なヘッダ値を有する標準形式の新たなＡＴＭセルに、前
記ショートセル分離処理部で分離されたショートセルを
多重させて出力することを特徴とする、請求項１〜４の
いずれかに記載のショートセル分離装置。
【請求項６】外部装置からＡＴＭセルを入力し、ＡＴ
Ｍセルのヘッダ部に含まれる情報から装置内で運用され
るＡＴＭセル種別を判定し、この判定結果に応じて、Ａ
ＴＭセル種別毎に予め定められたＡＴＭセル種別ＩＤを
当該ＡＴＭセルの先頭に付加する書き込みヘッダ判定部
をさらに備え、前記書き込み制御部は、前記書き込みヘッダ判定部で前
記ＡＴＭセル種別ＩＤが付加されたＡＴＭセルを入力す
ることを特徴とする、請求項１〜４のいずれかに記載の
ショートセル分離装置。
【請求項７】外部装置からＡＴＭセルを入力し、ＡＴ
Ｍセルのヘッダ部に含まれる情報から装置内で運用され
るＡＴＭセル種別を判定し、この判定結果に応じて、Ａ
ＴＭセル種別毎に予め定められたＡＴＭセル種別ＩＤに
従って当該ＡＴＭセルのヘッダ部を書き換える書き込み
ヘッダ判定部をさらに備え、前記書き込み制御部は、前記書き込みヘッダ判定部でヘ
ッダ部が書き換えられたＡＴＭセルを入力することを特
徴とする、請求項１〜４のいずれかに記載のショートセ
ル分離装置。
【請求項８】外部装置からＡＴＭセルを入力し、ＡＴ
Ｍセルのヘッダ部に含まれる情報から装置内で運用され
るＡＴＭセル種別を判定し、この判定結果に応じて、Ａ
ＴＭセルが予め定められた優先セルだと判断される場
合、当該ＡＴＭセルを前記出力制御部へ直接送出する書
き込みヘッダ判定部をさらに備えることを特徴とする、
請求項１〜４のいずれかに記載のショートセル分離装
置。
【請求項９】前記優先セルが、処理遅延可能時間が制
限されており、かつ１つのショートセルだけが多重され
ているＩＴＵ−Ｔで定義されたＡＡＬタイプ２形式のＡ
ＴＭセル及び標準形式のＡＴＭセルであることを特徴と
する、請求項８に記載のショートセル分離装置。
【請求項１０】前記読み出し制御部で読み出されたＡ
ＴＭセルを受け取り、ＡＴＭセルがＩＴＵ−Ｔで定義さ
れたＡＡＬタイプ２形式かそれ以外の標準形式かを判定
し、標準形式であると判定した場合、当該ＡＴＭセルを
前記出力制御部へ直接送出する読み出しヘッダ判定部を
さらに備え、前記ショートセル分離処理部は、前記読み出しヘッダ判
定部を介して、前記読み出し制御部で読み出されたＡＡ
Ｌタイプ２形式のＡＴＭセルだけを受け取ることを特徴
とする、請求項１〜３のいずれかに記載のショートセル
分離装置。
【請求項１１】ショートセルのヘッダ部に含まれるチ
ャネル識別子及び当該ショートセルが分離処理前に多重
されていたＡＴＭセルのヘッダ部に含まれる情報から、
及び分離処理されない標準形式のＡＴＭセルのヘッダ部
に含まれる情報から、所定の新たなＡＴＭセルのヘッダ
値を決定するヘッダ変換部と、前記読み出し制御部で読み出されたＡＴＭセルを受け取
り、ＡＴＭセルがＩＴＵ−Ｔで定義されたＡＡＬタイプ
２形式かそれ以外の標準形式かを判定し、標準形式であ
ると判定した場合、当該ＡＴＭセルを前記ヘッダ変換部
へ直接送出する読み出しヘッダ判定部とをさらに備え、前記ショートセル分離処理部は、前記読み出しヘッダ判
定部を介して、前記読み出し制御部で読み出されたＡＡ
Ｌタイプ２形式のＡＴＭセルだけを受け取り、前記出力制御部は、前記ショートセル分離処理部で分離
されたショートセルを、前記ヘッダ変換部で決定された
新たなヘッダ値を有する標準形式の新たなＡＴＭセルに
多重させて出力し、前記読み出しヘッダ判定部から直接
送出される標準形式のＡＴＭセルを、ヘッダ部の値を前
記ヘッダ変換部で決定された新たなヘッダ値に変換して
出力することを特徴とする、請求項１〜３のいずれかに
記載のショートセル分離装置。
【請求項１２】ショートセルのヘッダ部に含まれるチ
ャネル識別子及び当該ショートセルが分離処理前に多重
されていたＡＴＭセルのヘッダ部に含まれる情報から、
及び分離処理されない標準形式のＡＴＭセルのヘッダ部
に含まれる情報から、所定の新たなＡＴＭセルのヘッダ
値を決定するヘッダ変換部と、外部装置からＡＴＭセルを入力し、ＡＴＭセルのヘッダ
部に含まれる情報から装置内で運用されるＡＴＭセル種
別を判定し、この判定結果に応じて、ＡＴＭセルが予め
定められた優先セルだと判断される場合、当該ＡＴＭセ
ルを前記ヘッダ変換部へ直接送出する書き込みヘッダ判
定部と、前記読み出し制御部で読み出されたＡＴＭセルを受け取
り、ＡＴＭセルがＩＴＵ−Ｔで定義されたＡＡＬタイプ
２形式かそれ以外の標準形式かを判定し、標準形式であ
ると判定した場合、当該ＡＴＭセルを前記ヘッダ変換部
へ直接送出する読み出しヘッダ判定部とをさらに備え、前記ショートセル分離処理部は、前記読み出しヘッダ判
定部を介して、前記読み出し制御部で読み出されたＡＡ
Ｌタイプ２形式のＡＴＭセルだけを受け取り、前記出力制御部は、前記ショートセル分離処理部で分離
されたショートセルは、前記ヘッダ変換部で決定された
新たなヘッダ値を有する標準形式の新たなＡＴＭセルに
多重させて出力し、前記読み出しヘッダ判定部から直接
送出される標準形式のＡＴＭセルは、ヘッダ部の値を前
記ヘッダ変換部で決定された新たなヘッダ値に変換して
出力することを特徴とする、請求項１〜３のいずれかに
記載のショートセル分離装置。
【請求項１３】前記読み出し制御部は、前記処理許可
を受けると、前記ＡＴＭセル格納バッファから処理対象
のＡＴＭセルのヘッダ部を読み出して、前記読み出しヘ
ッダ判定部へ送出し、前記読み出しヘッダ判定部は、前記読み出し制御部から受ける前記ヘッダ部の情報から
ＡＴＭセル種別を判定し、ＡＴＭセルが標準形式であると判定した場合、当該ＡＴ
Ｍセルを前記ヘッダ変換部へ直接送出し、ＡＴＭセルがＡＡＬタイプ２形式であると判定した場
合、判定したＡＴＭセル種別に関してまたがり処理が必
要か否かを、前記またがりセル格納バッファに格納され
ている前記またがりフラグから判断し、またがり有りの判断である場合、前記読み出しヘッダ判定部は、またがり有り情報を前記
ショートセル分離処理部に通知し、前記ショートセル分離処理部は、前記またがり有り情報
の通知に応じて、前記またがりセル格納バッファから前
記オフセットアドレス値で示されたまたがりセルを読み
出し、読み出し完了を前記読み出し制御部へ通知し、前記読み出し制御部は、前記読み出し完了の通知に応じ
て、前記ＡＴＭセル格納バッファから処理対象のＡＴＭ
セルのペイロード部を読み出して、前記読み出しヘッダ
判定部へ送出し、前記読み出しヘッダ判定部は、前記読み出し制御部から
送出されるＡＴＭセルのペイロード部を前記ショートセ
ル分離処理部に送出すると共に、前記またがりセル格納
バッファの対応する領域に書き込み、前記ショートセル分離処理部は、前記読み出しヘッダ判
定部から送出されるＡＴＭセルのペイロード部をショー
トセルに順次分離し、またがり無しの判断である場合、前記読み出しヘッダ判定部は、前記読み出し部によって
前記ＡＴＭセル格納バッファから読み出された処理対象
のＡＴＭセルのペイロード部を、前記ショートセル分離
処理部に送出すると共に、前記またがりセル格納バッフ
ァの対応する領域に書き込み、前記ショートセル分離処理部は、前記読み出しヘッダ判
定部から送出されるＡＴＭセルのペイロード部をショー
トセルに順次分離することを特徴とする、請求項１０〜
１２のいずれかに記載のショートセル分離装置。