JP2002368810A - ショートセル多重装置 - Google Patents

Abstract

(57)【要約】 【課題】 ショートセルを保管するためのバッファ及び
またがり処理に必要なバッファの削減、及びショートセ
ル多重処理の制御回路を簡易化することにより、ハード
ウェアの規模を小さくできるショートセル多重装置を提
供する。 【解決手段】 セル保管バッファ１４には、空きバッフ
ァ管理部１３の指示に従って、様々な仮想コネクション
及び品質クラスのショートセルが混在して格納される。
これらのショートセル相互の関連付け（読み出し順）
は、セル保管バッファ管理部１２において、仮想コネク
ション毎及び品質クラス毎に生成されるチェーン構造に
よって管理される。またがりが生じているショートセル
の処理は、またがり管理部１５において仮想コネクショ
ン毎及び品質クラス毎に管理されるセル保管バッファ１
４内の格納位置を示すまたがり情報によって実行され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ショートセル多重
装置に関し、より特定的には、非同期転送モード（ＡＴ
Ｍ：Asynchronous Transfer Mode）を用いた通信方式に
おける、音声端末や映像端末等のディジタル機器から受
信されたディジタル情報を可変長のショートセル形式の
データに変換した後、このショートセルをＡＴＭセルの
ペイロードに多重して伝送するショートセル多重装置に
関する。

【０００２】

【従来の技術】周知のように、音声、動画及び静止画デ
ータ等の大容量データを高速に伝送する技術として、Ａ
ＴＭを用いた通信方式がある。このＡＴＭ通信方式で
は、５３オクテット(octet) 固定長のＡＴＭセルに、音
声、動画及び静止画データを分割及び格納して、データ
伝送が行われる。現在、ＩＴＵ−Ｔ（国際電気通信連合
・電気通信標準化部門）によって、ＡＴＭレイヤで提供
できるサービスの高機能化を実現すべく、上位レイヤで
あるＡＴＭアダプテーションレイヤ（ＡＡＬ：ATM Adap
tation Layer）について標準化が行われている。特に、
ＩＴＵ−Ｔ勧告Ｉ．３６３．２には、可変長の短いデー
タ（ＡＴＭセルのペイロード長よりも短いデータ）の伝
送に対して帯域使用効率がよい、ＡＡＬタイプ２が定義
されている。

【０００３】ＡＴＭ伝送路上で可変長の短いデータを伝
送する場合、ショートセルと呼ばれるセルを用い、帯域
を効率よく使用して伝送するために、固定長であるＡＴ
Ｍセルにショートセルを多重して伝送する。ＩＴＵ−Ｔ
勧告Ｉ．３６３．２では、複数のショートセルをＡＴＭ
セルに多重する手法、及び複数のショートセルが多重さ
れたＡＴＭセルをショートセル毎に分離する手法、につ
いて明記されている。その特徴としては、複数の可変長
のショートセルがＡＴＭセルに多重化される場合、１つ
のＡＴＭセルに全てを多重できないショートセルについ
ては、多重できない残りのセル部分が次のＡＴＭセルに
またがって多重される（図９）。一方、ＡＴＭセルから
ショートセルを分離する場合には、２つのＡＴＭセルに
またがって多重されたセル部分を結合させて、１つのシ
ョートセルにする処理が行われる。なお、以下の説明で
は、２つのＡＴＭセルにまたがったショートセルに関し
て先行するＡＴＭセルに多重されたセル部分を「またが
りセル前半部分」と、後続するＡＴＭセルに多重された
セル部分を「またがりセル後半部分」と表記する。

【０００４】図１０に、ＡＡＬタイプ２におけるＡＴＭ
セル及びショートセルのパケット構造を示す。ＡＴＭセ
ルは、５オクテットのヘッダ部及び４８オクテットのペ
イロード部で構成される。ヘッダ部は、４ビット(bit)
のフロー制御（ＧＦＣ：Generic FlowControl）、８ビ
ットの仮想パス識別子（ＶＰＩ：Virtual Path Identif
ier ）、１６ビットの仮想チャネル識別子（ＶＣＩ：Vi
rtual Channel Identifier）、３ビットのペイロードタ
イプ（ＰＴ：Payload Type）、１ビットのセル損失優先
度（ＣＬＰ：Cell Loss Priority）及び８ビットのヘッ
ダ誤り制御（ＨＥＣ：Header Error Control）からな
る。ペイロード部の先頭の１オクテットは、スタートフ
ィールド（ＳＴＦ：Start Field ）であり、残りの４７
オクテットが、ショートセルが多重される領域である。
ＳＴＦは、６ビットのオフセットフィールド（ＯＳＦ：
Offset Field）、１ビットのシーケンス番号（ＳＮ：Se
quence Number ）及び１ビットのパリティ（Ｐ：Parit
y）からなる。ＯＳＦは、ＳＴＦの終わりから先頭のシ
ョートセルの開始位置までのオクテット数を示す。従っ
て、ショートセルのまたがりが発生していない場合に
は、ＯＳＦは「０」となる。

【０００５】ショートセルは、３オクテットのＣＰＳパ
ケットヘッダ（ＣＰＳ−ＰＨ：Common Part Sublayer P
acket Header）及び可変長のＣＰＳパケットペイロード
（ＣＰＳ−ＰＰ：CPS Packet Payload）で構成される。
ＣＰＳ−ＰＨは、８ビットのチャネル識別子（ＣＩＤ：
Channel Identifier）、６ビットのショートセルペイロ
ード長（ＬＩ：Length Indication ）、５ビットのユー
ザ間表示（ＵＵＩ：User-to-User Indication ）及び５
ビットのヘッダ誤り制御（ＳＣ−ＨＥＣ：Short Cell-H
eader Error Control ）からなる。ＬＩは、実際のショ
ートセルペイロード長から「１」を減算した値となる。
ＣＰＳ−ＰＰは、１〜４５オクテットのユーザデータ
（ＣＰＳ−ＩＮＦＯ：CPS-Interface Data）からなる。
なお、ＣＰＳ−ＩＮＦＯは、設定によって１〜６１オク
テットの範囲を取り得る。

【０００６】以下、ＩＴＵ−Ｔ勧告Ｉ．３６３．２に準
拠させた一般的なショートセル多重処理を、図９及び図
１１を参照して説明する。図９は、ショートセルＡ〜Ｅ
を多重する一例を示す図である。まず、１番目のＡＴＭ
セルを組み立てる場合、ヘッダ部の後に付加されるＳＴ
Ｆ内のＯＳＦの値には、またがりセルが無い状態である
ため「０」が設定される。そして、このＳＴＦに続い
て、ショートセルＡ、Ｂ及びＣが順に多重される。ここ
で、ショートセルＣに関しては、その一部分しか１番目
のＡＴＭセルに多重することができず、またがりが発生
する。次に、２番目のＡＴＭセル（同一の仮想コネクシ
ョンで伝送されるＡＴＭセル）を組み立てる場合、ヘッ
ダ部の後に付加されるＳＴＦ内のＯＳＦの値には、ショ
ートセルＣの残り（またがりセル後半部分）のオクテッ
ト数が設定される。そして、このＳＴＦに続いて、ショ
ートセルＣのまたがりセル後半部分、ショートセルＤ及
びＥが順に多重される。この例の場合、ショートセルＥ
の後にＡＴＭセルのペイロード部が余ることとなる。こ
の場合には、ペイロード部の残り部分の全てに「０」を
設定する（パディング）。なお、またがりが発生する箇
所（またがりセル前半部分とまたがりセル後半部分とに
分かれる箇所）は、ショートセルのヘッダ部でもペイロ
ード部でもかまわない。

【０００７】図１１に、従来のショートセル多重装置の
構成例をブロック図で示す。図１１では、仮想コネクシ
ョン（ショートセルの送受信時に確立される仮想的な伝
送路）の数が３つ（ＶＣ１〜ＶＣ３）、各仮想コネクシ
ョンで用いられる品質クラス（ショートセルの許容遅延
時間等で分類されるクラス）の数が２つ（品質クラス１
及び品質クラス２）の場合を例に挙げている。図１１に
おいて、従来のショートセル多重装置は、書き込み制御
部１０１と、各仮想コネクションＶＣ１〜ＶＣ３に対応
する３つのセル保管バッファ１０２〜１０４と、読み出
し制御部１０５と、送信順番制御部１０６と、またがり
管理部１１０とを備える。

【０００８】各セル保管バッファ１０２〜１０４は、シ
ョートセルを格納する領域を品質クラス毎にＮ個有す
る。このＮの値は、装置運用中に１つのセル保管バッフ
ァ内に滞留するショートセルの最大値であり、受信セル
速度の最大値及び許容遅延時間の最大値によって定ま
る。例えば、７０クロックを１サイクル、１サイクルに
受信可能な最大セル数を２セル、及び許容遅延時間を５
０ｍｓとした場合、受信可能な最大速度は、ビット単位
では３０２Ｍｂｐｓ（＝１／（７０クロック／２５ＭＨ
ｚ）×５３オクテット×８ビット×２セル）であり、セ
ル単位では２セル／２．８μｓである。一方、許容遅延
時間の最大値は５０００２．４μｓである。従って、１
つのセル保管バッファ内に滞留するショートセルの最大
値Ｎは、３５７１６（＝２／２．８×５０００２．４）
セルとなる。よって、この例では、セル保管バッファ全
体として、２１４２９６（＝仮想コネクション数×品質
クラス数×Ｎ）だけ必要となる。

【０００９】またがり管理部１１０は、仮想コネクショ
ン毎に、ショートセルに関して発生しているまたがりの
情報を格納する領域を有する。このまたがり情報は、ま
たがりが発生しているショートセルのまたがりセル後半
部分のデータ及びそのデータ量（データ残量）で構成さ
れる。

【００１０】書き込み制御部１０１は、多重処理すべき
ショートセルを受信する。そして、書き込み制御部１０
１は、受信したショートセルのヘッダ部にあるＣＩＤか
ら仮想コネクションの番号（以下、ＶＣ番号という）及
び品質クラスを判断し、セル保管バッファ１０２〜１０
４の該当する領域にそのショートセルを格納する。

【００１１】送信順番制御部１０６は、読み出し制御部
１０５の後段においてＡＴＭセルの送信が可能になった
ことを示す送信タイミング信号を受けて、予め設定され
た送信パターンに基づいて、セル保管バッファ１０２〜
１０４から読み出すショートセルのＶＣ番号及び品質ク
ラスを決定する。この送信パターンは、それぞれのＶＣ
番号及び品質クラスに分類されるショートセルの内容等
に応じて決定される。例えば、ＶＣ１のショートセルを
ＶＣ２のショートセルの２倍の伝送レートで、かつ、品
質クラス１のショートセルを品質クラス２のショートセ
ルの２倍の伝送レートで送信すべき場合には、１単位期
間に、ＶＣ１／品質クラス１のショートセルを４回、Ｖ
Ｃ１／品質クラス２のショートセルを２回、ＶＣ２／品
質クラス１のショートセルを２回、及びＶＣ２／品質ク
ラス２のショートセルを１回、送信するパターンが使用
される。そして、送信順番制御部１０６は、決定したＶ
Ｃ番号及び品質クラスを読み出し制御部１０５に通知す
る。なお、読み出すショートセルのＶＣ番号及び品質ク
ラスは、上述した固定的な送信パターンではなく、予め
設定されたＶＣ番号及び品質クラス毎の送信間隔に基づ
いて、可変的に決定されてもよい。

【００１２】読み出し制御部１０５は、送信順番制御部
１０６からＶＣ番号及び品質クラスの通知を受けると、
まずＡＴＭセルのヘッダ部を生成する。次に、読み出し
制御部１０５は、通知されたＶＣ番号のショートセル
（以下、対象ショートセルという）にまたがりが発生し
ているか否かを判断する。またがりが発生していない場
合、読み出し制御部１０５は、対象ショートセルをセル
保管バッファ１０２〜１０４から順次読み出して、ＡＴ
Ｍセルのペイロード部に多重する。またがりが発生して
いる場合、読み出し制御部１０５は、またがり管理部１
１０から対象ショートセルのまたがりセル後半部分を読
み出して、ＡＴＭセルのペイロード部に多重する。その
後、読み出し制御部１０５は、対象ショートセルをセル
保管バッファ１０２〜１０４から順次読み出して、ＡＴ
Ｍセルのペイロード部に多重する。

【００１３】多重処理に際し、読み出し制御部１０５
は、ショートセルの多重が可能なＡＴＭセルのペイロー
ド部の残りバイト数を常に監視している。読み出し制御
部１０５は、次に多重すべきショートセルのバイト数
が、ペイロード部の残りバイト数と一致する場合は、こ
のショートセルを多重して処理を終了する。一方、読み
出し制御部１０５は、次に多重すべきショートセルのバ
イト数が、ペイロード部の残りバイト数よりも多い場合
は、多重できるショートセルのまたがりセル前半部分を
ＡＴＭセルのペイロード部に多重し、多重できないショ
ートセルのまたがりセル後半部分及びそのデータ量を、
またがり管理部１１０の該当するまたがり情報領域に記
憶して処理を終了する。

【００１４】

【発明が解決しようとする課題】しかし、上記従来のシ
ョートセル多重装置の構成では、ショートセルを保管す
るためのバッファが、（仮想コネクション数×品質クラ
ス数）分必要であり、また、２つのＡＴＭセルにまたが
って多重されるショートセルのまたがりセル後半部分を
保管するためのバッファが、仮想コネクション数分必要
である。このため、仮想コネクション数及び品質クラス
数が多くなると、ハードウェアの規模が大きくなるとい
う問題点があった。

【００１５】それ故に、本発明の目的は、ショートセル
を保管するためのバッファ及びまたがり処理に必要なバ
ッファの削減、及びショートセル多重処理の制御回路を
簡易化することにより、ハードウェアの規模を小さくで
きるショートセル多重装置を提供することである。

【００１６】

【課題を解決するための手段および発明の効果】第１の
発明は、複数の仮想コネクションを介して伝送される様
々なショートセルを、ＡＴＭセルのペイロード部に多重
するショートセル多重装置であって、様々な種類の複数
のショートセルを、仮想コネクション毎に連鎖状に関連
付けて格納するセル保管バッファと、セル保管バッファ
内のショートセルが格納可能な空きバッファ領域の情報
を管理する空きバッファ管理部と、セル保管バッファに
連鎖状に関連付けて格納されたショートセル群につい
て、未処理である先頭のショートセルが格納されたバッ
ファ領域及び最後のショートセルが格納されたバッファ
領域の情報を、仮想コネクション毎に管理するセル保管
バッファ管理部と、またがりが発生したショートセルの
多重されなかった残り部分に関する情報を、仮想コネク
ション毎に管理するまたがり管理部と、入力されたショ
ートセルを、空きバッファ管理部で管理される情報に従
って、セル保管バッファの空きバッファ領域に格納する
書き込み制御部と、ＡＴＭセルを送信すべき仮想コネク
ションを、所定の手順で決定する送信順番制御部と、セ
ル保管バッファ管理部で管理される情報に基づいて、送
信順番制御部で決定された仮想コネクションのショート
セルを、セル保管バッファから連鎖順に読み出してＡＴ
Ｍセルのペイロード部に多重する読み出し制御部とを備
え、読み出し制御部は、多重処理においてショートセル
にまたがりが発生した場合、ショートセルの多重されな
かった残り部分に関する情報をまたがり管理部に格納
し、次に同一の仮想コネクションのショートセルを多重
する際、またがり管理部で管理される情報に基づいて、
残りの部分をセル保管バッファから読み出してＡＴＭセ
ルのペイロード部の先頭に多重することを特徴とする。

【００１７】第２の発明は、複数の仮想コネクションを
介して伝送される様々な品質クラスのショートセルを、
ＡＴＭセルのペイロード部に多重するショートセル多重
装置であって、様々な種類の複数のショートセルを、仮
想コネクション毎及び品質クラス毎に連鎖状に関連付け
て格納するセル保管バッファと、セル保管バッファ内の
ショートセルが格納可能な空きバッファ領域の情報を管
理する空きバッファ管理部と、セル保管バッファに連鎖
状に関連付けて格納されたショートセル群について、未
処理である先頭のショートセルが格納されたバッファ領
域及び最後のショートセルが格納されたバッファ領域の
情報を、仮想コネクション毎及び品質クラス毎に管理す
るセル保管バッファ管理部と、またがりが発生したショ
ートセルの多重されなかった残り部分に関する情報を、
仮想コネクション毎に管理するまたがり管理部と、入力
されたショートセルを、空きバッファ管理部で管理され
る情報に従って、セル保管バッファの空きバッファ領域
に格納する書き込み制御部と、ＡＴＭセルを送信すべき
仮想コネクション及び品質クラスを、所定の手順で決定
する送信順番制御部と、セル保管バッファ管理部で管理
される情報に基づいて、送信順番制御部で決定された仮
想コネクション及び品質クラスのショートセルを、セル
保管バッファから連鎖順に読み出してＡＴＭセルのペイ
ロード部に多重する読み出し制御部とを備え、読み出し
制御部は、多重処理においてショートセルにまたがりが
発生した場合、ショートセルの多重されなかった残り部
分に関する情報をまたがり管理部に格納し、次に同一の
仮想コネクション及び品質クラスのショートセルを多重
する際、またがり管理部で管理される情報に基づいて、
残りの部分をセル保管バッファから読み出してＡＴＭセ
ルのペイロード部の先頭に多重することを特徴とする。

【００１８】上記のように、第１及び第２の発明によれ
ば、１つのセル保管バッファを、複数の仮想コネクショ
ン又は複数の仮想コネクションと品質クラスで共用す
る。これにより、従来の構成と比べてショートセルの保
管に必要なバッファ容量を削減することができる。

【００１９】第３及び第４の発明は、第１及び第２の発
明に従属するショートセル多重装置であって、またがり
管理部で管理される情報は、またがりが発生しているか
否かを示す情報、またがりが発生しているショートセル
が格納されたセル保管バッファ内のバッファ領域を示す
情報、ショートセルの多重されなかった残り部分のデー
タ開始位置を示す情報、及び残り部分のデータ量を示す
情報であることを特徴とする。

【００２０】上記のように、第３及び第４の発明によれ
ば、ショートセルにまたがりが発生した場合、セル保管
バッファに格納されるショートセルの多重されなかった
残り部分（またがりセル後半部分）の位置及び量を示す
情報を持つようにした。これにより、従来の構成に比べ
てまたがり処理を実行するために必要なバッファ容量を
大きく削減することができる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。図１は、本発明の一実施形
態に係るショートセル多重装置の構成を示すブロック図
である。図１では、仮想コネクションの数が３つ（ＶＣ
１〜ＶＣ３）、各仮想コネクションで用いられる品質ク
ラスの数が２つ（品質クラス１及び品質クラス２）の場
合を例に挙げている。なお、仮想コネクション毎に分類
される品質クラス数は、本実施形態の２つに限られず任
意に設定することができる。また、品質クラスによる分
類を行わなくても構わない。図１において、本発明の一
実施形態に係るショートセル多重装置は、書き込み制御
部１１と、セル保管バッファ管理部１２と、空きバッフ
ァ管理部１３と、セル保管バッファ１４と、またがり管
理部１５と、読み出し制御部１６と、送信順番制御部１
７とを備える。まず、本実施形態に係るショートセル多
重装置の各構成の概要を説明する。

【００２２】セル保管バッファ１４は、１〜Ｎの番号が
付されたＮ個のバッファ領域を有する。このバッファ領
域は、ショートセルを格納する領域、及びそのショート
セルの次のショートセルが格納されたバッファ領域を示
す情報（次バッファ番号）を格納する領域とで構成され
る。従って、セル保管バッファ１４は、次バッファ番号
を用いたショートセルのチェーン構造を持つことにな
る。ここで、次のショートセルとは、仮想コネクション
及び品質クラスが同一のショートセルをいう。また、こ
のＮの値は、上述したように装置運用中に１つのセル保
管バッファ１４内に滞留するショートセルの最大値であ
り、受信セル速度の最大値及び許容遅延時間の最大値に
よって定まる。なお、初期状態では、ショートセル格納
領域及び次バッファ番号格納領域には、何も書き込まれ
ていない。

【００２３】セル保管バッファ管理部１２は、セル保管
バッファ１４内にチェーン構造で関連付けられるショー
トセル群の、先頭のショートセルが格納されているバッ
ファ領域を示す情報（先頭バッファ番号）、最終のショ
ートセルが格納されているバッファ領域を示す情報（最
終バッファ番号）及び処理すべきショートセルがセル保
管バッファ１４に格納されているか否かを示す情報（セ
ル有無）を、仮想コネクション及び品質クラス毎に個別
に管理する領域を有する。なお、初期状態では、先頭バ
ッファ番号格納領域及び最終バッファ番号格納領域に
は、何も書き込まれていない。セル有無格納領域には、
「無し」が書き込まれている。

【００２４】空きバッファ管理部１３は、セル保管バッ
ファ１４内の空いているバッファ領域を示す情報（空き
バッファ番号）を管理する領域を、Ｎ個有する。なお、
空いているバッファ領域とは、何も格納されていない未
使用の領域、及び格納されているショートセルの多重処
理が完了した領域をいう。この空きバッファ管理部１３
では、巡回的制御によって管理されるリードポインタ
（ＲＰ）を用いて、参照すべき空きバッファ番号の指示
が行われ、ライトポインタ（ＷＰ）を用いて、空きバッ
ファ番号を書き込む（更新する）領域の指示が行われ
る。なお、初期状態では、Ｎ個の空きバッファ番号格納
領域には、番号「１」〜番号「Ｎ」が順番に格納されて
おり、リードポインタ及びライトポインタの両方は、番
号「１」が格納された先頭の空きバッファ番号格納領域
を示す位置にある。

【００２５】またがり管理部１５は、仮想コネクション
毎に、ショートセルに関して発生しているまたがりの情
報を格納する領域を有する。このまたがり情報は、また
がりが発生しているか否かを示す情報（またがり有
無）、またがりが発生しているショートセルが格納され
たセル保管バッファ１４のバッファ領域を示す情報（ま
たがりバッファ番号）、そのショートセルのまたがりセ
ル後半部分を特定するための情報（データ残量及びまた
がり開始位置）で構成される。なお、初期状態では、ま
たがり有無格納領域には「無し」が設定されており、ま
たがりバッファ番号格納領域、データ残量格納領域及び
またがり開始位置格納領域には、何も書き込まれていな
い。

【００２６】書き込み制御部１１は、多重処理すべきシ
ョートセルを受信する。そして、書き込み制御部１１
は、受信したショートセルのヘッダ部にあるＣＩＤの値
からＶＣ番号及び品質クラスを判断し、セル保管バッフ
ァ１４の所定のバッファ領域にそのショートセルを格納
する。送信順番制御部１７は、所定の送信タイミング信
号を受けて、予め設定された送信パターンに基づいて、
セル保管バッファ１４から読み出すショートセルのＶＣ
番号及び品質クラスを決定する。なお、送信パターンは
上述した通りである。読み出し制御部１６は、送信順番
制御部１７から通知されるＶＣ番号及び品質クラスに従
って、対象のショートセルの読み出し、ＡＴＭセルのペ
イロード部への多重及び各管理部で管理されている情報
の更新等の処理を行う。

【００２７】次に、本実施形態に係るショートセル多重
装置で行われる処理を、図２〜図８を参照して説明す
る。図２は、書き込み制御部１１が行う書き込み処理手
順を示すフローチャートである。図３は、図２の書き込
み処理手順に従って行われるショートセルのセル保管バ
ッファ１４への書き込み例を示す図である。図４は、セ
ル保管バッファ１４に格納された３つのショートセルを
チェーン構造化した一例を示す図である。図５及び図６
は、読み出し制御部１６が行う読み出し処理手順を示す
フローチャートである。図７は、図４の例に対応させて
図５の読み出し処理手順を実行した場合のフローチャー
トである。図８は、図７の処理手順に従って行われるシ
ョートセルのセル保管バッファ１４からの読み出し例を
示す図である。

【００２８】（１）書き込み制御部１１によるショート
セルの書き込み処理 図２及び図３を参照する。処理すべきショートセルを入
力すると、書き込み制御部１１は、ショートセルのヘッ
ダ部のＣＩＤの値に基づいて、このショートセルのＶＣ
番号及び品質クラスを判断する（ステップＳ２０１）。
次に、書き込み制御部１１は、セル保管バッファ１４内
の空いているバッファ領域を調べるために、空きバッフ
ァ管理部１３のリードポインタで指定される空きバッフ
ァ番号格納領域３１から、空きバッファ番号「ＥＢＮ」
を取得する（ステップＳ２０２）。この番号取得の後、
書き込み制御部１１は、リードポインタの位置を巡回的
に１つ進める。そして、書き込み制御部１１は、セル保
管バッファ１４内の、空きバッファ番号「ＥＢＮ」と同
じ番号のバッファ領域のショートセル格納領域３２に、
ショートセルを書き込むと共に、その次バッファ番号格
納領域３３に、自己のバッファ領域の番号である「ＥＢ
Ｎ」を書き込む（ステップＳ２０３）。

【００２９】セル保管バッファ１４へのショートセルの
書き込みが完了すると、書き込み制御部１１は、この新
たに書き込んだショートセルを、ＶＣ番号及び品質クラ
ス毎に形成されるチェーン構造にリンクさせることを行
う。まず、書き込み制御部１１は、書き込んだショート
セルのＶＣ番号及び品質クラスについて格納されている
最終バッファ番号「ＬＢＮ」及びセル有無を、セル保管
バッファ管理部１２の最終バッファ番号格納領域３４及
びセル有無格納領域３５から取得する（ステップＳ２０
４）。「ＬＢＮ」を取得した後、書き込み制御部１１
は、その最終バッファ番号格納領域３４の番号を「ＬＢ
Ｎ」から「ＥＢＮ」に更新すると共に、セル有無格納領
域３５に「有り」を書き込む（ステップＳ２０５）。な
お、初期状態の時や以前に書き込んだショートセルの読
み出し処理がすでに完了している時等で、セル保管バッ
ファ１４に新たに書き込んだショートセルがチェーン構
造の先頭になる（セル有無が「無し」である）場合に
は、書き込み制御部１１は、先頭バッファ番号格納領域
及び最終バッファ番号格納領域の双方に、番号「ＥＢ
Ｎ」を書き込むことを行う。さらに、書き込み制御部１
１は、セル保管バッファ１４内の、最終バッファ番号
「ＬＢＮ」と同じ番号のバッファ領域の次バッファ番号
格納領域３６に、「ＥＢＮ」を書き込んで更新する（ス
テップＳ２０６）。以上の処理によって、セル保管バッ
ファ１４における、ショートセルの格納及びチェーン構
造の形成が終了する。

【００３０】ここで、図４を参照して、チェーン構造に
ついて説明する。セル保管バッファ１４内の番号「１
０」，番号「２」及び番号「５」のバッファ領域に格納
されたショートセルを、その順でチェーン構造化させる
場合、セル保管バッファ管理部１２の先頭バッファ番号
格納領域４１に番号「１０」を、最終バッファ番号格納
領域４２に番号「５」を、セル有無格納領域４３に「有
り」を、それぞれ格納する。セル保管バッファ１４にお
ける番号「１０」のバッファ領域の次バッファ番号格納
領域４４には、番号「２」を格納する。セル保管バッフ
ァ１４における番号「２」のバッファ領域の次バッファ
番号格納領域４５には、番号「５」を格納する。セル保
管バッファ１４における番号「５」のバッファ領域の次
バッファ番号格納領域４６には、自己のバッファ領域番
号である番号「５」を格納する。これにより、セル保管
バッファ１４内における番号「１０」→番号「２」→番
号「５」というバッファ領域のチェーン構造が形成され
る。

【００３１】（２）読み出し制御部１６によるショート
セルの読み出し処理 図５及び図６を参照する。読み出し制御部１６は、処理
すべきショートセルのＶＣ番号及び品質クラスを指示す
る通知を、送信順番制御部１７から受け取る。この通知
を受け取ると、読み出し制御部１６は、まずＡＴＭセル
のヘッダ部を生成すると共に、多重可能なペイロード部
の残りバイト数を与える内部変数ｒｐｌを「４７」に初
期化する（ステップＳ５０１）。このとき、ＳＴＦのＯ
ＳＦも「０」に初期化される。次に、読み出し制御部１
６は、またがり管理部１５から該当するＶＣ番号のまた
がり情報を、セル保管バッファ管理部１２から該当する
ＶＣ番号及び品質クラスの先頭バッファ番号「ＴＢ
Ｎ」、最終バッファ番号「ＬＢＮ」及びセル有無を取得
する（ステップＳ５０２）。次に、読み出し制御部１６
は、取得したセル有無に従って、該当するＶＣ番号及び
品質クラスのショートセルに関して、処理すべきショー
トセルがセル保管バッファ１４内に存在するか否かを判
断する（ステップＳ５０３）。そして、読み出し制御部
１６は、ショートセルが存在しない場合にはこの読み出
し処理を終了し、ショートセルが存在する場合には取得
したまたがり情報内のまたがり有無に従って、該当する
ＶＣ番号のショートセルに関してまたがり処理が必要か
否かを判断する（ステップＳ５０４）。

【００３２】またがり処理が必要と判断した場合、読み
出し制御部１６は、取得したまたがり情報内のまたがり
バッファ番号「ＯＢＮ」、データ残量及びまたがり開始
位置に基づいて、セル保管バッファ１４からまたがりセ
ル後半部分を読み出して、ＡＴＭセルのペイロード部に
多重する（ステップＳ５０５）。すなわち、読み出し制
御部１６は、セル保管バッファ１４における番号「ＯＢ
Ｎ」のバッファ領域のショートセル格納領域から、また
がり開始位置からデータ残量分だけのショートセルを読
み出す。このとき、多重したまたがりセル後半部分のデ
ータ量（＝データ残量）に応じて、ＳＴＦのＯＳＦが設
定される。そして、読み出し制御部１６は、またがりセ
ル後半部分の多重が完了すると、そのまたがり情報をク
リアすると共に、内部変数ｒｐｌを「ｒｐｌ−データ残
量」に更新する（ステップＳ５０６）。さらに、読み出
し制御部１６は、またがりセル後半部分が格納されてい
るセル保管バッファ１４のバッファ領域を開放するた
め、空きバッファ管理部１３のライトポインタが示す領
域に番号「ＯＢＮ」を書き込むと共に、ライトポインタ
の位置を巡回的に１つ進める（ステップＳ５０６）。一
方、ステップＳ５０４でまたがり処理が必要ないと判断
した場合、読み出し制御部１６は、またがりの無い通常
のショートセル多重処理を以下のように実行する。

【００３３】まず、読み出し制御部１６は、ＡＴＭセル
にショートセルを多重できるペイロード部が残っている
か否かを判断する（ステップＳ５０７）。具体的には、
内部変数ｒｐｌが「０」か否かが判断される。そして、
読み出し制御部１６は、ペイロード部が残っていない場
合にはこの読み出し処理を終了し、ペイロード部が残っ
ている場合には、処理すべきショートセルがセル保管バ
ッファ１４内に存在するか否かを、セル有無に基づいて
判断する（ステップＳ５０８）。そして、ショートセル
が存在しない場合、読み出し制御部１６は、ＡＴＭセル
の残るペイロード部をパディングして読み出し処理を終
了する（ステップＳ５０９）。一方、ショートセルが存
在する場合、読み出し制御部１６は、先頭バッファ番号
「ＴＢＮ」に基づいて、セル保管バッファ１４からショ
ートセル及び次バッファ番号を読み出す（ステップＳ５
１０）。すなわち、読み出し制御部１６は、セル保管バ
ッファ１４における番号「ＴＢＮ」のバッファ領域のシ
ョートセル格納領域からショートセルを、次バッファ番
号格納領域から次バッファ番号を読み出す。そして、読
み出し制御部１６は、読み出したショートセルのデータ
サイズが内部変数ｒｐｌの値よりも大きいか否かを判断
する（ステップＳ５１１）。

【００３４】読み出したショートセルのデータサイズが
内部変数ｒｐｌの値より大きい場合、読み出し制御部１
６は、ショートセルのうちＡＴＭセルのペイロード部に
格納可能なサイズ（またがりセル前半部分）だけを多重
すると共に、セル保管バッファ管理部１２で管理される
先頭バッファ番号「ＴＢＮ」を読み出した次バッファ番
号に更新する（ステップＳ５１３）。さらに、読み出し
制御部１６は、該当するまたがり情報のまたがり有無を
「有り」に、またがりバッファ番号をそのショートセル
が格納されているセル保管バッファ１４のバッファ領域
の番号（すなわち、番号「ＴＢＮ」）に、またがり開始
位置をショートセル中のまたがりセル後半部分の先頭位
置に、及びデータ残量をまたがり開始位置からショート
セルの最終端までのデータサイズに、それぞれ更新する
（ステップＳ５１３）。次に、読み出し制御部１６は、
処理したショートセルが最終セルか否かを判断する（ス
テップＳ５１９）。すなわち、読み出し制御部１６は、
該当するＶＣ番号及び品質クラスに関する次のショート
セルが、セル保管バッファ１４に格納されているか否か
を判断する。このショートセルが最終セルか否かの判断
は、先頭バッファ番号「ＴＢＮ」と最終バッファ番号
「ＬＢＮ」とが一致するか否かによって行われる。そし
て、読み出し制御部１６は、最終セルであると判断した
場合には、セル有無の情報を「無し」に設定して（ステ
ップＳ５２０）、この読み出し処理を終了する。

【００３５】一方、読み出したショートセルのデータサ
イズが内部変数ｒｐｌの値以下の場合、読み出し制御部
１６は、そのショートセルをＡＴＭセルのペイロード部
に多重し、内部変数ｒｐｌを「ｒｐｌ−データサイズ」
に更新すると共に、セル保管バッファ管理部１２で管理
される先頭バッファ番号「ＴＢＮ」を読み出した次バッ
ファ番号に更新する（ステップＳ５１２）。さらに、読
み出し制御部１６は、多重したショートセルが格納され
ているセル保管バッファ１４のバッファ領域を開放する
ため、空きバッファ管理部１３のライトポインタが示す
領域に番号「ＴＢＮ」を書き込むと共に、ライトポイン
タの位置を巡回的に１つ進める（ステップＳ５１２）。
次に、読み出し制御部１６は、処理したショートセルが
最終セルか否かを判断する（ステップＳ５１４）。そし
て、最終セルであると判断した場合、読み出し制御部１
６は、セル有無の情報を「無し」に設定した後（ステッ
プＳ５１５）、必要に応じてＡＴＭセルのショートセル
を多重できる残りのペイロード部をパディング処理し
て、この読み出し処理を終了する（ステップＳ５１６，
Ｓ５１７）。一方、最終セルでないと判断した場合、読
み出し制御部１６は、ＡＴＭセルにショートセルを多重
できるペイロード部が残っているか否かをさらに判断す
る（ステップＳ５１８）。そして、読み出し制御部１６
は、残っている場合には更新した新たな先頭バッファ番
号「ＴＢＮ」に基づいて、セル保管バッファ１４からシ
ョートセル及び次バッファ番号を読み出して同様の処理
（ステップＳ５１０以降）を行い、残っていない場合に
はこの読み出し処理を終了する。

【００３６】以上説明した一連の処理によって、ショー
トセルの読み出し／多重処理、ＶＣ番号及び品質クラス
毎に形成されるチェーン構造の更新処理、及びまたがり
情報の更新処理が終了する。

【００３７】さらに、図７及び図８を参照して、読み出
し処理を具体的に説明する。なお、以下の例では、該当
するＶＣ番号及び品質クラスのショートセルに関して、
またがり有無「有り」、またがりバッファ番号「３」、
データ残量「ｘ」及びまたがり開始位置「ｙ」のまたが
り情報が、またがり管理部１５で管理されていたものと
する。また、番号「５」のバッファ領域のショートセル
をＡＴＭセルに多重する際に、またがりが発生するもの
とする。

【００３８】読み出し制御部１６は、またがり管理部１
５のまたがり情報格納領域７１からまたがり情報「有
り，３，ｘ，ｙ」を、セル保管バッファ管理部１２の先
頭バッファ番号格納領域７２から番号「１０」、最終バ
ッファ番号格納領域８３から番号「５」及びセル有無格
納領域８４から情報「有り」を取得する（ステップＳ６
０１）。読み出し制御部１６は、取得したまたがり情報
からまたがり有りを判断し、まずセル保管バッファ１４
の番号「３」のバッファ領域のショートセル格納領域７
３から、位置ｙからデータ量ｘのまたがりセル後半部分
を読み出してＡＴＭセルのペイロード部に多重する（ス
テップＳ６０２）。そして、読み出し制御部１６は、ま
たがりセル後半部分の多重が完了すると、またがり情報
格納領域７１のまたがり情報をクリアする（ステップＳ
６０３）。さらに、読み出し制御部１６は、セル保管バ
ッファ１４の番号「３」のバッファ領域を開放するた
め、空きバッファ管理部１３のライトポインタが示す空
きバッファ番号格納領域７４に番号「３」を書き込む
（ステップＳ６０４）。

【００３９】次に、読み出し制御部１６は、セル有無
「有り」及び先頭バッファ番号「１０」≠最終バッファ
番号「５」に従って、セル保管バッファ１４の番号「１
０」のバッファ領域のショートセル格納領域７５及び次
バッファ番号格納領域７６から、ショートセル及び次バ
ッファ番号「２」を読み出して、ショートセルをＡＴＭ
セルのペイロード部に多重する（ステップＳ６０５）。
そして、読み出し制御部１６は、ショートセルの多重が
完了すると、セル保管バッファ１４の番号「１０」のバ
ッファ領域を開放するため、空きバッファ管理部１３の
ライトポインタが示す空きバッファ格納領域７７に番号
「１０」を書き込む（ステップＳ６０６）。また、読み
出し制御部１６は、セル保管バッファ管理部１２の先頭
バッファ番号格納領域７２の番号を「２」に更新する
（ステップＳ６０７）。

【００４０】次に、読み出し制御部１６は、先頭バッフ
ァ番号「２」に従って、セル保管バッファ１４の番号
「２」のバッファ領域のショートセル格納領域７８及び
次バッファ番号格納領域７９から、ショートセル及び次
バッファ番号「５」を読み出して、ショートセルをＡＴ
Ｍセルのペイロード部に多重する（ステップＳ６０
８）。そして、読み出し制御部１６は、ショートセルの
多重が完了すると、セル保管バッファ１４の番号「２」
のバッファ領域を開放するため、空きバッファ管理部１
３のライトポインタが示す空きバッファ格納領域８０に
番号「２」を書き込む（ステップＳ６０９）。また、読
み出し制御部１６は、セル保管バッファ管理部１２の先
頭バッファ番号格納領域７２の番号を「５」に更新する
（ステップＳ６１０）。

【００４１】さらに、読み出し制御部１６は、先頭バッ
ファ番号「５」に従って、セル保管バッファ１４の番号
「５」のバッファ領域のショートセル格納領域８１及び
次バッファ番号格納領域８２から、ショートセル及び次
バッファ番号「５」を読み出して、ショートセルをＡＴ
Ｍセルのペイロード部に多重する（ステップＳ６１
１）。このとき、またがりが発生するので、読み出し制
御部１６は、ショートセルのうち、またがりセル前半部
分をＡＴＭセルのペイロード部に多重する。次に、読み
出し制御部１６は、セル保管バッファ管理部１２の先頭
バッファ番号格納領域７２の番号を「５」に更新すると
共に、セル有無格納領域８４の情報を「無し」に更新す
る（ステップＳ６１２）。さらに、読み出し制御部１６
は、またがり情報格納領域７１のまたがり情報を、また
がり有無「有り」、またがりバッファ番号「５」、また
がり開始位置をショートセル中のまたがりセル後半部分
の先頭位置に、及びデータ残量をまたがり開始位置から
ショートセルの最終端までのデータサイズに、それぞれ
更新する（ステップＳ６１３）。

【００４２】以上のように、本発明の一実施形態に係る
ショートセル多重装置によれば、１つのセル保管バッフ
ァ１４を、複数の仮想コネクション（ＶＣ）及び品質ク
ラスで共用する。これにより、ＶＣ毎及び品質クラス毎
にセル保管バッファ１０２〜１０４を持つ従来の構成と
比べて、ショートセルの保管に必要なバッファ容量を削
減することができる。また、本発明の一実施形態に係る
ショートセル多重装置では、ショートセルにまたがりが
発生した場合、そのショートセルの多重できない残りの
データ（またがりセル後半部分）を保持するのではな
く、セル保管バッファ１４に格納されるショートセルの
またがりセル後半部分の位置及び量を示すまたがり情報
を持つようにした。これにより、ＶＣ毎にまたがりセル
後半部分そのものを保持するバッファ（またがり管理部
１１０）を持つ従来の構成に比べて、またがり処理を実
行するために必要なバッファ容量を大きく削減すること
ができる。

【００４３】具体的にバッファ容量を比較した例を示し
ておく。なお、以下の計算では、出力回線数＝１、ＶＰ
Ｉ数＝２、ＶＣＩ数＝４０、品質クラス数＝４、セル保
管バッファにセルを保管する最大時間＝５０ｍｓ、及び
入力速度＝２セル／２．８μｓとした場合における、各
メモリサイズを算出している。

【００４４】１．従来の各構成（図１０）のメモリサイ
ズ セル保管バッファのメモリサイズは、出力回線数、ＶＰ
Ｉ数、ＶＣＩ数及び品質クラス数に依存する。セル保管
バッファは、合計３２０クラス（＝１回線×２ＶＰＩ×
４０ＶＣＩ×４クラス）の情報を収容する。セル保管バ
ッファに保管する１セル分の情報は、６×６４ビットで
ある。従って、セル保管バッファに必要なメモリサイズ
は、４．３９Ｇビット（＝３２０クラス×６×３５７１
６セル（上記最大値Ｎ）×６４ビット）以上となる。ま
たがり管理部のメモリサイズは、出力回線数、ＶＰＩ数
及びＶＣＩ数に依存する。またがり管理部は、合計８０
コネクション（＝１回線×２ＶＰＩ×４０ＶＣＩ）の情
報を収容する。各コネクションの情報は、ショートセル
残りデータが３７６ビット（最大値：４７オクテット×
８ビット）、残りデータ量が６ビット（最大値：４７ビ
ット）であるので、４８オクテット×８ビットあれば十
分である。従って、またがり管理部に必要なメモリサイ
ズは、３０７２０ビット（＝８０コネクション×４８オ
クテット×８ビット）となる。よって、従来の構成の総
メモリサイズは、４．３９Ｇビットとなる。

【００４５】２．本発明の各構成（図１）のメモリサイ
ズ セル保管バッファに保管する１セル分の情報は、８×６
４ビットである。従って、セル保管バッファに必要なメ
モリサイズは、１８．３Ｍビット（＝８×３５７１６セ
ル×６４ビット）以上となる。空きバッファ管理部は、
セル保管バッファの使用していないバッファ番号を格納
するので、そのメモリサイズは、セル保管バッファに格
納可能なセル数の最大値Ｎに依存する。３５７１６セル
をビット表現すると、空きバッファ管理部に必要なメモ
リサイズは、５７６Ｋビット（＝３６Ｋ×１６ビット）
以上となる。セル保管バッファ管理部のメモリサイズ
は、出力回線数、ＶＰＩ数及びＶＣＩ数に依存する。セ
ル保管バッファ管理部は、合計３２０クラス（同上）の
情報を収容する。各品質クラスの情報は、品質クラス毎
に管理されるチェーンの先頭バッファ番号及び最終バッ
ファ番号の２つである。従って、セル保管バッファ管理
部に必要なメモリサイズは、１０２４０ビット（＝３２
０クラス×２×１６ビット）以上となる。またがり管理
部のメモリサイズは、出力回線数、ＶＰＩ数及びＶＣＩ
数に依存する。またがり管理部は、合計８０コネクショ
ン（同上）の情報を収容する。各コネクションの情報
は、またがり有無に１ビット、またがりバッファ番号に
１６ビット、データ残量に６ビット（最大値：４７ビッ
ト）、及びまたがり開始位置に６ビット（アドレスオフ
セット及びバイトオフセットにそれぞれ３ビット（最大
値：７ビット））であるので、３２ビットあれば十分で
ある。従って、またがり管理部に必要なメモリサイズ
は、２５６０ビット（＝８０コネクション×３２ビッ
ト）となる。よって、本発明の構成の総メモリサイズ
は、１８．９Ｍビットとなる。

【００４６】なお、上記実施形態では、書き込み制御部
１１にショートセルが入力される場合を説明したが、ペ
イロード部に１つのショートセルだけが格納されたＡＴ
Ｍセルが入力されてもよい。この場合、書き込み制御部
１１は、ＡＴＭセルのヘッダ部に格納されているＶＣＩ
値に基づいて、ＶＣ番号及び品質クラスを判断してもよ
い。なお、上記ペイロード部に１つのショートセルだけ
が格納されたＡＴＭセルには、ＳＴＦが付与されないも
のとする。また、またがり管理部のメモリサイズの削減
を行わない場合には、上記実施形態のまたがり管理部１
５を、またがりセル後半部分をそのまま保持する従来構
成のまたがり管理部１１０に置き換えることも可能であ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るショートセル多重装
置の構成を示すブロック図である。

【図２】書き込み制御部１１が行う書き込み処理手順を
示すフローチャートである。

【図３】図２の書き込み処理手順に従って行われるショ
ートセルのセル保管バッファ１４への書き込み例を示す
図である。

【図４】セル保管バッファ１４に格納された３つのショ
ートセルをチェーン構造化した一例を示す図である。

【図５】読み出し制御部１６が行う読み出し処理手順を
示すフローチャートである。

【図６】読み出し制御部１６が行う読み出し処理手順を
示すフローチャートである。

【図７】図４の例に対応させて図５及び図６の読み出し
処理手順を実行した場合のフローチャートである。

【図８】図７の処理手順に従って行われるショートセル
のセル保管バッファ１４からの読み出し例を示す図であ
る。

【図９】ＡＡＬタイプ２で定義されているデータ伝送方
式を説明する図である。

【図１０】ＡＡＬタイプ２で定義されているＡＴＭセル
及びショートセルのパケット構造を示す図である。

【図１１】従来のショートセル多重装置の構成例を示す
ブロック図である。

【符号の説明】

１１，１０１…書き込み制御部 １２…セル保管バッファ管理部 １３…空きバッファ管理部 １４，１０２〜１０４…セル保管バッファ １５，１１０…またがり管理部 １６，１０５…読み出し制御部 １７，１０６…送信順番制御部 ３１〜３５，４１〜４６，７１〜８４…格納領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の仮想コネクションを介して伝送さ
   れる様々なショートセルを、ＡＴＭセルのペイロード部
   に多重するショートセル多重装置であって、 様々な種類の複数のショートセルを、仮想コネクション
   毎に連鎖状に関連付けて格納するセル保管バッファと、 前記セル保管バッファ内のショートセルが格納可能な空
   きバッファ領域の情報を管理する空きバッファ管理部
   と、 前記セル保管バッファに連鎖状に関連付けて格納された
   ショートセル群について、未処理である先頭のショート
   セルが格納されたバッファ領域及び最後のショートセル
   が格納されたバッファ領域の情報を、仮想コネクション
   毎に管理するセル保管バッファ管理部と、 またがりが発生したショートセルの多重されなかった残
   り部分に関する情報を、仮想コネクション毎に管理する
   またがり管理部と、 入力されたショートセルを、前記空きバッファ管理部で
   管理される情報に従って、前記セル保管バッファの空き
   バッファ領域に格納する書き込み制御部と、 ＡＴＭセルを送信すべき仮想コネクションを、所定の手
   順で決定する送信順番制御部と、 前記セル保管バッファ管理部で管理される情報に基づい
   て、前記送信順番制御部で決定された仮想コネクション
   のショートセルを、前記セル保管バッファから連鎖順に
   読み出してＡＴＭセルのペイロード部に多重する読み出
   し制御部とを備え、 前記読み出し制御部は、多重処理においてショートセル
   にまたがりが発生した場合、当該ショートセルの多重さ
   れなかった残り部分に関する情報を前記またがり管理部
   に格納し、次に同一の仮想コネクションのショートセル
   を多重する際、前記またがり管理部で管理される情報に
   基づいて、当該残りの部分を前記セル保管バッファから
   読み出してＡＴＭセルのペイロード部の先頭に多重する
   ことを特徴とする、ショートセル多重装置。
2. 【請求項２】 複数の仮想コネクションを介して伝送さ
   れる様々な品質クラスのショートセルを、ＡＴＭセルの
   ペイロード部に多重するショートセル多重装置であっ
   て、 様々な種類の複数のショートセルを、仮想コネクション
   毎及び品質クラス毎に連鎖状に関連付けて格納するセル
   保管バッファと、 前記セル保管バッファ内のショートセルが格納可能な空
   きバッファ領域の情報を管理する空きバッファ管理部
   と、 前記セル保管バッファに連鎖状に関連付けて格納された
   ショートセル群について、未処理である先頭のショート
   セルが格納されたバッファ領域及び最後のショートセル
   が格納されたバッファ領域の情報を、仮想コネクション
   毎及び品質クラス毎に管理するセル保管バッファ管理部
   と、 またがりが発生したショートセルの多重されなかった残
   り部分に関する情報を、仮想コネクション毎に管理する
   またがり管理部と、 入力されたショートセルを、前記空きバッファ管理部で
   管理される情報に従って、前記セル保管バッファの空き
   バッファ領域に格納する書き込み制御部と、 ＡＴＭセルを送信すべき仮想コネクション及び品質クラ
   スを、所定の手順で決定する送信順番制御部と、 前記セル保管バッファ管理部で管理される情報に基づい
   て、前記送信順番制御部で決定された仮想コネクション
   及び品質クラスのショートセルを、前記セル保管バッフ
   ァから連鎖順に読み出してＡＴＭセルのペイロード部に
   多重する読み出し制御部とを備え、 前記読み出し制御部は、多重処理においてショートセル
   にまたがりが発生した場合、当該ショートセルの多重さ
   れなかった残り部分に関する情報を前記またがり管理部
   に格納し、次に同一の仮想コネクション及び品質クラス
   のショートセルを多重する際、前記またがり管理部で管
   理される情報に基づいて、当該残りの部分を前記セル保
   管バッファから読み出してＡＴＭセルのペイロード部の
   先頭に多重することを特徴とする、ショートセル多重装
   置。
3. 【請求項３】 前記またがり管理部で管理される情報
   は、またがりが発生しているか否かを示す情報、またが
   りが発生しているショートセルが格納された前記セル保
   管バッファ内のバッファ領域を示す情報、当該ショート
   セルの多重されなかった残り部分のデータ開始位置を示
   す情報、及び当該残り部分のデータ量を示す情報である
   ことを特徴とする、請求項１に記載のショートセル多重
   装置。
4. 【請求項４】 前記またがり管理部で管理される情報
   は、またがりが発生しているか否かを示す情報、またが
   りが発生しているショートセルが格納された前記セル保
   管バッファ内のバッファ領域を示す情報、当該ショート
   セルの多重されなかった残り部分のデータ開始位置を示
   す情報、及び当該残り部分のデータ量を示す情報である
   ことを特徴とする、請求項２に記載のショートセル多重
   装置。