KR100465319B1 - Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법 - Google Patents

Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법 Download PDF

Info

Publication number
KR100465319B1
KR100465319B1 KR10-2002-0078749A KR20020078749A KR100465319B1 KR 100465319 B1 KR100465319 B1 KR 100465319B1 KR 20020078749 A KR20020078749 A KR 20020078749A KR 100465319 B1 KR100465319 B1 KR 100465319B1
Authority
KR
South Korea
Prior art keywords
cell
short cell
short
memory
incomplete
Prior art date
Application number
KR10-2002-0078749A
Other languages
English (en)
Other versions
KR20040050950A (ko
Inventor
오정훈
장문수
장재득
차재선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0078749A priority Critical patent/KR100465319B1/ko
Publication of KR20040050950A publication Critical patent/KR20040050950A/ko
Application granted granted Critical
Publication of KR100465319B1 publication Critical patent/KR100465319B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/568—Load balancing, smoothing or shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 AAL2타입 ATM셀의 에스에이알 장치 및 에스에이알 방법에 관한 것으로, 특히 에스에이알 장치는 완전한 형태의 쇼트셀 페이로드를 저장하는 제1 내부메모리; CPU에 의해 설정된 맵핑 테이블을 저장하고 있으며, 상기 맵핑 테이블을 이용하여 입력되는 쇼트셀의 식별정보에 대응하는 상기 제1 내부메모리의 저장위치를 찾아 제공하는 제1 내용주소화 메모리; 불완전한 형태의 쇼트셀 페이로드를 저장하는 제2 내부메모리; 상기 불완전한 형태의 쇼트셀의 식별정보에 대응하는 상기 제2 내부메모리의 저장위치 정보가 테이블로 기록하는 제2 내용주소화 메모리; 상기 물리 디바이스로부터 AAL2 타입 ATM셀을 입력받아 쇼트셀별로 분리하고, 분리한 쇼트셀이 완전한 형태인지 불완전한 형태인지를 파악하여 완전한 형태이면 상기 제1 내용주소화 메모리로부터 제공되는 저장위치 정보에 따라 제1 내부메모리에 해당 쇼트셀의 페이로드를 저장하고, 불완전한 형태이면 저장될 위치를 상기 제2 내용주소화 메모리에 기록한 후에 상기 제2 내부메모리의 해당 위치에 저장시키며, 출력될 쇼트셀을 상기 CPU에 알리는 쇼트셀분리부; 및 상기 CPU에 의해 결합되어 출력된 쇼트셀을 외부로 출력하는 송신 인터페이스를 포함한다. 본 발명은 여러 쇼트셀을 포함하는 하나의 ATM셀 내부에서의 AAL2셀의 분리를 용이하게 하고, 기존의 ATM 스위치 사용이 가능해지며, 마이크로프로세서의 부하를 줄여 효율적인 자원관리를 할 수 있다.

Description

ＡＡＬ２타입 ＡＴＭ셀의 에스에이알 장치 및 에스에이알 방법 {Segmentation And Reassembly Apparatus of ATM Adaptation Layer2 Type ATM Cell and Method thereof}
본 발명은 ATM(Asynchronous Transfer Mode)에 관한 것으로, 특히 AAL(ATM Adaptation Layer) 2타입 ATM셀에 포함된 다 채널의 페이로드를 채널별로 전송시키기 위해 ATM셀을 분리 및 결합시키는 SAR(Segmentation and Reassembly) 장치 및SAR 방법에 관한 것이다.
일반적으로 ATM에서 AAL(ATM Adaptation Layer)은 상위층 어플리케이션의 트래픽으로서의 특징에 준거하여 크게 클래스 A, 클래스 B, 클래스 C의 세가지 서비스가 정의되어 있다. 이때, 상위층 어플리케이션의 트래픽의로서의 특징은 보통 커넥션의 유무, 정보송신간격, 정보송신간격을 수신측에서 보관여부 등이다. 상기 클래스 A는 고정속도를 가진 비디오 데이터를 위한 것이고, 클래스 B는 가변속도를 가진 비디오 신호를 위한 것이며, 클래스 C는 가변속도를 가지고 커넥션형인 데이터 신호를 위한 것인데, 클랙스 B를 위한 ATM 프로토콜이 AAL 타입 2이고, 이러한 AAL 타입 2에 따르는 셀이 AAL 2타입 ATM셀이다.
도 1은 일반적인 AAL2 타입 ATM셀의 구조도이다. 도 1에 도시된 바와 같이, AAL2타입 ATM셀은 수신처 레이블(label) 정보인 5바이트의 헤더(H)와, 전송 데이터 정보인 48바이트의 패킷(PAC)으로 구성되어 있으며, 패킷은 적은 데이터 양을 가지는 다수의 쇼트셀(C1, C2, ..., Cn)과, ATM셀 내부의 처음 쇼트셀 위치 정보를 나타내는 1 바이트의 STF(Start Field)로 구성되어 있다. 그리고, STF는 6비트의 OSF(Offset Field), 1 비트의 SN(Sequence Number) 및 1 비트의 P(STF의 기수 패리티)로 구성되어 있다. 또한, 각각의 쇼트셀은 쇼트셀의 헤드정보인 CID(Channel ID), 쇼트셀의 길이정보인 LI(Length Indication), 사용자간 정보인 UUI(User to User Indication)와 헤더 에러정정을 나타내는 HEC(Header Error Correction) 및, 쇼트셀의 패킷으로 구성된다. 그리고, ATM셀의 헤더(H)는 대역가변정보인 VPI(Virtual Path Indication)와, 데이터전송통신로 정보인 VCI(Virtual ChannelIndication)를 포함하고 있다. 상기 구조도의 괄호내의 각각의 숫자는 대응 데이터의 비트 수이다.
도 1에 도시된 바와 같이, AAL2 타입 ATM셀은 음성과 같은 적은 양 데이터를 쇼트셀로 하여 하나의 ATM셀에 여러개 포함시켜 전송할 경우, 전송되어지는 셀 내부의 페이로드 낭비가 없어 전송 효율을 높이기에 적당하다.
한편, 상기와 같은 구조를 가진 AAL2 타입 ATM셀을 전송하는 전송부는 도 2a와 도 2b에 도시된 바와 같이 구성된다. 도 2a는 ITU-T에서 권고하는 I.362.2 규약에서 제안하는 AAL2타입 ATM셀 송신부에 대한 모델로써, 서비스포인트(AAL-SAP : AAL-Service Access Point) 내의 단말포인트(AAL-CEP: AAL-Connection End Point)에서 공통계층(CPS: Common Part Sublayer)으로 입력되는 데이터들은 계층관리부의 제어에 따라 서비스규격수렴부(SSCS: Service Specific Convergence Sublayer)에서 CID(Channel ID)에 따라 다수의 단말포인트(AAL-CEP) 중 알맞은 곳으로 데이터가 이동된다.
도 2b는 ITU-T에서 권고하는 I.362.2규약에서 제안하는 AAL2타입 ATM셀 전송부에 대한 모델로써, 서비스포인트(AAL-SAP) 내에 위치한 다수의 단말 포인트(AAL-CEP)에서 서비스규격수렴부(SSCS)로 입력되는 데이터들은 계층관리부의 제어에 따라 공통계층(CPS)에서 결합이 되어 하나의 단말포인트(AAL-CEP)를 통하여 전송된다.
그런데, 상기 도 2a와 도 2b에 도시된 바와 같이 한 개의 ATM셀 내부에 여러 사람의 정보가 있는 ATM셀을 스위칭 하거나, 각 쇼트셀의 CID정보에 따라 쇼트셀을엔드 유저(end user)로 보내기 위해서는 입력되는 ATM셀을 각각의 쇼트셀로 분리 및 결합 할 필요가 있으며, 상기와 같은 일을 소프트웨어적으로 처리하기에는 속도가 느리며, 이에 따른 마이크로프로세서에 부하가 가중되어 성능 저하의 원인이 된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, AAL2 타입 ATM의 SAR 기능을 소프트웨어적으로 제어할 때 발생하는 마이크로프로세서 성능 저하를 줄여 AAL2타입 ATM셀을 상용 스위치에 사용 할 수 있게 하는 것을 목적으로 있다.
도 1은 일반적인 AAL2 타입 ATM셀의 구조도이다.
도 2a와 도 2b는 ITU-T에서 권고하는 I.362.2규약에서 제안하는 AAL2타입 ATM셀 송신 및 수신에 대한 모델도이다.
도 3은 본 발명에 따른 AAL2 타입 ATM셀의 SAR 장치의 블록 구성도이다.
도 4는 본 발명에 따른 맵핑 테이블의 예시도이다.
도 5는 본 발명의 실시예에 따른 AAL2 타입 ATM셀 장치의 동작 흐름도이다.
도 6은 본 발명에 따른 AAL2 타입 ATM셀의 SAR장치의 동작을 설명하기 위한 예시도이다.
상기한 기술적 과제를 달성하기 위한 본 발명은 다수의 물리 디바이스로부터 AAL2타입 ATM셀을 입력받아 SAR(Segmentation and Reassembly) 기능을 수행하는 AAL2타입 ATM셀의 에스에이알 장치에 있어서, 완전한 형태의 쇼트셀 페이로드를 저장하는 제1 내부메모리; CPU에 의해 설정된 맵핑 테이블을 저장하고 있으며, 상기 맵핑 테이블을 이용하여 입력되는 쇼트셀의 식별정보에 대응하는 상기 제1 내부메모리의 저장위치를 찾아 제공하는 제1 내용주소화 메모리; 불완전한 형태의 쇼트셀 페이로드를 저장하는 제2 내부메모리; 상기 불완전한 형태의 쇼트셀의 식별정보에 대응하는 상기 제2 내부메모리의 저장위치 정보가 테이블로 기록하는 제2 내용주소화 메모리; 상기 물리 디바이스로부터 AAL2 타입 ATM셀을 입력받아 쇼트셀별로 분리하고, 분리한 쇼트셀이 완전한 형태인지 불완전한 형태인지를 파악하여 완전한형태이면 상기 제1 내용주소화 메모리로부터 제공되는 저장위치 정보에 따라 제1 내부메모리에 해당 쇼트셀의 페이로드를 저장하고, 불완전한 형태이면 저장될 위치를 상기 제2 내용주소화 메모리에 기록한 후에 상기 제2 내부메모리의 해당 위치에 저장시키며, 출력될 쇼트셀을 상기 CPU에 알리는 쇼트셀분리부(106); 및 상기 CPU에 의해 결합되어 출력된 쇼트셀을 외부로 출력하는 송신 인터페이스를 포함하는 것을 하나의 특징으로 한다.
또한, 상기한 기술적 과제를 달성하기 위한 본 발명은 CPU에 의해 설정된 맵핑 테이블을 이용하여 다수의 물리 디바이스에서 발생된 AAL2 타입 ATM셀을 분리 및 결합시키는 AAL2 타입 ATM셀의 에이에이알 방법에 있어서, 입력되는 AAL2 타입 ATM셀을 헤더와, 다수의 쇼트셀로 분리하는 제1 단계; 분리된 쇼트셀이 완전한 형태인지 불완전한 형태인지를 판단하는 제2 단계; 상기 분리된 쇼트셀이 완전한 형태이면 상기 맵핑 테이블을 이용하여 파악된 완전한 쇼트셀의 페이로드를 저장하기 위해 마련된 제1 메모리의 해당 주소에 저장하는 제3 단계; 상기 분리된 쇼트셀이 불완전한 형태이면 상기 쇼트셀의 식별정보에 대응하는 제2 메모리의 주소를 지정하고 저장하는 제4 단계; 상기 제2 메모리의 해당 주소에 저장되는 쇼트셀이 결합에 의해 완전한 형태의 쇼트셀이 되면 상기 제3 단계를 통해 상기 제1 메모리의 해당 주소에 저장시키는 제5 단계; 상기 제1 메모리에 저장된 쇼트셀이 할당된 채널영역을 가득 채우게 되면, 할당된 채널영역을 채운 쇼트셀 정보를 상기 CPU에게 알리는 제6 단계; 및 상기 CPU에 의해서 할당된 채널영역을 채운 쇼트셀이 ATM셀로 변하면, 상기 변화된 ATM셀을 외부로 출력하는 제7 단계를 포함하는 것을 다른 특징으로 한다.
이하, 첨부한 도면을 참조로 본 발명의 실시예에 따른 AAL2타입 ATM셀의 SAR장치를 설명한다.
도 3은 본 발명에 따른 AAL2 타입 ATM셀의 SAR 장치의 블록 구성도이다. 도 3에 도시된 바와 같이, 본 발명의 AAL2 타입 ATM셀의 SAR 장치는 수신 인터페이스(101), 제1 내용주소화 메모리(102), 제1 내부 메모리(103), 제2 내용주소화 메모리(104), 제2 내부 메모리(105), 쇼트셀분리부(106), CPU 인터페이스(107), 송신 인터페이스(108) 및 CPU(Central Processor Unit:200)를 포함한다.
수신 인터페이스부(101)는 외부 물리 디바이스와 UTOPIA(Universal Test & Operations PHY Interface for ATM) 인터페이스를 하여, 외부 물리 디바이스에서 발생된 AAL2 타입 ATM셀을 입력한다. 이때, 수신 인터페이스부(101)는 셀 입력 속도와 셀의 출력 속도가 상이함을 보정하기 위하여 셀을 적어도 하나 이상 저장할 수 있는 선입선출(FIFO) 메모리(미도시)를 둔다.
제1 내용주소화 메모리(102)는 쇼트셀별로 쇼트셀의 페이로드가 저장될 제1 내부메모리(103)의 주소를 지정하고, 변화될 ATM셀의 헤드정보를 제공한다. 여기서, 제1 내용주소화 메모리(102)는 저장된 맵핑 테이블에 따라 주소 매핑을 한다.
상기 맵핑 테이블은 CPU(200)에 의해 설정되어지고, 도 4에 도시된 바와 같이 VPI, VCI, CID에 따른 변화될 VPI'와 VCI' 및 제1 내부메모리(103)의 주소 정보로 이루어져 있다. 도 4에 도시된 맵핑 테이블은 다수의 물리 디바이스에 대한 맵핑 테이블로서, 도 3을 참조로 한 실시예에 따른 맵핑 테이블은 도 6에 도시된 바와 같이 된다.
제1 내부 메모리(103)는 각 채널별 쇼트셀의 페이로드를 저장하는 기능을 담당한다. 여기서, 내부 메모리(103)의 각 채널별 할당영역이 많아지면 채널 수용 능력이 떨어지고, 반대로 각 채널 할당 영역이 작으면 채널 수용 능력은 많으나 각 채널별 데이터 수용 능력이 떨어진다. 그러므로, 본 발명은 장치의 응용에 따라 각 채널에 할당하는 영역과 수용 채널 수의 상호 흥정이 필요하며, 각 채널의 크기는 CPU(200)에 의해 조정 가능하다.
제2 내용주소화 메모리(104)는 미완성된(즉, 불완전한) 쇼트셀이 저장될 제2 내부메모리(105)의 주소 정보를 기록하며, 제2 내부메모리(105)는 불완전한 쇼트셀의 페이로드를 저장한다. 상기 미완성된 쇼트셀이란 쇼트셀의 실제 페이로드길이와 LI가 같지 않은 쇼트셀을 말한다.
쇼트셀분리부(106)는 입력되는 ATM셀을 쇼트셀별로 분리하여, 분리된 쇼트셀을 완전한 형태로 결합시켜 하나의 채널 영역으로 전송되게 하기 위한 것으로, 제1 및 제2 내용주소화 메모리(102, 104), 제1 및 제2 내부 메모리(103, 105)를 이용한다. 이때, 쇼트셀분리부(106)는 하나의 쇼트셀이 완전한 형태이면 제1 내부메모리(103)에 바로 저장시키지만, 완전한 형태가 아니면 제2 내부메모리(105)에 저장시켜 완전한 형태가 되기 위한 나머지 부분이 입력될 때에 제1 내부메모리(103)에 저장시키는 결합을 수행한다. 상기 쇼트셀의 완전한 형태 여부는 도 1에 도시된 쇼트셀의 헤더정보 중 LI 정보와 실제 분리된 쇼트셀의 길이를비교함으로써 확인한다.
CPU 인터페이스(107)는 CPU(200)가 각 설정한 각 채널별 페이로드 길이에 대한 정보를 설정하거나 메모리에 할당된 채널 길이만큼의 페이로드가 찾을 경우 ATM셀로 출력여부에 대한 정보를 주고 받기 위한 기능을 한다.
송신 인터페이스(108)는 각 채널별로 분리되어 있던 페이로드가 CPU(200)의 명령에 의하여 ATM셀로 출력하기 위해 잠시 저장되는 인터페이스로, 외부와 UPOPIA 인터페이스를 이룬다. 송신하는 능력과 외부 장치의 ATM셀 수신 능력 차이를 조정하기 위하여 인터페이스 내부에 선입선출(FIFO) 메모리를 둔다.
이하, 도 5와 도 6을 참조로 하여 본 발명의 실시예에 따른 AAL2타입 ATM셀의 에스에이알 장치의 동작을 설명한다.
도 5는 본 발명의 실시예에 따른 AAL2 타입 ATM셀 장치의 동작 흐름도이고, 도 6은 본 발명에 따른 AAL2 타입 ATM셀의 SAR장치의 동작을 설명하기 위한 예시도로서, 입력에 두 개의 물리 디바이스(PHY1, PHY2)가 연결되어 있는 경우를 설명한다.
일반적으로, 물리 디바이스는 AAL2 타입 ATM셀을 발생하는데, 이때 ATM셀은 발생되는 물리 디바이스에 따라 VPI와 VCI가 결정되며, 실제 길이와 LI가 동일한 완전형태의 쇼트셀과, 실제 길이와 LI가 동일하지 않은 불완전 형태의 쇼트셀을 포함할 수 있다.
여기서, 제1 물리 디바이스(PHY1)에서 발생되는 ATM셀은 VPI가 10이고, VCI가 20이며, 제2 물리 디바이스(PHY2)에서 발생되는 ATM셀은 VPI가 30이고 VCI가 40이라고 한다. 그리고, 제1 물리 디바이스(PHY1)에서는 CID가 a, b인 쇼트셀을 포함하는 제1 ATM셀과 CID가 b', c인 쇼트셀을 포함하는 제2 ATM셀을 발생하고, 제2 물리 디바이스(PHY2)는 CID가 d, e인 쇼트셀을 포함하는 제3 ATM셀과, CID가 e', f인 쇼트셀을 포함하는 제4 ATM셀을 발생한다고 한다.
상기에서 b와 b'는 불완전형태의 쇼트셀로서 b'인 쇼트셀이 b인 쇼트셀과 연결되어야 완전한 형태의 쇼트셀이 된다. 또한, e'와 e는 불완전형태의 쇼트셀로서 e'인 쇼트셀이 e인 쇼트셀과 연결되어야 완전한 형태의 쇼트셀이 된다.
이때, b'인 쇼트셀을 포함하고 있는 제2 ATM셀의 STF필드의 OSF값은 0이 아니며, b인 쇼트셀을 포함하고 있는 제1 ATM셀의 STF필드의 OSF값은 0이다. 여기서, ATM셀의 STF필드의 OSF값이 0인 것과 그렇지 않은 것을 구분하기 위하여 도 6에서는 해당 셀의 STF필드(S)를 음영으로 표시를 하였다.
상기와 같이 제1 및 제2 물리 디바이스(PHY1, PHY2)에서 ATM셀을 발생하여 전송하면, 수신 인터페이스(101)는 제1 및 제2 물리 디바이스(PHY1, PHY2)를 번갈아 가면서 셀을 입력받는다(S410).
따라서, 본 발명의 SAR 장치는 제1 ATM셀→제3 ATM셀→제2 ATM셀→제4 ATM셀의 순서로 셀을 입력한다.
수신 인터페이스(101)에 입력된 제1 ATM셀은 쇼트셀분리부(106)에 제공되고, 쇼트셀분리부(106)는 제1 ATM셀을 헤더(H)와 패킷(PAC)으로 분리한 후, 다시 패킷(PAC)을 CID가 a와 b인 쇼트셀로 분리한다(S411).
쇼트셀분리부(106)는 쇼트셀을 분리하고 나면, 쇼트셀의 상태(완전한 형태인지 또는 불완전한 형태인지 또는 결합될 쇼트셀인지)를 파악하기 위해, 첫번째 쇼트셀인 CID가 a인 쇼트셀을 선택한다(S412).
그리고, 선택한 쇼트셀의 헤더(H) 정보인 VPI, VCI, OSF값등을 파악하고 OSF값이 0인지 아닌지를 검사하여 결합될 쇼트셀인지를 판단한다(S413). 여기서, OSF값이 0이면 결합될 쇼트셀임을 의미하며, 결합될 쇼트셀이란 이미 저장된 불완전 형태의 쇼트셀의 나머지 부분의 쇼트셀을 의미한다.
제1 ATM셀의 OFS값은 0이 아니므로 쇼트셀분리부(106)는 선택한 쇼트셀의 실제 페이로드 길이와 선택한 쇼트셀의 LI 정보를 비교하여 선택한 쇼트셀이 불완전 형태의 쇼트셀인지를 판단한다(S414).
도 6에 도시된 바와 같이 CID가 a인 쇼트셀은 실제 페이로드 길이와 LI가 동일한 완전형태의 쇼트셀이므로, 쇼트셀분리부(106)는 이를 확인한 후 VPI, VCI, CID를 제1 내용주소화 메모리(102)에 전달한다. 그러면, 제1 내용주소화 메모리(102)는 입력되는 VPI, VCI, CID에 해당하는 제1 내부메모리(103)의 해당 주소가 저장된 맵핑 테이블을 통해 '0주소'와 변화될 VPI'/VCI'인 1/2를 찾고, 이를 쇼트셀분리부(106)에 제공한다. 이에, 쇼트셀분리부(106)는 제1 내부메모리(103)의 0주소에 CID가 a인 쇼트셀의 페이로드를 저장한다(S418).
쇼트셀분리부(106)는 CID가 a인 쇼트셀이 제1 내부메모리(103)의 0주소에 저장되면, 0주소의 메모리 영역 즉, 채널할당 영역이 가득 차게 되었는지를 확인한다(S419).
그런데, 도 6에 도시된 바와 같이, CID가 a인 쇼트셀이 0주소의 메모리 영역을 가득 채우게 된다. 그러므로, 쇼트셀분리부(106)는 이러한 사실을 CPU 인터페이스(107)를 통해 CPU(200)에 알리고, CPU(200)는 CID가 a인 쇼트셀을 조립하여 ATM 셀로 출력시킨다(S420).
첫 번째 쇼트셀에 대한 처리가 수행되면, 쇼트셀분리부(106)는 두 번째 쇼트셀인 CID가 b인 쇼트셀을 선택한다(S422).
그리고, 쇼트셀분리부(106)는 실제 페이로드 길이와 LI를 비교하여 불완전 쇼트셀인지를 판단한다(S414). 여기서, CID가 b인 쇼트셀은 실제 페이로드의 길이가 LI보다 짧다, 그러므로, 쇼트셀분리부(106)는 CID가 b인 쇼트셀을 불완전 형태의 쇼트셀이라고 판단하여, 제2 내부메모리(105)에 저장된 주소주소를 지정하고, 지정된 주소와 CID가 a인 쇼트셀의 VPI/VCI/CID 정보를 제2 내용주소화 메모리(104)에 제공한 후에 제2 내부메모리(105)의 해당 주소(즉, 도5에 도시된 1주소)에 b인 쇼트셀의 페이로드를 저장한다(S415).
따라서, 제2 내용주소화 메모리(104)에는 불완전한 형태의 쇼트셀의 VPI/VCI/CID에 따른 저장주소가 테이블로 기록된다.
쇼트셀분리부(106)는 현재 처리한 쇼트셀이 수신한 제1 ATM셀의 마지막 쇼트셀인지를 판단한 후(S416), 마지막 쇼트셀이면 제2 물리 디바이스(PHY2)로부터 제3 ATM셀을 입력한다(S410).
그리고, 입력한 제3 ATM셀을 상기 과정(S411, S412)을 수행한다.
이에, 쇼트셀분리부(106)는 CID가 d인 쇼트셀을 선택한다. 여기서, CID가 d인 쇼트셀은 CID가 a인 쇼트셀과 그 형태가 같으며 ATM셀의 OSF값이 동일하므로,상기 CID가 a인 쇼트셀의 처리와 동일하게 처리한다. 또한 CID가 e인 쇼트셀도 CID가 b인 쇼트셀과 그 형태가 같으며 ATM셀의 OSF값이 동일하므로 CID가 b인 쇼트셀의 처리와 동일하게 처리한다.
상기와 같이 제2 물리 디바이스(PHY2)로부터 입력된 제3 ATM셀의 처리가 끝나면, 쇼트셀분리부(106)는 다시 제1 물리 디바이스(PHY1)으로부터 제2 ATM셀을 입력받아 쇼트셀로 분리한다(S410, S411).
그리고, CID가 b'인 쇼트셀을 선택하고(S412), 선택한 쇼트셀이 결합될 쇼트셀인지를 확인하기 위해 OSF값을 판단한다(S413).
상기 판단(S413)에서 b'인 쇼트셀은 OSF값이 '0'이므로 결합될 쇼트셀이라고 판단되며, 이에 따라 쇼트셀분리부(106)는 제2 내용주소화 메모리(104)에 기록된 정보로부터 동일 VPI, VCI를 가진 불완전 쇼트셀이 저장된 위치를 확인한다. 이 확인을 쇼트셀분리부(106)는 제2 내부메모리(105)의 1주소를 확인하게 되고, 제2 내부메모리(105)의 1주소에 b'인 쇼트셀의 페이로드를 저장한다, 결국, b인 쇼트셀의 페이로드와 b'인 쇼트셀의 페이로드는 결합된다(S417).
상기와 같이 제2 내부메모리(105)에 페이로드들이 결합되면, 쇼트셀분리부(106)는 b+b'로 결합된 쇼트셀의 실제 페이로드와 LI를 비교하고, 비교 결과 완전한 형태의 쇼트셀이라고 판단되면 VPI, VCI, CID를 제1 내용주소화 메모리(102)에 제공하여 해당 주소 및 변화될 VPI', VCI'를 제공받는다. 그리고, 쇼트셀분리부(106)는 제공받은 주소(도 6에 도시된 10주소)에 b+b'의 페이로드를 저장시킨다(S418).
그런 다음, 쇼트셀분리부(106)는 제1 내부메모리(10)의 10주소 영역에 페이로드 정보가 가득찼는지를 판단하는데(S419), 이때 도 6에 도시된 바와 같이 가득 채우지 못하므로, 대기상태로 유지시킨다. 즉, CPU(200)로 하여금 출력되지 않게 한다(S421).
한편, 제2 ATM셀이 입력되고 나면 제4 ATM셀이 입력되는데, 이때의 ATM셀 또한 제2 ATM셀과 동일한 형태를 가지는 것이므로 상기에서 설명한 CID가 b인 쇼트셀을 처리하는 과정이 반복된다.
결국, 제1 내부메모리(103)의 채널할당영역을 가득채워 출력되는 쇼트셀은 도 6에 도시된 바와 같이, CID가 a, e+e', f인 쇼트셀이 되며, 이 쇼트셀들은 변화될 VPI'와 VCI'에 결합되어 ATM셀로 출력된다.
이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명은 AAL2타입 ATM셀의 SAR기능을 갖는 장치를 두어, 여러 쇼트셀을 포함하는 하나의ATM셀내부에서의 AAL2셀의 분리가 용이하게 하고, 기존의 ATM스위치 사용이 가능해 지며, 마이크로프로세서의 부하를 줄여 효율적인 자원관리 및 다른 AAL2타입 ATM셀을 이용하는 어디에나 쉽게 적용할 수 있어 유연성 있는 시스템을구현 할 수 있는 효과가 있다.

Claims (16)

  1. 다수의 물리 디바이스로부터 AAL2타입 ATM셀을 입력받아 SAR (Segmentation and Reassembly) 기능을 수행하는 AAL2타입 ATM셀의 에스에이알 장치에 있어서,
    완전한 형태의 쇼트셀 페이로드를 저장하는 제1 내부메모리;
    CPU에 의해 설정된 맵핑 테이블을 저장하고 있으며, 상기 맵핑 테이블을 이용하여 입력되는 쇼트셀의 식별정보에 대응하는 상기 제1 내부메모리의 저장위치를 찾아 제공하는 제1 내용주소화 메모리;
    불완전한 형태의 쇼트셀 페이로드를 저장하는 제2 내부메모리;
    상기 불완전한 형태의 쇼트셀의 식별정보에 대응하는 상기 제2 내부메모리의 저장위치 정보가 테이블로 기록하는 제2 내용주소화 메모리;
    상기 물리 디바이스로부터 AAL2 타입 ATM셀을 입력받아 쇼트셀별로 분리하고, 분리한 쇼트셀이 완전한 형태인지 불완전한 형태인지를 파악하여 완전한 형태이면 상기 제1 내용주소화 메모리로부터 제공되는 저장위치 정보에 따라 제1 내부메모리에 해당 쇼트셀의 페이로드를 저장하고, 불완전한 형태이면 저장될 위치를 상기 제2 내용주소화 메모리에 기록한 후에 상기 제2 내부메모리의 해당 위치에 저장시키며, 출력될 쇼트셀을 상기 CPU에 알리는 쇼트셀분리부; 및
    상기 CPU에 의해 결합되어 출력된 쇼트셀을 외부로 출력하는 송신 인터페이스
    를 포함하는 AAL2 타입 ATM셀의 에스에이알 장치.
  2. 제1항에 있어서,
    상기 제1 내부메모리는,
    하나의 주소가 하나의 채널 할당 영역인 것을 특징으로 AAL2 타입 ATM셀의 에스에이알 장치.
  3. 제2항에 있어서,
    상기 쇼트셀분리부는,
    분리된 쇼트셀의 LI(Length Indication) 정보와 실제 쇼트셀 페이로드 길이를 비교하여 불완전 쇼트셀인지를 판단하는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  4. 제3항에 있어서,
    상기 쇼트셀분리부는,
    불완전 쇼트셀에 대하여, 헤더정보인 OSF(Offset Field)값을 확인하여 첫 번째로 입력된 불완전 쇼트셀인지, 이전 불완전 쇼트셀에 결합될 쇼트셀인지를 판단하는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  5. 제3항에 있어서,
    상기 쇼트셀분리부는,
    분리된 쇼트셀이 결합될 쇼트셀이라고 판단하면, 결합될 쇼트셀의 VPI(Virtual Path Indication), VCI(Virtual Channel Indication)을 상기 제2 내용주소화 메모리에 제공하여, 동일 VPI와 VCI를 가진 불완전 쇼트셀이 저장된 상기 제2 내부메모리의 해당주소를 찾아, 상기 결합된 쇼트셀의 페이로드를 상기 제2 내부메모리의 해당주소에 저장시켜 이전에 저장된 불완전 쇼트셀과 결합될 쇼트셀을 결합시키는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  6. 제1항 또는 제3항에 있어서,
    상기 쇼트셀분리부는,
    상기 제2 내부메모리의 해당주소에 결합된 쇼트셀의 실제페이로드 길이를 상기 결합된 쇼트셀의 LI와 비교하여 동일하면, 상기 제1 내용주소화 메모리를 통해 저장된 상기 제1 내부메모리의 주소를 확인하고, 확인된 상기 제1 내부메모리의 해당주소에 결합된 쇼트셀의 페이로드를 저장시키는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  7. 제1항에 있어서,
    상기 쇼트셀분리부는,
    상기 제1 내부메모리의 해당 주소에 할당된 영역에 쇼트셀의 페이로드로 가득 채워졌는지를 확인하여, 가득채워진 쇼트셀을 상기 CPU에게 알리는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  8. 제1항에 있어서,
    상기 쇼트셀의 식별정보는 상기 VPI, VCI와 CID 인 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  9. 제1항에 있어서,
    상기 제1 내용주소화 메모리에 저장된 맵핑 테이블은,
    상기 VPI, VCI 및 CID에 따른 변화될 VIP와 VCI 및 상기 제1 내부메모리의 주소정보로 이루어진 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 장치.
  10. CPU에 의해 설정된 맵핑 테이블을 이용하여 다수의 물리 디바이스에서 발생된 AAL2 타입 ATM셀을 분리 및 결합시키는 AAL2 타입 ATM셀의 에이에이알 방법에 있어서,
    a) 입력되는 AAL2 타입 ATM셀을 헤더와, 다수의 쇼트셀로 분리하는 단계;
    b) 분리된 쇼트셀이 완전한 형태인지 불완전한 형태인지를 판단하는 단계;
    c) 상기 분리된 쇼트셀이 완전한 형태이면 상기 맵핑 테이블을 이용하여 파악된 완전한 쇼트셀의 페이로드를 저장하기 위해 마련된 제1 메모리의 해당 주소에 저장하는 단계;
    d) 상기 분리된 쇼트셀이 불완전한 형태이면 상기 쇼트셀의 식별정보에 대응하는 제2 메모리의 주소를 지정하고 지정된 주소에 상기 불완전 쇼트셀의 페이로드를 저장하는 단계;
    e) 상기 제2 메모리의 해당 주소에 저장되는 쇼트셀이 결합에 의해 완전한 형태의 쇼트셀이 되면 상기 제3 단계를 통해 상기 제1 메모리의 해당 주소에 저장시키는 단계;
    f) 상기 제1 메모리에 저장된 쇼트셀이 할당된 채널영역을 가득 채우게 되면, 할당된 채널영역을 채운 쇼트셀 정보를 상기 CPU에게 알리는 단계; 및
    g) 상기 CPU에 의해서 할당된 채널영역을 채운 쇼트셀이 ATM셀로 변하면, 상기 변화된 ATM셀을 외부로 출력하는 단계
    를 포함하는 AAL2 타입 ATM셀의 에스에이알 방법.
  11. 제10항에 있어서,
    상기 b) 단계는,
    헤더정보인 OSF(Offset Field)값을 확인하여 이전 불완전 쇼트셀에 결합될 쇼트셀인지를 판단하는 단계와, 쇼트셀의 실제 페이로드 길이와 LI를 비교하여 불완전한 쇼트셀인지 완전한 쇼트셀인지를 판단하는 단계를 포함하는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 방법.
  12. 제10항에 있어서,
    상기 맵핑 테이블은,
    상기 VPI, VCI 및 CID에 따른 변화될 VIP와 VCI 및 상기 제1 메모리의 주소정보로 이루어진 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 방법.
  13. 제12항에 있어서,
    상기 d) 단계의 식별정보는 VPI, VCI, CID인 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 방법.
  14. 제13항에 있어서,
    상기 d) 단계는 상기 쇼트셀의 식별정보에 대응하는 제2 메모리의 주소를 지정한 정보를 별도의 메모리에 저장시키는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 방법.
  15. 제10항에 있어서,
    상기 e) 단계는,
    불완전한 쇼트셀이 상기 제2 메모리의 해당주소에 저장될 때마다 해당 주소에 저장된 쇼트셀의 실제 페이로드길이와 저장된 쇼트셀의 LI를 비교하여 동일하면 완전한 쇼트셀이라고 판단하는 것을 특징으로 하는 AAL2 타입 ATM셀의 에스에이알 방법.
  16. CPU에 의해 설정된 맵핑 테이블을 이용하여 다수의 물리 디바이스에서 발생된 AAL2 타입 ATM셀을 분리 및 결합시키는 AAL2 타입 ATM셀의 에이에이알 방법의단계들을 수행하도록 컴퓨터에 의해 실행 가능한 명령으로 구성되는 프로그램을 유형적으로 구체화한 컴퓨터 판독 가능 기록 매체에 있어서,
    상기 방법 단계가,
    a) 입력되는 AAL2 타입 ATM셀을 헤더와, 다수의 쇼트셀로 분리하는 단계;
    b) 분리된 쇼트셀이 완전한 형태인지 불완전한 형태인지를 판단하는 단계;
    c) 상기 분리된 쇼트셀이 완전한 형태이면 상기 맵핑 테이블을 이용하여 파악된 완전한 쇼트셀의 페이로드를 저장하기 위해 마련된 제1 메모리의 해당 주소에 저장하는 단계;
    d) 상기 분리된 쇼트셀이 불완전한 형태이면 상기 쇼트셀의 식별정보에 대응하는 제2 메모리의 주소를 지정하고 지정된 주소에 상기 불완전 쇼트셀의 페이로드를 저장하는 단계;
    e) 상기 제2 메모리의 해당 주소에 저장되는 쇼트셀이 결합에 의해 완전한 형태의 쇼트셀이 되면 상기 제3 단계를 통해 상기 제1 메모리의 해당 주소에 저장시키는 단계;
    f) 상기 제1 메모리에 저장된 쇼트셀이 할당된 채널영역을 가득 채우게 되면, 할당된 채널영역을 채운 쇼트셀 정보를 상기 CPU에게 알리는 단계; 및
    g) 상기 CPU에 의해서 할당된 채널영역을 채운 쇼트셀이 ATM셀로 변하면, 상기 변화된 ATM셀을 외부로 출력하는 단계
    를 포함하는 컴퓨터 판독 가능 기록 매체.
KR10-2002-0078749A 2002-12-11 2002-12-11 Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법 KR100465319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078749A KR100465319B1 (ko) 2002-12-11 2002-12-11 Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0078749A KR100465319B1 (ko) 2002-12-11 2002-12-11 Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법

Publications (2)

Publication Number Publication Date
KR20040050950A KR20040050950A (ko) 2004-06-18
KR100465319B1 true KR100465319B1 (ko) 2005-01-13

Family

ID=37344966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078749A KR100465319B1 (ko) 2002-12-11 2002-12-11 Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법

Country Status (1)

Country Link
KR (1) KR100465319B1 (ko)

Also Published As

Publication number Publication date
KR20040050950A (ko) 2004-06-18

Similar Documents

Publication Publication Date Title
US5513178A (en) Cell multiplexing apparatus in ATM network
JP3719936B2 (ja) Ａｔｍ網のａａｌ２処理装置及び方法
US20030026262A1 (en) Channel resource allocation arrangement and method
US7054320B1 (en) Apparatus and method for processing AAL2 which supports multiple virtual channels in mobile communication system
JP3065026B2 (ja) Ａａｌ２パケット交換装置
US6490264B1 (en) Data transmission method and system
US6975651B1 (en) Cell processing apparatus, ATM exchange and cell discarding method
US6996109B2 (en) ATM cell transmitting/receiving device of ATM switching system
US6603767B1 (en) Cell exchanging device
WO1995014269A1 (en) A high-performance host interface for networks carrying connectionless traffic
JPH11261571A (ja) ショートセル多重装置及びショートセルヘッダ変換方法
US6747974B1 (en) Switching apparatus
US7443863B2 (en) Cell switching method and system
KR100465319B1 (ko) Ａａｌ２타입 ａｔｍ셀의 에스에이알 장치 및 에스에이알방법
US6829241B1 (en) AAL-2/AAL-5 processing apparatus in mobile communication system
EP1471687A1 (en) A method for realize the atm variable bit rate real-time traffic
KR100359914B1 (ko) Ａａｌ5 ａｔｍ 셀을 ａａｌ2 ａｔｍ 셀로 변환시키는 장치
KR100384996B1 (ko) 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법
KR100354163B1 (ko) 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
KR100288756B1 (ko) 에이티엠적응계층 타입 2를 채용하는 에이티엠 망에서 노드간 연결을 위한 채널식별자 할당 방법
KR100285324B1 (ko) 비동기 전송모드 적응층-2의 각 채널별 셀화 장치
KR100306287B1 (ko) 에이티엠을 기반으로 하는 접속 구조를 가지는 이동통신시스템
KR960015603B1 (ko) 개별버퍼 방식의 에이.에이.엘.(aal) 타입 5 공통 부분 수렴 부계층 수신부 및 재조립 회로
KR100338665B1 (ko) 부호분할다중접속방식의 이동통신시스템에서 다중화된음성 패킷 데이터의 효율적인 분할 방법
KR100414656B1 (ko) 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee