KR100414656B1 - 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법 - Google Patents

이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법 Download PDF

Info

Publication number
KR100414656B1
KR100414656B1 KR10-2001-0083157A KR20010083157A KR100414656B1 KR 100414656 B1 KR100414656 B1 KR 100414656B1 KR 20010083157 A KR20010083157 A KR 20010083157A KR 100414656 B1 KR100414656 B1 KR 100414656B1
Authority
KR
South Korea
Prior art keywords
cell
transmission mode
asynchronous transmission
information
atm
Prior art date
Application number
KR10-2001-0083157A
Other languages
English (en)
Other versions
KR20030053117A (ko
Inventor
오정훈
박형준
장문수
Original Assignee
주식회사 현대시스콤
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대시스콤, 한국전자통신연구원 filed Critical 주식회사 현대시스콤
Priority to KR10-2001-0083157A priority Critical patent/KR100414656B1/ko
Publication of KR20030053117A publication Critical patent/KR20030053117A/ko
Application granted granted Critical
Publication of KR100414656B1 publication Critical patent/KR100414656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층 타입 변환 장치 및 그 방법에 관한 것으로, 임의의 다수 채널로 압축된 AAL2셀을 AAL5셀로 전환하고, 가입자 증가에 따른 시스템 확장에 효율적으로 대응할 수 있도록 하기 위한 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층 타입 변환 장치 및 그 방법을 제공하기 위하여, 비동기전송모드 적응 계층2(AAL2) 타입의 비동기전송모드(ATM)셀을 입력으로 받아 비동기전송모드 적응 계층5(AAL5)로 변환하기 위한 변환수단; 상기 입력된 비동기전송모드(ATM)셀의 헤더 정보와 맵핑하여 새로운 헤더 정보를 출력하기 위한 정보출력수단; 및 상기 변환수단에서 변환된 비동기전송모드 적응 계층5(AAL5) 패킷과 CRC(Cyclic Redundancy Check) 정보를 저장하기 위한 저장수단을 포함하며, 이동통신 시스템 등에 이용됨

Description

이동통신 시스템 제어국에서의 비동기전송모드 적응 계층 타입 변환 장치 및 그 방법{Method and Apparatus for ATM Adaptation Layer 2/5 Conversion in Mobile Communication System}
본 발명은 이동통신 시스템 제어국에서의 비동기전송모드(ATM) 적응 계층2(이하, "AAL2"라 함)타입의 비동기전송모드(ATM)셀을 입력으로 받아 비동기전송모드(ATM) 적응 계층5(이하, "AAL5"라 함) 타입으로 변환시키는 비동기전송모드 적응 계층 타입 변환 장치 및 그 방법에 관한 것이다.
현재, 이동통신 시스템에서는 음성 뿐만 아니라 멀티미디어 시스템으로 많은 발전을 하고 있다. 따라서, 이를 위해서는 전송되는 데이터량을 증가시키고, 기지국과 제어국 사이의 전송선로 대역폭 또한 증가 시켜야 한다.
그래서, 종래의 T1/E1링크로 연결 되어 있는 것을 전송 대역폭이 큰 DS3(44,736kbps)링크, 동기전송모드(STM1(155Mbps))링크로 연결 되어야 하나 기존의 설비를 DS3(S5Mbps)링크, 동기전송모드(STM1(155Mbps))링크에 맞는 설비로 교체하려면 비용 및 유지비가 많이 드는 단점과 가변적인 데이터 양에 대하여 대용량의 전송선을 효율적으로 사용할 수 없다는 문제점이 있었다.
따라서, 기존의 T1/E1링크를 효율적으로 사용하기 위해 T1/E1로 ATM셀을 전송 시키기 위해 AAL2 타입으로 변환시켜 보낸다.
그러나, AAL2는 최근에 제정된 규격으로서, 아직 AAL2 트래픽을 처리하는 시스템은 상용화되고 있지 않으며, 기존의 시스템은 AAL5타입의 ATM셀만 처리 가능하다.
이를 도 1, 도 2a 및 2b를 보면서 좀 더 상세히 설명하고자 한다.
도 1 은 기존의 이동통신 시스템의 구성예시도이다.
도면에서, "101~10n"은 기지국, "120"은 제어국, "121"은 ATM 스위치, "122"는 AAL타입변환부, "123"은 라인 인터페이스부, 그리고 "130"은 유토피아 인터페이스를 각각 나타낸다.
다수의 기지국(101~10n)에서 T1/E1 링크(110)를 이용하여 제어국(120)으로 ATM셀을 보낼 때 전송 효율을 위해 AAL2 타입의 ATM셀로 전송하며 T1/E1신호를 라인 인터페이스부(123)에서 ATM 신호로 바꾼다.
AAL5 타입의 ATM셀만 처리하는 종래의 ATM 스위치(121)를 사용하기 위해서는 입력되는 AAL2 타입의 ATM셀을 AAL5 타입으로 변환시키는 AAL 타입변환부(122)가 필요하게 된다.
도 2a 및 2b 는 일반적인 AAL2 타입 ATM셀이 AAL5 타입의 ATM셀로 변환되는 과정을 나타낸 일실시예 설명도이다.
AAL2 타입 ATM셀의 유형은 ITU-T (International Telecommunication Union-Telecommunication Standardization Sector) 권고 I.363.2에 의해 정의 되어 있다.
AAL2 타입의 ATM셀로 입력이 되면 STF(Start Field)의 정보를 이용하여 쇼트셀의 처음을 알아내고, AAL2 헤더의 정보를 이용하여 쇼트셀 길이 정보를 알아 ATM셀 내에 들어 있는 쇼트셀 들을 분리하는 것이 가능하다.
도 2b 는 일반적인 AAL2 타입 ATM셀이 AAL5 타입의 ATM셀로 변환 될 때 생기는 문제점을 설명하기 위하여 나타낸 도면이다.
입력되는 쇼트셀의 순서가 A, B, D, C, 및 B'순서가 되고 B와 B'는 같은 주소를 갖는 ATM셀이라고 하면 A, D, C는 AAL5로 조립되어 나갈 수 있지만 B는 B'가 입력 될 때까지 데이터를 가지고 있어야 하며 트레일러를 만들기 위해 기존 데이터에 대한 주기적 덧붙임 검사(Cyclic Redundancy Check : 이하 "CRC"라 함) 정보 또한 가지고 있어야 한다.
또한, 채널 증가에 따른 시스템의 규모가 커지면서 AAL 타입변환부(12)가 수용 해야 하는 채널의 수가 커진다.
따라서, 기존 타입 변환 회로의 경우 다채널 수용 시 타입변환 회로를 중복적으로 써야 함으로 회로의 규모가 커지게 되는 문제점이 있었다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 임의의 다수 채널로 압축된 AAL2셀을 AAL5셀로 전환하고, 가입자 증가에 따른 시스템 확장에 효율적으로 대응할 수 있도록 하기 위한 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층 타입 변환 장치 및 그 방법을 제공하는데 그 목적이 있다.
도 1 은 기존의 이동통신 시스템의 구성예시도.
도 2a 및 2b 는 일반적인 AAL2 타입 ATM셀이 AAL5 타입의 ATM셀로 변환되는 과정을 나타낸 일실시예 설명도.
도 3 은 본 발명에 따른 제어국에서의 비동기전송모드 적응 계층 타입 변환 장치의 일실시예 구성도.
도 4a 는 상기 도 3의 AAL타입변환부의 AAL 2/5 변환부의 일실시예 구성도.
도 4b 는 상기 도 4a의 AAL2/5변환부의 일실시예 상세구성도.
도 5 는 본 발명에 따른 비동기전송모드 셀 처리 방법에 대한 일실시예 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
301 : T1/E1 링크 310 : 제어국
311 : ATM 스위치 312 : AAL타입변환부
313 : DPRAM 314 : CAM
315 : AAL 2/5 변환부 316 : 라인 인터페이스부
320 : 유토피아 인터페이스
상기 목적을 달성하기 위한 본 발명의 장치는, 비동기전송모드 적응 계층 타입 변환 장치에 있어서, 비동기전송모드 적응 계층2(AAL2) 타입의 비동기전송모드(ATM)셀을 입력으로 받아 비동기전송모드 적응 계층5(AAL5)로 변환하기 위한 변환수단; 상기 입력된 비동기전송모드(ATM)셀의 헤더 정보와 맵핑하여 새로운 헤더 정보를 출력하기 위한 정보출력수단; 및 상기 변환수단에서 변환된 비동기전송모드 적응 계층5(AAL5) 패킷과 CRC(Cyclic Redundancy Check) 정보를 저장하기 위한 저장수단을 포함하는 것을 특징으로 한다.
한편, 본 발명의 방법은, 비동기전송모드 적응 계층 타입 변환 방법에 있어서, DPRAM(Dual Port RAM)인터페이스부에서 셀 처리 상태가 가능함을 확인하고, 해당 파라미터를 입력받아 쇼트셀 헤더의 패킷 길이 정보와 실제 쇼트셀의 길이를 비교 하여 셀의 끝인가를 판단하는 제 1 단계; 상기 제 1 단계의 판단 결과, 셀의 끝이면 트레일러를 붙여 출력하는 제 2 단계; 및 상기 제 1 단계의 판단 결과, 셀의 끝이 아니면 상기 DPRAM의 해당 영역에 저장하는 제 3 단계를 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 3 은 본 발명에 따른 제어국에서의 비동기전송모드 적응 계층 타입 변환 장치의 일실시예 구성도이다.
도면에서, "301"은 T1/E1링크, "310"은 제어국, "311"은 ATM 스위치, "312"는 AAL타입변환부, "313"은 DPRAM(Dual Port RAM), "314"는 CAM(Content Addressable Memory), "315"는 AAL 2/5 변환부, "316"은 라인 인터페이스부, 그리고 "320"은 유토피아 인터페이스를 각각 나타낸다.
특히, 본 발명에 따른 AAL타입변환부(312)는, 라인 인터페이스부(316)로부터 입력된 셀의 헤더 정보에 따라 맵핑된 값을 출력하는 기능을 하는 CAM(314), 각 해당 채널의 패킷과 CRC 정보를 저장하는 DPRAM(313), 상기 CAM(314), DPRAM(313)과 인터페이스 하면서 AAL2 타입의 ATM셀을 AAL5 타입 ATM셀로 변환시키는 기능을 하는 AAL 2/5 변환부(315)를 포함한다.
다수의 기지국에서 T1/E1 링크(301)를 이용하여 제어국(310)으로 ATM셀을 보낼 때 전송 효율을 위해 AAL2 타입의 ATM셀로 전송하며 T1/E1신호를 라인 인터페이스부(316)에서 ATM 신호로 바꾼다.
AAL5 타입의 ATM셀만 처리하는 종래의 ATM 스위치(311)를 사용하기 위해서는 입력되는 AAL2 타입의 ATM셀을 AAL5 타입으로 변환시키는 AAL타입변환부(312)가 필요하게 된다.
제어국(310)내의 AAL타입변환부(312)를 좀 더 상세히 설명하면 다음과 같다.
AAL 2/5 변환부(315)는 라인 인터페이스부(316)로부터 AAL2 타입의 ATM셀을 입력으로 받아 AAL5로 변환하는 기능의 회로로 FPGA나 주문형 반도체를 이용하여 만들 수 있다.
상기 AAL 2/5 변환부(315)는 CAM(314)과 DPRAM(313)을 인터페이스하면서 셀의 정보나 패킷을 저장한다.
CAM(314)은 입력되는 ATM셀의 헤더 정보와 맵핑하여 새로운 헤더 정보를 출력하는 기능을 한다.
DPRAM(313)은 타입 변환을 위해 입력된 ATM셀이 AAL5타입의 셀로 조립이 불가능할 경우 해당하는 영역에 패킷을 저장하며, CRC 정보를 저장하는 기능을 한다. 여기서, 상기 CRC(Cyclic Redundancy Check) 정보는 실질적으로 "CRC-32" 정보이며, 이하 언급되는 CRC 정보도 CRC-32 정보이다.
또한, 상기 DPRAM(313)을 사용하여 패킷을 저장 함에 있어 일반 메모리를 사용하는 것 보다 데이터의 읽고 쓰는 것을 동시에 할 수 있어 편리한 접근이 이루어 지며, 적당한 회로를 부가하면 각 메모리 영역을 FIFO(First In First Out)처럼 사용할 수 있어 응용이 손쉽게 이루어 지는 장점이 있다.
도 4a 는 상기 도 3의 AAL타입변환부의 AAL 2/5 변환부의 일실시예 구성도이다.
도 4a에 도시된 바와 같이, AAL 2/5 변환부(315)는, 라인인터페이스부로부터 전송된 ATM셀의 타입을 확인하는 타입확인부(401), 상기 타입확인부(401)에서 확인된 ATM셀 정보에 의하여 바이패스 될 ATM셀을 바이패스시키는 바이패스부(403), 상기 타입확인부(401)에서 확인된 ATM셀 정보에 의하여 변환시킬 ATM셀을 변환시키는 AAL2/5변환부(402), 그리고 상기 바이패스부(403)와 AAL2/5변환부(402)에서 출력된 신호를 다중화하여 ATM 스위치로 전송하는 셀 다중화부(404)를 포함한다.
먼저, 타입확인부(401)는, 상기 입력되는 AAL5 타입 ATM셀이 사용자 정보를가지고 있는 트래픽 셀이 될 수도 있고 제어를 위한 제어용 셀이 될 있기 때문에, CAM과 인터페이스 하면서 상기 트래픽셀과 제어셀을 ATM셀 헤더 내에 있는 가상 경로 식별자/가상 채널 식별자(Virtual Path Identifier/Virtual Channel Identification : 이하, "VPI/VCI"라 함)를 기반으로 하여 구분하고, 상기 CAM으로부터 얻은 정보에 따라 바이패스 될 ATM셀은 바이패스부(403)에, 변환시킬 ATM셀은 AAL2/5변환부(402)로 전송하는 기능을 한다.
바이패스부(403)는 상기 입력되는 ATM셀을 바이패스 시키기 위해 셀을 저장하는 기능을 하는 회로이다. FIFO(선입선출)메모리로 구성되어 있으며 제어 신호에 의해 저장된 ATM셀을 출력하는 기능을 한다.
AAL2/5변환부(402)는 상기 입력되는 ATM셀의 타입 변환하는 기능을 하며, DPRAM과 인터페이스를 하면서 각 채널에 할당 되어 있는 DPRAM 영역에 CRC 정보와 패킷을 저장하는 기능을 한다.
셀 다중화부(404)는 ATM 스위치가 ATM셀을 받을 수 있을 때 AAL2/5변환부(402)와 바이패스부(403)에 저장 되어 있는 ATM셀을 출력하는 기능을 한다.
도 4b 는 상기 도 4a의 AAL2/5변환부의 일실시예 상세구성도이다.
도 4b에 도시된 바와 같이, AAL2/5변환부는 다음과 같다.
먼저, 패킷 추출부(410)는 입력된 ATM셀의 헤더와 패킷을 분리하여 패킷의 STF(Start Field) 영역과 쇼트셀 헤더 영역에 들어 있는 정보을 이용하여 하나의 ATM셀 내에 포함되어 있는 쇼트셀의 데이터와 쇼트셀의 정보로 분리하는 기능을 한다. 상기와 같은 방법으로 분리된 쇼트셀의 데이터는 트레일러 생성부(412)로 입력시키고, 각 쇼트셀의 정보는 정보저장부(411)로 입력이 된다.
정보 저장부(411)는 각 쇼트셀의 정보를 저장하는 기능을 한다.
트레일러 생성부(412)는 상기 쇼트셀을 바이패스 시키면서 AAL5타입 ATM셀 트레일러에 들어 갈 CRC 정보를 위해 입력되는 각 쇼트셀의 패킷을 이용하여 CRC 정보를 갱신하고 있다가 AAL5셀 조립 신호가 오면 계산 완료된 값을 출력하는 기능을 하는 회로이다.
DPRAM인터페이스부(413)는 상기 변환될 VPI/VCI 정보, 쇼트셀 패킷 길이, DPRAM에 입력 될 주소 및 DPRAM 패킷 길이 정보를 입력 받아 ATM셀 조립이 완성 되면 FIFO부(414)에 저장하게 하고, 셀 조립이 완성되지 못한 패킷 들은 DPRAM에 입력 될 주소에 따라 DPRAM에 저장하게 된다.
FIFO부(414)는 상기 타입변환이 된 ATM셀을 저장하기 위한 메모리로써 셀 다중화부가 ATM셀을 수신 가능 할 때까지 변환된 ATM셀을 저장하고 있는 기능을 한다.
도 5 는 본 발명에 따른 비동기전송모드 셀 처리 방법에 대한 일실시예 흐름도로서, DPRAM인터페이스부에서 DPRAM과 인터페이스는 과정을 나타낸다.
도 5에 도시된 바와 같이, 비동기전송모드 셀 처리 방법은, 먼저 셀 처리 조건이 가능한지를 판단한다(501).
상기 판단 결과, 셀 처리 조건이 가능하면 파라미터를 입력받고(502), 셀의 끝인가를 판단한다(503). 여기서, 파라미터는 변환될 VPI/VCI, 쇼토셀 길이, 입력쇼트셀의 해당 DPRAM 주소, DPRAM 패킷 길이 셀 끝 정보 등이다.
상기 판단 결과(503), 셀이 끝이면 "DPRAM 패킷 길이+AAL5 패킷 길이+ 트레일러 길이"가 48을 초과하는지 확인한다(504).
상기 확인 결과, "DPRAM 패킷 길이+AAL5 패킷 길이+ 트레일러 길이"가 48을 초과하면 DPRAM 패킷과 AAL5패킷을 합하여 48 바이트 패킷을 출력하고(505), 트레일러에 삽입하여 출력한다(506). 그러나, "DPRAM 패킷 길이+AAL5 패킷 길이+ 트레일러 길이"가 48이하면 바로 트레일러에 삽입하여 출력하는 과정(506)으로 진행한다.
상기 판단 결과(503), 셀이 끝이 아니면 "DPRAM 패킷 길이+AAL5 패킷 길이"가 48을 초과하는지 확인한다(507).
상기 확인 결과, "DPRAM 패킷 길이+AAL5 패킷 길이"가 48을 초과하면 ATM 헤더를 출력하고(508), DPRAM 패킷과 AAL2 패킷을 합하여 48바이크 패킷을 출력하고(509), DPRAM 패킷 길이를 "0"으로 하고, 출력 후 남은 AAL5 패킷 길이로 수정한 후, "DPRAM 패킷 길이+AAL5 패킷 길이"가 48을 초과하는지 확인하는 과정(507)으로 진행한다.
상기 확인 결과, "DPRAM 패킷 길이+AAL5 패킷 길이"가 48을 초과하지 않으면 AAL2 패킷 및 CRC-32 정보를 DPRAM에 저장하고, 셀 처리 조건이 가능한지를 판단하는 과정(501)으로 진행한다.
상기한 바와 같은, 본 발명에 따른 비동기전송모드 셀 처리 방법을 좀 더 상세히 설명하면 다음과 같다.
상기 DPRAM인터페이스부에서 셀 처리 상태가 되면 정보 저장 부에서 변환 될 VPI/VCI, 쇼트셀 길이, 입력 쇼트셀의 해당 DPRAM 주소, 저장된 DPRAM패킷 길이 및 셀 끝 정보를 입력 받는다.
셀의 끝임을 나타내는 방법은 쇼트셀 헤더의 패킷 길이 정보와 실제 쇼트셀의 길이를 비교 함으로써 알 수가 있으며, 만약 쇼트셀이 길이 정보 보다 작으면 아직 끝이 아니고 다음 ATM셀에 끝이 있다는 의미이다.
상기 쇼트셀이 마지막 부분이면 트레일러를 붙여 출력하게 되는데 트레일러 길이를 붙일 수 있으면 트레일러를 붙여서 셀을 출력하고, 트레일러를 붙이지 못하게 되면 DPRAM 패킷과 쇼트셀 패킷을 합하여 48바이트를 채워 출력하고 나머지 부분은 패딩을 시켜 다음 셀에 트레일러를 붙여 출력하게 된다.
상기 입력되는 쇼트셀이 마지막이 아니면 DPRAM에 해당 영역에 저장을 하게 되는데 DPRAM 패킷길이와 쇼트셀 패킷 길이가 48 바이트를 넘게 되면 바로 출력하게 되고, 출력하고 남은 패킷이 있거나 DPRAM 패킷길이와 쇼트셀 패킷 길이가 48 바이트를 넘지 않으면 DPRAM 해당영역에 저장하고 다음 쇼트셀을 기다리게 된다.
상기한 바와 같은, 본 발명은 차세대 이동통신 시스템인 IMT-2000 시스템 내의 제어국 장치에 관한 것으로, 다수의 기지국에 들어 오는 AAL2 타입의 ATM셀을 기존의 ATM스위치를 사용하기 위하여 AAL5 타입 ATM셀로 변환시키는 기능을 하며, DPRAM을 이용하여 임의의 VPI/VCI를 갖는 ATM셀을 수용 할 수 있으면서 회로의 크기를 줄였으며 채널 확장에 유연성 있게 대처할 수 있도록 하였다.
또한, DPRAM을 이용하여 각 채널에 해당하는 영역을 할당 하고 그 채널에 해당하는 AAL5셀이 입력되면 메로리에 저장되어 있는 패킷 길이와 비교하여 AAL5타입 ATM셀로 조립이 가능하면 패킷을 출력을 하고, AAL5타입 ATM셀로 조립이 불가능하면 입력된 패킷과 CRC 정보를 저장 하도록 한다.
또한, 시스템 확장에 있어 메모리를 제어하는 회로의 수정 없이 CAM 및 DPRAM만 확장하면 시스템 확장이 가능하도록 AAL 타입변환장치를 만든 것이다.
상술한 바와 같은 본 발명은 상기 기능을 가능하도록 FPGA(Field Programmable Gate Array)나 ASIC(Application Specific Integrated Circuit)으로 구현 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같은 본 발명은, IMT-2000 시스템의 제어국에 AAL타입변환장치를 두어 기존의 ATM 스위치 사용이 가능해 지며, 임의의 VPI/VCI를 갖는 다수 채널을 수용 할 수 있고, 시스템 확장에 따라 사용되는 CAM, DPRAM 메모리만을 확장시켜 시스템을 유연성 있게 대처 할 수 있게 하는 효과가 있다.

Claims (9)

  1. 비동기전송모드 적응 계층 타입 변환 장치에 있어서,
    비동기전송모드 적응 계층2(AAL2) 타입의 비동기전송모드(ATM)셀을 입력으로 받아 비동기전송모드 적응 계층5(AAL5)로 변환하기 위한 변환수단;
    상기 입력된 비동기전송모드(ATM)셀의 헤더 정보와 맵핑하여 새로운 헤더 정보를 출력하기 위한 정보출력수단; 및
    상기 변환수단에서 변환된 비동기전송모드 적응 계층5(AAL5) 패킷과 CRC(Cyclic Redundancy Check) 정보를 저장하기 위한 저장수단
    을 포함하는 비동기전송모드 적응 계층 타입 변환 장치.
  2. 제 1 항에 있어서,
    상기 변환수단은,
    상기 정보저장수단과 인터페이스 하면서 상기 정보저장수단으로부터 얻은 정보에 따라 바이패스 될 비동기전송모드(ATM)셀과 변환시킬 비동기전송모드(ATM)셀을 구분하여 전송하기 위한 타입확인수단;
    상기 타입확인수단으로부터 전송된 바이패스 시키기 위한 비동기전송모드(ATM)셀을 저장하기 위한 바이패스수단;
    상기 타입확인수단으로부터 전송된 변환시킬 비동기전송모드(ATM)셀을 입력받아 셀의 타입을 변환하고, 상기 저장수단과 인터페이스를 하면서 각 채널에 할당 되어 있는 저장수단 영역에 CRC 정보와 패킷을 저장하기 위한 타입변환수단; 및
    상기 타입변환수단과 바이패스수단에 저장 되어 있는 비동기전송모드(ATM)셀을 비동기전송모드(ATM) 스위치로 다중화하여 출력하기 위한 셀 다중화 수단
    을 포함하는 것을 특징으로 하는 비동기전송모드 적응 계층 타입 변환 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 타입변환수단은,
    상기 타입확인수단으로부터 출력된 비동기전송모드(ATM)셀의 헤더와 패킷을 분리하여 패킷의 STF(Start Field) 영역과 쇼트셀 헤더 영역에 들어 있는 정보를 분석하여 상기 비동기전송모드(ATM)셀 내에 포함되어 있는 쇼트셀의 데이터와 정보로 분리하기 위한 패킷 추출수단;
    상기 패킷 추출수단으로부터 출력된 쇼트셀의 정보를 저장하기 위한 정보저장수단;
    상기 패킷 추출수단으로부터 출력된 쇼트셀의 데이터를 바이패스 시키면서 비동기전송모드5(AAL5)타입 ATM셀 트레일러에 들어 갈 CRC 정보를 위해 입력되는 상기 쇼트셀의 데이터를 이용하여 CRC 정보를 갱신하고, 비동기전송모드5(AAL5)셀 조립 신호를 받아 계산 완료된 값을 출력하기 위한 트레일러 생성수단;
    상기 정보저장수단과 상기 트레일러 생성수단에서 출력된 데이터를 전달받아조립 완성된 비동기전송모드(ATM)셀과 조립 완성되지 않은 비동기전송모드(ATM)셀을 분리하여 해당 상황에 맞게 인터페이싱하기 위한 인터페이싱 수단; 및
    상기 인터페이싱 수단으로부터 전송된 타입변환이 된 비동기전송모드(ATM)셀을 상기 셀 다중화 수단이 수신 가능 할 때까지 저장하기 위한 선입선출 저장수단
    을 포함하는 비동기전송모드 적응 계층 타입 변환 장치.
  4. 제 3 항에 있어서,
    상기 인터페이싱 수단은,
    상기 정보저장수단과 상기 트레일러 생성수단에서 출력된 데이터를 전달받아 변환될 가상 경로 식별자/가상 채널 식별자(VPI/VCI) 정보, 쇼트셀 패킷 길이, 상기 저장수단에 입력 될 주소 및 상기 저장수단 패킷 길이 정보를 입력 받아 비동기전송모드(ATM)셀 조립이 완성 되면 상기 선입선출 저장수단에 저장하게 되고, 셀 조립이 완성되지 못한 패킷 들은 상기 저장수단에 입력 될 주소에 따라 상기 저장수단에 저장하는 것을 특징으로 하는 비동기전송모드 적응 계층 타입 변환 장치.
  5. 비동기전송모드 적응 계층 타입 변환 방법에 있어서,
    DPRAM(Dual Port RAM)인터페이스부에서 셀 처리 상태가 가능함을 확인하고, 해당 파라미터를 입력받아 쇼트셀 헤더의 패킷 길이 정보와 실제 쇼트셀의 길이를비교 하여 셀의 끝인가를 판단하는 제 1 단계;
    상기 제 1 단계의 판단 결과, 셀의 끝이면 트레일러를 붙여 출력하는 제 2 단계; 및
    상기 제 1 단계의 판단 결과, 셀의 끝이 아니면 상기 DPRAM의 해당 영역에 저장하는 제 3 단계
    를 포함하는 비동기전송모드 적응 계층 타입 변환 방법.
  6. 제 5 항에 있어서,
    상기 제 1 단계의 해당 파라미터는,
    변환 될 가상 경로 식별자/가상 채널 식별자(VPI/VCI), 쇼트셀 길이, 입력 쇼트셀의 해당 DPRAM 주소, 저장된 DPRAM패킷 길이 및 셀 끝 정보를 포함하는 것을 특징으로 하는 비동기전송모드 적응 계층 타입 변환 방법.
  7. 제 5 항에 있어서,
    상기 제 2 단계는,
    트레일러 길이를 붙일 수 있는지 판단하는 제 4 단계;
    상기 제 4 단계의 판단 결과, 트레일러 길이를 붙일 수 없으면 DPRAM패킷과 쇼트셀 패킷을 합하여 48바이트를 채워 출력하고, 나머지 부분은 패딩을 시켜 다음셀에 트레일러를 삽입하여 출력하는 제 5 단계; 및
    상기 제 4 단계의 판단 결과, 트레일러 길이를 붙일 수 있으면 바로 트레일러에 삽입하여 출력하는 제 6 단계
    를 포함하는 비동기전송모드 적응 계층 타입 변환 방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 3 단계는,
    DPRAM 패킷길이와 쇼트셀 패킷 길이가 48 바이트를 초과하는지 확인하는 제 7 단계;
    상기 제 7 단계의 판단 결과, 출력하고 남은 패킷이 있거나 DPRAM 패킷길이와 쇼트셀 패킷 길이가 48 바이트 이상일 경우 비동기전송모드(ATM) 헤더와 48바이트를 합한 후 셀을 채워 출력하고, 출력 후 DPRAM패킷 길이를 0으로 하고 출력 후 남은 AAL5 패킷 길이를 수정하는 제 8 단계; 및
    상기 출력하고 남은 셀과 수정된 정보를 이용하여 다시 제 7 단계로 진행하는 제 9 단계
    를 포함하는 비동기전송모드 적응 계층 타입 변환 방법.
  9. 제 8 항에 있어서,
    상기 제 7 단계는,
    상기 제 7 단계의 판단 결과, 상기 출력하고 남은 패킷이 있거나 DPRAM 패킷길이와 쇼트셀 패킷 길이가 48 바이트를 넘지 않으면 DPRAM 해당영역에 저장하는 제 10 단계
    를 포함하는 비동기전송모드 적응 계층 타입 변환 방법.
KR10-2001-0083157A 2001-12-22 2001-12-22 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법 KR100414656B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083157A KR100414656B1 (ko) 2001-12-22 2001-12-22 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083157A KR100414656B1 (ko) 2001-12-22 2001-12-22 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030053117A KR20030053117A (ko) 2003-06-28
KR100414656B1 true KR100414656B1 (ko) 2004-01-07

Family

ID=29577728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083157A KR100414656B1 (ko) 2001-12-22 2001-12-22 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100414656B1 (ko)

Also Published As

Publication number Publication date
KR20030053117A (ko) 2003-06-28

Similar Documents

Publication Publication Date Title
US6151318A (en) Method and apparatus for encapsulating ATM cells in a broadband network
KR20010012306A (ko) 숏 패킷 회로 에뮬레이션
KR100364747B1 (ko) Ａａｌ2/ａａｌ5 변환 장치 및 방법
US6597697B1 (en) Extended AAL2 connection identifier
KR100314219B1 (ko) 에이에이엘5 타입 에이티엠 셀 역다중화 및 에이에이엘2타입 에이티엠 셀변환 장치
KR100414656B1 (ko) 이동통신 시스템 제어국에서의 비동기전송모드 적응 계층타입 변환 장치 및 그 방법
JP3653721B2 (ja) 通信装置及びそれを備えたシステム
US20030026266A1 (en) Cell switching method and system
KR100359914B1 (ko) Ａａｌ5 ａｔｍ 셀을 ａａｌ2 ａｔｍ 셀로 변환시키는 장치
US7068665B2 (en) System and method for switching cells in a communications network
JP2005516476A (ja) 可変ビットレートリアルタイムサービス用のａｔｍアダプテーションレイヤ２の実装方法
US7403533B2 (en) AAL2 switching apparatus and method
KR100354163B1 (ko) 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
KR100411886B1 (ko) 무선통신 기지국에서의 에이에이엘 타입 변환 장치
KR100705569B1 (ko) 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한신호 경로 검증 장치 및 그 방법
KR100480042B1 (ko) Ａｔｍ 교환시스템의 ａｔｍ셀 수신장치
KR20010048183A (ko) 에이에이엘2 타입 에이티엠 셀을 에이에이엘2 프라임에이티엠 셀로 변환하는 장치
KR0134443B1 (ko) 비동기 전송모드에서 에이티엠 적응계층 파라메터 메시지내의 승산기 메시지 검출방법
KR100378587B1 (ko) 시분할 채널 변조된 신호와 비동기 전송 모드 셀 상호변환 장치
KR100236038B1 (ko) 외부영상을 직접 연결하기 위한 atm카드의 다중화 및 역다중화장치
JP3618095B2 (ja) ショートセル分離装置
KR0134434B1 (ko) 비동기 전송모드에서 에이티엠 적응계층 파라메터 메시지내의 에스에스씨에스 형식 메시지 검출방법
KR0134436B1 (ko) 비동기 전송모드에서 에이티엠 적응계층 파라메터 메시지내의 메시지 정보식별자 크기 메시지 검출방법
KR100497868B1 (ko) 에이에이엘2/에이에이엘5 변환 장치 및 그 방법
WO2000007407A1 (en) A method and apparatus to provide end-to-end quality of service guarantee

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee