JPH11346217A - Ａａｌ２パケット交換装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭコネクション上での多重化効率を向上
させ、且つ、帯域の使用効率の低下を阻止するととも
に、ＡＴＭセル数が増加しないようにしてＡＴＭスイッ
チへの負荷軽減を図る。 【解決手段】 ＡＴＭスイッチの前段において異なる物
理的回線上のＡＴＭセルからＣＰＳ−ＰＤＵを抽出し、
そのＣＰＳ−ＰＤＵからＣＰＳパケットを抽出して、そ
れぞれのＣＰＳパケットのチャネル識別子を書き替えを
行う。この書き替えで異なる物理回線から同一方向に伝
送されるＣＰＳパケットのチャネル識別子の衝突を防止
して、ＣＰＳ−ＰＤＵへの多重処理を行い、異なる物理
的回線上のＡＴＭセルから抽出したＣＰＳパケットを、
同一の仮想パス／仮想チャネル上へ多重化し交換処理を
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、非同期転送モー
ド（ＡＴＭ）方式におけるＡＴＭアダプテーションレイ
ヤ２（ＡＡＬ２）規格によってＡＴＭパケットを伝送す
るパケット交換装置に関する。

【０００２】

【従来の技術】従来、ＡＴＭ伝送方式では、ＡＴＭアダ
プテーションレイヤ方式としてＩ．３６３．２（ＡＡＬ
２）がある。

【０００３】このＡＡＬ２は、ＡＴＭセルに搭載された
ＣＰＳ−ＰＤＵからＣＰＳパケットを抽出し、そして同
一訪路に出力される複数のＣＰＳパケットをＣＰＳ−Ｐ
ＤＵに再多重し、そのＣＰＳ−ＰＤＵをＡＴＭセルに載
せるというＡＴＭ伝送に用いられている（例えば、特願
平０９−１１６０５２号「ＡＴＭセルに多重された可変
長パケットのＡＴＭセル載せ替え方式」および特願平８
−５２５５６９号「多重セル伝送方法および装置」）。

【０００４】図７は、このような従来のＡＡＬ２パケッ
ト交換装置の構成例を示す図であり、図８は、図７中の
ＡＴＭセルヘッダ検索テーブルの格納内容を示す図であ
る。また図９は可変長パケット載せ替え状態を示す図で
ある。

【０００５】この例はＡＴＭスイッチ６の前段に可変長
パケット載せ替え装置１を設けている。この可変長パケ
ット載せ替え装置１中の可変長パケット抽出部２で入力
ＡＴＭセルからＡＡＬ２パケットを抽出し、可変長パケ
ット再多重部３で、チャネル識別子（ＣＩＤ：Ｃｈａｎ
ｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ）を抽出する。そしてＣ
ＰＵ４が図８に示すＡＴＭセルヘッダ検索テーブル１５
を検索して、再多重化する仮想パス／仮想チャネル（Ｖ
Ｐ／ＶＣ）を選定する。そして同一方向に出線１、２、
３・・・Ｎを通じて伝送される可変長パケットＡ、Ｂ、
Ｃ、Ｄを、ＡＴＭセル７ａ、７ｂ、７ｃに多重化してい
る。このようにして図９に示す可変長パケット載せ替え
処理を行っている。

【０００６】

【発明が解決しようとする課題】ところで、上記した従
来例では次の問題がある。 （１）異なる物理的な複数のＡＴＭ回線を介したＡＴＭ
セルから可変長パケットを抽出し、同一方路へ出力され
る可変長パケットを多重化する場合、回線が物理的に違
っていても同一のＣＩＤを使用している可変長パケット
は多重化できない。このため図９に示すようにＣＩＤ衝
突が発生する。従って、この場合、それぞれの可変長パ
ケットを別個のＶＰ／ＶＣに多重化する必要がある。 （２）ＣＩＤ衝突が発生した可変長パケットは別個のＡ
ＴＭコネクション上のＡＴＭセルに再多重化する必要が
あり、その結果、それぞれのＶＰ／ＶＣでの帯域の使用
効率が低下してしまう。 （３）ＣＩＤ衝突を避けるために、可変長パケットを別
個のＡＴＭコネクション上のＡＴＭセルに多重化した場
合、可変長パケット載せ替え装置で生成するＡＴＭセル
数が増加して、次段のＡＴＭスイッチの負荷が増加して
しまう。

【０００７】この発明は、上述の事情に鑑みてなされた
もので、ＡＴＭコネクション上での多重化効率が向上し
て、帯域の使用効率の低下が防止できるとともに、ＡＴ
Ｍセル数が増加せずにＡＴＭスイッチへの負荷軽減がで
きるＡＡＬ２パケット交換装置の提供を目的としてい
る。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、この発明は、非同期転送モード（ＡＴＭ）方式にお
けるＡＴＭアダプテーションレイヤ２（ＡＡＬ２）規格
でＡＴＭ転送を行うＡＡＬ２パケット交換装置におい
て、ＡＴＭスイッチの前段において異なる物理的回線上
のＡＴＭセルからＣＰＳ−ＰＤＵを抽出し、そのＣＰＳ
−ＰＤＵからＣＰＳパケットを抽出して、それぞれのＣ
ＰＳパケットのチャネル識別子を書き替えを行い、異な
る物理回線から同一方向に伝送されるＣＰＳパケットの
チャネル識別子の衝突を防止して、異なる物理的回線上
のＡＴＭセルから抽出したＣＰＳパケットを、同一の仮
想パス／仮想チャネル上へ多重化する交換処理を行うこ
とを特徴とする。

【０００９】また前記交換処理のための、複数の入力Ａ
ＴＭ回線からコモンパートサブレイヤ−プロトコルデー
タユニット（ＣＰＳ−ＰＤＵ）を抽出する処理を行う選
択手段と、前記選択手段が抽出したＣＰＳ−ＰＤＵを保
持し、且つ、第１インターナルアドレスを記憶する第１
記憶手段と、前記第１記憶手段に記憶したＣＰＳ−ＰＤ
ＵからＣＰＳパケットを抽出して、ＣＰＳパケットが二
つのＡＴＭセルにまたがっていた場合、二つのＡＴＭセ
ルにまたがったＣＰＳパケットのまたがり前半部を保持
し、さらにまたがり後半部を受信した後、二つのＡＴＭ
セルにまたがったＣＰＳパケットを再生するＣＰＳ−Ｐ
ＤＵ処理手段と、前記ＣＰＳ−ＰＤＵ処理手段からのＣ
ＰＳパケットのチャネル識別子書き替え処理を行い、且
つ、ヘッダ誤り制御情報の書き替えを行うＣＰＳパケッ
ト処理手段と、前記ＣＰＳパケット処理手段からのＣＰ
Ｓパケットを保持し、且つ、第２インターナルアドレス
を保持する第２記憶手段と、生成途中のＣＰＳ−ＰＤＵ
を保持し、且つ、ＣＰＳパケットをＣＰＳ−ＰＤＵに多
重化するＣＰＳ−ＰＤＵ生成手段と、前記ＣＰＳ−ＰＤ
Ｕ生成手段からのＣＰＳ−ＰＤＵを、ＡＴＭセルに搭載
して出力し、且つ、送出するＡＴＭセルがない場合に空
きＡＴＭセルを生成して出力するＡＴＭセル生成手段
と、前記ＡＴＭセル生成手段からのＡＡＬ２パケットを
搭載するＡＴＭセルとＡＡＬ２パケットを搭載しないＡ
ＴＭセルとを多重化して出力するＡＴＭ回線に出力する
多重化手段とを備えることを特徴とする。

【００１０】さらに前記ＣＰＳパケット処理手段に、チ
ャネル識別子書き替えを行うためのパス設定テーブルを
有し、且つ、前記ＣＰＳパケット処理手段が、一定時間
毎にＣＰＳ−ＰＤＵを生成するために送出タイミングを
生成するタイマー処理を実行することを特徴とする。

【００１１】また前記第１記憶手段が、選択手段からの
ＣＰＳ−ＰＤＵを保持し、さらに第１インターナルアド
レスを記憶する二つの先入れ先出し（ＦＩＦＯ）メモリ
で構成されることを特徴とする。

【００１２】さらに前記第２記憶手段が、ＣＰＳパケッ
ト処理手段からのＣＰＳパケットを保持し、さらに第２
インターナルアドレスを保持する二つのＦＩＦＯメモリ
で構成されることを特徴とする。

【００１３】また前記ＣＰＳ−ＰＤＵ処理手段に、二つ
のＡＴＭセルにまたがったＣＰＳパケットのまたがり前
半部を保持するメモリを備えることを特徴とする。

【００１４】さらに前記ＣＰＳ−ＰＤＵ生成手段に、生
成途中のＣＰＳ−ＰＤＵを保持するメモリを備えること
を特徴とする。

【００１５】さらに前記選択手段が、複数回線からのそ
れぞれの受信ＡＴＭセルに対する書き込み／読み出しが
行われる複数の内部バッファと、前記内部バッファのそ
れぞれへの受信ＡＴＭセルの書き込み／読み出しを制御
する複数のバッファ制御部と、前記複数のバッファ制御
部に対するＡＴＭセルの送出要求を行うセレクタ部と、
前記セレクタ部からのＡＴＭセルおよびインターナルア
ドレスを受信し、且つ、受信ＡＴＭセルからＣＰＳ−Ｐ
ＤＵを抽出して送出するＣＰＳ−ＰＤＵ送出部と、前記
セレクタ部からのＡＴＭセルを、指定された出力回線か
ら多重化手段へ送出するＡＴＭセル送出部とを備えるこ
とを特徴とする。

【００１６】また前記ＣＰＳパケット処理手段が、ＣＰ
Ｓ−ＰＤＵから抽出したＣＰＳ−ＰＤＵヘッダ情報およ
びインターナルアドレスを出力するＣＰＳ−ＰＤＵ受信
部と、前記ＣＰＳ−ＰＤＵ受信部からのＣＰＳ−ＰＤＵ
ペイロード情報に対する書き込み／読み出しとともに、
廃棄を行うＣＰＳ−ＰＤＵペイロードバッファと、ＣＰ
Ｓパケット抽出／再生処理時にパリティチェックを行う
ＣＰＳパケット抽出／再生部とを備えることを特徴とす
る。

【００１７】さらに前記ＣＰＳ−ＰＤＵ生成手段が、Ｃ
ＰＳパケット要求受信によってＣＰＳパケットとインタ
ーナルアドレスを送出するＣＰＳパケット受信部と、エ
ンプティフラグに基づいてＣＰＳ−ＰＤＵ生成処理を実
行するＣＰＳ−ＰＤＵ送信部と、ＣＰＳ−ＰＤＵ有効長
情報の書き込み／読み出しを制御するためのメモリイン
タフェース部とを備えることを特徴とする。

【００１８】このような発明のＡＡＬ２パケット交換装
置におけるＣＰＳパケット転送では、ＡＴＭスイッチの
前段において異なる物理的な回線上のＡＴＭセルからＣ
ＰＳパケットを抽出して、それぞれのＣＰＳパケットの
ＣＩＤを書き替えを行っており、異なる物理回線から同
一方向に伝送されるＡＡＬ２パケットのＣＩＤ衝突が防
止される。

【００１９】この結果、異なる物理的回線上のＡＴＭセ
ルから抽出したＣＰＳパケットを、同一のＶＰ／ＶＣ上
に多重化できるようになり、その多重化効率が向上し
て、帯域の使用効率が低下しなくなる。さらにＡＴＭセ
ル数の増加が阻止されて、ＡＴＭスイッチの負荷が軽減
できるようになる。

【００２０】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。

【００２１】図１は、この発明のＡＡＬ２パケット交換
装置の実施形態の構成を示すブロック図であり、図２は
図１中の制御部（ＣＴＬ）におけるＣＩＤ書き替えを行
うためのパス設定テーブルを示す図である。

【００２２】このＡＡＬ２パケット交換装置は、図示し
ないＡＴＭスイッチの前段として設けられ（図７参
照）、８本のＡＴＭ入出力インタフェースを有してお
り、入力ＡＴＭ回線１０と、セレクタ（ＳＥＬ／選択手
段）１１と、コモンパートサブレイヤ（ＣＰＳ）−プロ
トコルデータユニット（ＰＤＵ）／ＦＩＦＯメモリ１２
と、ＦＩＦＯメモリ（１）１３と、ＣＰＳ−ＰＤＵ処理
部１５と、ＣＰＳパケットａメモリ１６と、ＣＰＳパケ
ット処理部１７とを有している。

【００２３】さらに、このＡＡＬ２パケット交換装置
は、ＣＰＳパケット／ＦＩＦＯメモリ１８と、ＦＩＦＯ
メモリ（２）１９と、ＣＰＳ−ＰＤＵ生成部２０と、Ｃ
ＰＳ−ＰＤＵａメモリ２１と、ＡＴＭセル生成部２２
と、多重化部（ＭＵＸ）２５と、制御部（ＣＴＬ）２６
と、出力ＡＴＭ回線２７とから構成されている。

【００２４】図３は図１中のＳＥＬ１１の詳細な構成を
示すブロック図である。

【００２５】図１および図３に示すＳＥＬ１１は、入力
ＡＴＭ回線１０に接続されるバッファ−制御部（ＢＵＦ
−ＣＴＬ）０、１、２、３、４、５、６、７と、内部バ
ッファ１、２、３、４、５、６、７と、セレクタ部１１
ａと、ＣＰＳ−ＰＤＵ送出部１１ｂと、ＡＴＭセル送出
部１１ｃとを有している。

【００２６】図４は図１中のＣＰＳ−ＰＤＵ処理部１５
の詳細な構成を示すブロック図である。

【００２７】図１および図４に示すＣＰＳ−ＰＤＵ処理
部１５は、ＣＰＳ−ＰＤＵ受信部１５ａと、ＣＰＳ−Ｐ
ＤＵペイロードバッファ１５ｂと、ＣＰＳパケット抽出
／再生部１５ｃとで構成されている。

【００２８】図５は図１中のＣＰＳ−ＰＤＵ生成部２０
の詳細な構成を示すブロック図である。

【００２９】図１および図５に示すＣＰＳ−ＰＤＵ生成
部２０は、ＣＰＳパケット受信部２０ａと、ＣＰＳ−Ｐ
ＤＵ送信部２０ｂと、メモリインタフェース部２０ｃと
で構成されている。

【００３０】以下、情報パケットとして、ＡＴＭセル、
ＣＰＳ−ＰＤＵおよびＣＰＳパケットを処理し、それぞ
れのヘッダ情報を次のように略記する。

【００３１】ＡＴＭセル関係では、入力ＡＴＭセルの入
力回線番号＝ｘａ、入力ＡＴＭセルの入力ＶＰＩ＝ｘ
ｂ、入力ＡＴＭセルの入力ＶＣＩ＝ｘｃ、入力ＡＴＭセ
ルのＰＴＩ＝ｘｄ、入力ＡＴＭセルのＣＬＰ＝ｘｅ、入
力ＡＴＭセルのヘッダ誤り制御（ＨＥＣ：Ｈｅａｄｅｒ
Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）＝ｘｆ、出力ＡＴＭセ
ルの出力回線番号＝ｙａ、出力ＡＴＭセルの出力ＶＰＩ
＝ｙｂ、出力ＡＴＭセルの出力ＶＣＩ＝ｙｃ、出力ＡＴ
ＭセルのＰＴＩ＝ｙｄ、入力ＡＴＭセルのＣＬＰ＝ｙ
ｅ、入力ＡＴＭセルのＨＥＣ＝ｙｆとする。

【００３２】ＣＰＳ−ＰＤＵ関係では、入力ＣＰＳ−Ｐ
ＤＵヘッダのポインタ値＝ｘｇ≦４７、入力ＣＰＳ−Ｐ
ＤＵヘッダのシーケンスナンバー値＝ｘｈ、入力ＣＰＳ
−ＰＤＵヘッダのパリティ値＝ｘｉ、出力ＣＰＳ−ＰＤ
Ｕヘッダのポインタ値＝ｙｇ≦４７、出力ＣＰＳ−ＰＤ
Ｕヘッダのシーケンスナンバー値＝ｙｈ、出力ＣＰＳ−
ＰＤＵヘッダのパリティ値＝ｙｉとする。

【００３３】ＣＰＳパケット関係では、入力ＣＰＳパケ
ットヘッダのＣＩＤ＝ｘｊ、入力ＣＰＳパケットヘッダ
のＬＩ値＝ｘｋ≦４５、入力ＣＰＳパケットヘッダのＵ
ＵＩ値＝ｘｌ、入力ＣＰＳパケットヘッダのＨＥＣ＝ｘ
ｍ、出力ＣＰＳパケットヘッダのＣＩＤ＝ｙｊ、出力Ｃ
ＰＳパケットヘッダのＬＩ値＝ｙｋ≦４５、入力ＣＰＳ
パケットヘッダのＵＵＩ値＝ｙｌ、出力ＣＰＳパケット
ヘッダのＨＥＣ＝ｙｍとする。

【００３４】また以下において、ＣＰＳ−ＰＤＵ間にま
たがったＣＰＳパケットの前半部をＣＰＳパケットａで
示し、生成途中のＣＰＳ−ＰＤＵをＣＰＳ−ＰＤＵａで
示す。

【００３５】次に実施形態の動作のについて説明する。

【００３６】図６は実施形態の動作におけるＣＰＳパケ
ットの交換処理状態を示す図である。

【００３７】まず図１を参照して全体の動作を説明す
る。

【００３８】図１において、このＡＡＬ２パケット交換
装置は、ＳＥＬ１１が複数の入力ＡＴＭ回線１０（ここ
では８本のＡＴＭ入力インタフェースを有している）か
らのＡＴＭセルを受信して（図６（ａ））、ＡＡＬ２パ
ケットを搭載しているかを識別する。ＡＡＬ２パケット
を搭載したＡＴＭセルおよびＡＡＬ２パケットを搭載し
ないＡＴＭセルに分離し、ＡＡＬ２パケットを搭載した
ＡＴＭセルからＣＰＳ−ＰＤＵを抽出する（図６
（ｂ））。ここで抽出されたＣＰＳ−ＰＤＵがＣＰＳ−
ＰＤＵ／ＦＩＦＯメモリ１２で保持される。またＦＩＦ
Ｏメモリ（１）１３でｉａｄ１（ｉｎｔｅｒｎａｌ ａ
ｄｄｒｅｓｓ１）を保持する。

【００３９】ＣＰＳ−ＰＤＵ処理部１５が、ＣＰＳ−Ｐ
ＤＵ／ＦＩＦＯメモリ１２、ＦＩＦＯメモリ（１）１３
およびＣＰＳパケットメモリ１６を通じてＣＰＳ−ＰＤ
ＵからＣＰＳパケットを抽出し、また二つのＡＴＭセル
にまたがったＣＰＳパケットを再生する。この二つのＡ
ＴＭセルにまたがったＣＰＳパケットの、またがり前半
部であるＣＰＳパケットをＣＰＳパケットメモリ１６が
保持する。ＣＰＳ−ＰＤＵ処理部１５からのＣＰＳパケ
ットのＣＩＤ書き替え処理をＣＰＳパケット処理部１７
が行い、ヘッダ誤り制御（ＨＥＣ）情報の書き替えを行
う（図６（ｃ））。

【００４０】またＣＰＳパケット／ＦＩＦＯメモリ１８
が、ＣＰＳパケットを保持し、さらにＦＩＦＯメモリ
（２）１９がｉａｄ２（ｉｎｔｅｒｎａｌ ａｄｄｒｅ
ｓｓ２）を保持する。ＣＰＳパケット／ＦＩＦＯメモリ
１８は、保持しているＣＰＳパケットを、ＣＰＳ−ＰＤ
Ｕに多重化する処理をＣＰＳ−ＰＤＵ生成部２０が行っ
てＣＰＳ−ＰＤＵを生成する。この生成途中のＣＰＳ−
ＰＤＵａをＣＰＳ−ＰＤＵａメモリ２１が保持する。

【００４１】ＡＴＭセル生成部２２が、ＣＰＳ−ＰＤＵ
ａを搭載したＡＴＭセルを出力し、また送出するＡＴＭ
セルがない場合に空きＡＴＭセルを生成して出力する。
ＭＵＸ２５が、ＡＡＬ２パケットを搭載するＡＴＭセル
およびＡＡＬ２パケットを搭載しないＡＴＭセルを多重
化し、この多重化したセルを出力ＡＴＭ回線２７から出
力する（図６（ｄ））。ＣＴＬ２６はＣＩＤ書き替えを
行うための図２に示すパス設定テーブルを参照する処理
と、一定時間毎にＣＰＳ−ＰＤＵを生成するために送出
タイミングを生成するタイマー処理を行う。

【００４２】次に上記の各部の詳細な動作について説明
する。

【００４３】まずＳＥＬ１１の詳細な動作について説明
する。

【００４４】図１において、ＳＥＬ１１は、ＣＰＳ−Ｐ
ＤＵからＣＰＳパケットを抽出／再生する処理を行う。
すなわち、入力ＡＴＭ回線１０からＡＴＭセルを受信す
るとともに、ＣＴＬ２６からのｉａｄ１とチャネル識別
子を受信する。またＳＥＬ１１は、ＭＵＸ２５にＡＴＭ
セルを出力する。さらにＳＥＬ１１は、ＣＰＳ−ＰＤＵ
／ＦＩＦＯメモリ１２にＣＰＳ−ＰＤＵを書き込み、ま
たＦＩＦＯメモリ（１）１３へｉａｄ１を書き込む。

【００４５】図３において、ＳＥＬ１１中のＢＵＦ−Ｃ
ＴＬ部０〜７は、受信ＡＴＭセルに対し、空きセル判定
処理を行い、この判定における有効ＡＴＭセルのみを内
部バッファ書き込む処理を行う。さらにＢＵＦ−ＣＴＬ
部０〜７は、セレクタ部１１ａからのＡＴＭセル送出信
号に同期して、それぞれに接続された内部バッファ０〜
７からＡＴＭセルを読み出してセレクタ部１１ａへ出力
する。内部バッファ０〜７は、ＡＴＭセルを保持し、Ｂ
ＵＦ−ＣＴＬ部０〜７によって読み出し／書き込み制御
が行われる。

【００４６】セレクタ部１１ａは、ＢＵＦ−ＣＴＬ部０
〜７に対して周期的にセル送出信号を出力し、ＢＵＦ−
ＣＴＬ部０〜７からのＡＴＭセルを受信する。次にセレ
クタ部１１ａは、受信したＡＴＭセルからＶＰＩ値：ｘ
ｂ、ＶＣＩ値：ｘｃを抽出する。またＢＵＦ−ＣＴＬ番
号をｘａとして、ＣＴＬ２６にｘａ、ｘｂ、ｘｃを出力
する。次にセレクタ部１１ａは、ＣＴＬ２６からチャネ
ル識別子およびｉａｄ１を受信し、このチャネル識別子
によって受信ＡＴＭセルの出力先を決定する。チャネル
識別子＝１の場合に、受信ＡＴＭセルおよびｉａｄ１
を、ＣＰＳ−ＰＤＵ送出部１１ｂへ出力し、またチャネ
ル識別情報＝０の場合に、受信ＡＴＭセルおよびｘａを
ＡＴＭセル送出部１１ｃへ出力する。

【００４７】ＣＰＳ−ＰＤＵ送出部１１ｂは、セレクタ
部からＡＴＭセルおよびｉａｄ１を受信し、この受信Ａ
ＴＭセルからＣＰＳ−ＰＤＵを抽出する。またＣＰＳ−
ＰＤＵ／ＦＩＦＯメモリ１２に対して、ＣＰＳ−ＰＤＵ
を書き込み、このＣＰＳ−ＰＤＵ書き込み処理終了後、
さらにＦＩＦＯメモリ（１）１３にｉａｄ１を書き込
む。ＡＴＭセル送出部１１ｃは、セレクタ部１１ａから
ＡＴＭセルおよびｘａを受信すると、ｘａの示す出力回
線からＭＵＸ２５にＡＴＭセルを出力する。

【００４８】次にＣＰＳ−ＰＤＵ／ＦＩＦＯメモリ１２
の詳細な動作について説明する。

【００４９】図１において、受信ＣＰＳ−ＰＤＵＦＩＦ
Ｏメモリ１２は、ＳＥＬ１１からＣＰＳ−ＰＤＵを受信
して保持する。またＣＰＳ−ＰＤＵ処理部１５から保持
しているＣＰＳ−ＰＤＵが読み出される。

【００５０】次いで、ＦＩＦＯメモリ（１）１３の詳細
な動作について説明する。

【００５１】図１において、ＦＩＦＯメモリ（１）１３
は、ＳＥＬ１１からのｉａｄ１を受信して保持する。ま
たＣＰＳ−ＰＤＵ処理部１５から保持しているｉａｄ１
が読み出される。さらにＦＩＦＯメモリ（１）１３は、
保持しているｉａｄ１が無ければエンプティフラグ＝０
を生成し、保持しているｉａｄ１があればエンプティフ
ラグ＝１を生成し、このエンプティフラグ０，１をＣＰ
Ｓ−ＰＤＵ処理部１５に出力する。

【００５２】次に図４に示すＣＰＳ−ＰＤＵ処理部１５
の動作について説明する。

【００５３】まず図１において、ＣＰＳ−ＰＤＵ処理部
１５は、ＣＰＳ−ＰＤＵ／ＦＩＦＯメモリ１２からＣＰ
Ｓ−ＰＤＵを読み出し、ＦＩＦＯメモリ（１）１３から
ｉａｄ１を読み出す。またＦＩＦＯメモリ（１）１３か
らエンプティフラグ（１：データあり、０：データな
し）を受信し、さらにＣＰＳパケットａメモリ１６に対
して、ＣＰＳパケットａおよびＣＰＳ−ＰＤＵヘッダチ
ェック情報の書き込み／読み出しを行い、またＣＰＳパ
ケット処理部１７に対してＣＰＳパケットを出力する。

【００５４】図１および図４において、ＣＰＳ−ＰＤＵ
処理部１５中のＣＰＳ−ＰＤＵ受信部１５ａは、ＣＰＳ
パケット抽出／再生部１５ｃから読み出し開始信号を受
信すると、ＣＰＳ−ＰＤＵ／ＦＩＦＯメモリ１２からＣ
ＰＳ−ＰＤＵを読み出し、且つ、ＦＩＦＯメモリ（１）
１３からｉａｄ１を読み出す。次にＣＰＳ−ＰＤＵ受信
部１５ａは、読み出したＣＰＳ−ＰＤＵからＣＰＳ−Ｐ
ＤＵヘッダを抽出し、この抽出したＣＰＳ−ＰＤＵヘッ
ダ情報および受信したｉａｄ１をＣＰＳパケット抽出／
再生部１５ｃに出力する。またＣＰＳ−ＰＤＵ受信部１
５ａは、ＣＰＳ−ＰＤＵからＣＰＳ−ＰＤＵペイロード
情報を抽出し、この抽出したＣＰＳ−ＰＤＵペイロード
バッファ１５ｂに書き込む。

【００５５】このＣＰＳ−ＰＤＵペイロードバッファ１
５ａは、ＣＰＳ−ＰＤＵ受信部１５ａからＣＰＳ−ＰＤ
Ｕペイロード情報を受信して保持する。この保持された
ＣＰＳ−ＰＤＵペイロード情報が、ＣＰＳパケット抽出
／再生部１５ｃによって読み出される。またＣＰＳパケ
ット抽出／再生部１５ｃからのクリア信号を受信する
と、保持しているデータを廃棄する。

【００５６】ＣＰＳパケット抽出／再生部１５ｃは、Ｆ
ＩＦＯメモリ（１）１３からエンプティフラグ（１：デ
ータあり、０：データなし）を受信し、エンプティフラ
グ＝１のときにＣＰＳ−ＰＤＵ受信部１５ａに対し読み
出し開始信号を出力する。

【００５７】このＣＰＳパケット抽出／再生処理におい
て、ＣＰＳパケット抽出／再生部１５ｃがＣＰＳ−ＰＤ
Ｕ受信部１５ａからＣＰＳ−ＰＤＵヘッダ情報およびｉ
ａｄ１を受信して保持する。次にＣＰＳパケット抽出／
再生部１５ｃは、ＣＰＳパケットａメモリ１６のｉａｄ
１を基準アドレスとして、ＣＰＳパケットａメモリ１６
からＣＰＳパケットａ、ＣＰＳ−ＰＤＵヘッダチェック
情報（ＣＰＳパケットａの長さ情報（＝Ｌ）、シーケン
スナンバー（ＳＮＵＭ）およびエラーチェック結果情報
（ＥＲＲ）を読み出して保持する。次にこの保持したＣ
ＰＳ−ＰＤＵヘッダ情報に対し、パリティチェック（奇
数パリティチェック）を行う。

【００５８】ＣＰＳパケット抽出／再生部１５ｃは、こ
の奇数パリティチェックでパリティエラーが発生してい
る場合、ＣＰＳ−ＰＤＵペイロードバッファ１５ｂに対
してクリア信号を出力し、ＣＰＳパケット抽出／再生処
理を終了する。パリティエラーが発生していなかった場
合、ＣＰＳ−ＰＤＵヘッダチェック情報からシーケンス
ナンバー（ｘｈ）を抽出し、さらに受信したＣＰＳ−Ｐ
ＤＵヘッダ情報からもシーケンスナンバー（ＳＮＵＭ）
を抽出して、この両者を比較する。この両者が一致した
場合、シーケンスナンバーエラー発生の場合であるとし
て、ＣＰＳ−ＰＤＵペイロードバッファ１５ｂに対し、
クリア信号を出力してＣＰＳパケット抽出／再生処理を
終了する。

【００５９】またＣＰＳパケット抽出／再生部１５ｃ
は、両者が不一致の場合、ＣＰＳ−ＰＤＵヘッダ情報か
らポインタ情報（ｘｇ）を抽出し、且つ、前記ＣＰＳパ
ケットａからＬＩ情報（ｘｋ）を抽出し、さらにＣＰＳ
−ＰＤＵヘッダチェック情報からＬを抽出して等式ｘｋ
＋３＝Ｌ＋ｘｇが成立するかをチェックする。このチェ
ックでｘｋ＋３≠Ｌ＋ｘｇの場合、ＣＰＳ−ＰＤＵペイ
ロードバッファ１５ｂに対してＣＰＳパケットの、また
がりエラー発生として、ＣＰＳ−ＰＤＵペイロードバッ
ファ１５ｂに対してクリア信号を出力し、ＣＰＳパケッ
ト抽出／再生処理を終了する。

【００６０】またチェックでｘｋ＋３＝Ｌ＋ｘｇの場
合、次にＣＰＳ−ＰＤＵヘッダチェック情報からエラー
チェック結果情報（ＥＲＲ）を抽出する。この抽出でＥ
ＲＲ＝１（エラー発生）の場合にＣＰＳパケット抽出／
再生部１５ｃが、ＣＰＳ−ＰＤＵペイロードバッファ１
５ｂからｘｇバイト分のデータを読み出し、且つ、ＣＰ
Ｓパケットａメモリ１６から読み出したＣＰＳパケット
ａとともに廃棄する。また抽出がＥＲＲ＝０の場合、Ｃ
ＰＳパケット抽出／再生部１５ｃが、ＣＰＳ−ＰＤＵペ
イロードバッファ１５ｂからｘｇバイト分のデータを読
み出し、ＣＰＳパケットａおよび前記ｘｇバイトのデー
タからＣＰＳパケットを再生する。

【００６１】再生されたＣＰＳパケットに対して、ＣＰ
Ｓパケットヘッダチェックを行う。まず最初にＣＰＳパ
ケットヘッダに対してＨＥＣチェックを行う。このチェ
ックでＨＥＣエラーが発生した場合、このＣＰＳパケッ
トを廃棄するとともに、ＣＰＳパケット抽出／再生部１
５ｃが、ＣＰＳ−ＰＤＵペイロードバッファ１５ｂに対
し、クリア信号を出力して、ＣＰＳパケット抽出／再生
処理を終了する。ＨＥＣエラーが発生していない場合、
ＣＰＳパケットヘッダ情報からＬＩ情報（ｘｋ）を抽出
してｘｋ値をチェックする。このチェックでｘｋ> ４５
の場合は、ＣＰＳ−ＰＤＵペイロードバッファに対し、
クリア信号を出力してＣＰＳパケット抽出／再生処理を
終了する。

【００６２】またチェックでｘｋ≦４５の場合、ＣＩＤ
情報（ｘｊ）を抽出する。そしてＣＰＳパケット抽出／
再生部１５ｃは、ＣＰＳパケット、ｉａｄ１およびｘｊ
をＣＰＳパケット処理部１７に出力する。次にＣＰＳパ
ケット抽出／再生部１５ｃは、ＣＰＳ−ＰＤＵペイロー
ドバッファ１５ｂから３バイトのＣＰＳパケットヘッダ
情報を読み出し、これに対してＨＥＣチェックおよびｘ
ｋ値のチェックを行う。

【００６３】このチェックでＨＥＣエラー発生、また
は、ｘｋ＞４５の場合に、ＣＰＳパケット抽出／再生部
１５ｃは、ＣＰＳ−ＰＤＵペイロードバッファ１５ｂに
対し、クリア信号を出力してＣＰＳパケット抽出／再生
処理を終了する。またチェックでＨＥＣエラー未発生、
且つ、ｘｋ≦４５の場合、ＣＰＳパケット抽出／再生部
１５ｃは、ＣＰＳ−ＰＤＵペイロードバッファ１５ｂか
らｘｋバイト分のデータを読み出してＣＰＳパケットを
再生する。そしてＣＰＳパケット抽出／再生部１５ｃ
は、ＣＰＳパケット、ｉａｄ１およびｘｊをＣＰＳパケ
ット処理部１７に出力する。

【００６４】以上の処理を繰り返すことによって、ＣＰ
Ｓパケット抽出／再生が行われ、また前述したＣＰＳ−
ＰＤＵペイロードバッファ１５ｂからのデータ読み出し
時には、読み出しバイト数をカウントし、そのカウント
値＝４７となるまで、同様の処理を繰り返す。カウント
値は１ＣＰＳパケット読み出しが完了すると、レジスタ
に保持される。

【００６５】前記ＣＰＳパケット抽出／再生処理におい
て、カウント値＝４７の場合、またはエラーが発生した
場合、ＣＰＳ−ＰＤＵヘッダチェック情報を生成する。
まずカウント値＝４７の場合に、ＣＰＳパケット抽出／
再生部５ｃは、Ｌ＝４７−（現在のレジスタに保持され
ている値）を設定し、且つ、ＥＲＲ＝０に設定し、さら
に保持しているＣＰＳ−ＰＤＵヘッダからｘｈを抽出す
る。そして、これをシーケンスナンバー（ＳＮＵＭ）に
設定してＣＰＳ−ＰＤＵヘッダチェック情報を生成す
る。次にＣＰＳパケット抽出／再生部１５ｃは、抽出／
再生中のＣＰＳパケットをＣＰＳパケットａとし、ｉａ
ｄ１を基準アドレスとして、ＣＰＳパケットａメモリ１
６にＣＰＳパケットａおよびＣＰＳ−ＰＤＵヘッダチェ
ック情報を書き込む。またエラー発生の場合は、ＣＰＳ
パケット抽出／再生部１５ｃがＥＲＲ＝１、Ｌ＝０、お
よび、シーケンスナンバー（ＳＮＵＭ）＝０に設定して
ＣＰＳ−ＰＤＵヘッダチェック情報を生成する。そして
ｉａｄ１を基準アドレスとして、ＣＰＳパケットａメモ
リ１６にＣＰＳパケットａおよびＣＰＳ−ＰＤＵヘッダ
チェック情報を書き込む。

【００６６】以上のＣＰＳパケット抽出／再生処理を終
了すると、ＣＰＳパケット抽出／再生部１５ｃは、ＦＩ
ＦＯメモリ（１）１３からエンプティフラグの状態をチ
ェックし、エンプティフラグ＝１の場合にＣＰＳ−ＰＤ
Ｕ受信部１５ａに対し、読み出し開始信号を出力してＣ
ＰＳパケット抽出／再生処理を実行する。

【００６７】次にＣＰＳパケットａメモリ１６の詳細な
動作について説明する。

【００６８】図１において、ＣＰＳパケットａメモリ１
６は、ＣＰＳ−ＰＤＵ処理部１５からのＣＰＳパケット
ａおよびＣＰＳ−ＰＤＵヘッダチェック情報が書き込ま
れ、これを保持する。またＣＰＳパケットａメモリ１６
は、保持しているＣＰＳパケットａおよびＣＰＳ−ＰＤ
Ｕヘッダチェック情報が、ＣＰＳ−ＰＤＵ処理部１５に
よって読み出される。

【００６９】次にＣＰＳパケット処理部１７の動作につ
いて説明する。

【００７０】なお、ここではＣＰＳパケットヘッダにつ
いて、ＣＰＳパケットヘッダ変換後のＣＩＤをｙｊ、Ｌ
Ｉはｙｋ、ＵＵＩをｙｌ、ＨＥＣはｙｍと表記する。

【００７１】図１において、ＣＰＳパケット処理部１７
は、ＣＰＳ−ＰＤＵ処理部１５からのＣＰＳパケットお
よびｉａｄ１およびｘｋを受信してを保持する。次にＣ
ＰＳパケット処理部１７は、ｉａｄ１およびｘｊをＣＴ
Ｌ２６に出力し、且つ、ＣＴＬ２６からのｉａｄ２およ
びｙｊを受信する。そしてＣＰＳパケットヘッダ演算部
（図示せず）が、ｙｊを受信ＣＰＳパケットヘッダのＣ
ＩＤ情報領域に上書きし、ヘッダ変換処理を完了する。
さらにヘッダ変換部（図示せず）が、ＣＰＳパケットヘ
ッダに対するＨＥＣ計算を行い、この計算で生成された
ＨＥＣ情報（ｙｍ）を、ＣＰＳパケットヘッダのＨＥＣ
情報領域に上書きする。次にＣＰＳパケット処理部１７
は、ＣＰＳパケットヘッダからＬＩ情報（ｙｋ）を抽出
する。そしてＣＰＳパケットをＣＰＳパケット／ＦＩＦ
Ｏメモリ１８に書き込み、その後ｉａｄ２およびｙｋを
ＦＩＦＯメモリ（２）１９に出力する。

【００７２】次にＣＰＳパケット／ＦＩＦＯメモリ１８
の動作について説明する。

【００７３】図１において、ＣＰＳパケット／ＦＩＦＯ
メモリ１８は、ＣＰＳ−ＰＤＵ処理部１５からＣＰＳパ
ケットが書き込まれて保持する。またＣＰＳパケット／
ＦＩＦＯメモリ１８が保持するＣＰＳパケットはＣＰＳ
−ＰＤＵ生成部２０によって読み出される。

【００７４】次にＦＩＦＯメモリ（２）１９の動作につ
いて説明する。

【００７５】図１において、ＦＩＦＯメモリ（２）１９
は、ＣＰＳパケット処理部１７とＣＰＳ−ＰＤＵ生成部
２０とを通じてｉａｄ２およびｙｋを保持する。またＣ
ＰＳ−ＰＤＵ生成部２０に１ビットのエンプティフラグ
（１：データあり、０：データなし）を通知する。ＦＩ
ＦＯメモリ（２）１９は、ＣＰＳ−ＰＤＵ処理部１５か
らのｉａｄ２およびｙｋが書き込まれて保持する。また
ＦＩＦＯメモリ（２）１９が保持するｉａｄ２およびｙ
ｋが、ＣＰＳ−ＰＤＵ生成部２０によって読み出され
る。またＦＩＦＯメモリ（２）１９は、保持しているｉ
ａｄ１が無ければエンプティフラグ＝０を生成し、且
つ、保持しているｉａｄ１があればエンプティフラグ＝
１を生成してＣＰＳ−ＰＤＵ生成部２０に出力する。

【００７６】次にＣＰＳ−ＰＤＵ生成部２０の動作につ
いて説明する。

【００７７】図１において、ＣＰＳ−ＰＤＵ生成部２０
がＣＰＳ−ＰＤＵ生成処理を行い、且つ、ＣＰＳパケッ
ト／ＦＩＦＯメモリ１８からＣＰＳパケットを読み出
し、またＦＩＦＯメモリ（２）１９からｉａｄ２および
ＣＰＳパケット長情報を読み出す。またＣＰＳ−ＰＤＵ
生成部２０は、ＦＩＦＯメモリ（２）１９からエンプテ
ィフラグ（１：データあり、０：データなし）を受信す
る。

【００７８】さらにＣＰＳ−ＰＤＵ生成部２０が、ＣＴ
Ｌ２６からのｉａｄ２を受信し、またＣＰＳ−ＰＤＵ送
出毎にＣＴＬ２６へｉａｄ２を出力し、さらにＡＴＭセ
ル生成部２２に対してＡＴＭセルを出力し、且つ、ＣＰ
Ｓ−ＰＤＵａメモリ２１に対し、ＣＰＳ−ＰＤＵａおよ
びＣＰＳ−ＰＤＵａ有効長情報を読み書きする。

【００７９】図５において、ＣＰＳ−ＰＤＵ生成部２０
中のＣＰＳパケット受信部２０ａは、ＣＰＳ−ＰＤＵ送
信部２０ｂからのＣＰＳパケット要求を受信すると、Ｆ
ＩＦＯメモリ（２）１９からｉａｄ２およびｙｋを読み
出す。次にＣＰＳパケット受信部２０ａは、（ｙｋ＋
３）バイトのデータ（＝ＣＰＳパケット）を、ＣＰＳパ
ケット／ＦＩＦＯメモリ１８から読み出し、この読み出
したＣＰＳパケットおよびｉａｄ２をＣＰＳ−ＰＤＵ送
信部２０ｂに書き込む。

【００８０】メモリインタフェース部２０ｃは、ＣＰＳ
パケット送信部２０ｂからｉａｄ２を受信すると、ｉａ
ｄ２を基準アドレスとして、ＣＰＳ−ＰＤＵａメモリ２
１からＣＰＳ−ＰＤＵａ（４８バイト）およびＣＰＳ−
ＰＤＵａ有効長情報を読み出してＣＰＳ−ＰＤＵ送信部
２０ｂに出力する。またＣＰＳ−ＰＤＵ送信部２０ｂか
らｉａｄ２、ＣＰＳ−ＰＤＵａおよびＣＰＳ−ＰＤＵａ
有効長情報を受信すると、メモリインタフェース部２０
ｃは、ｉａｄ２を基準アドレスとしてＣＰＳ−ＰＤＵａ
メモリ２１にＣＰＳ−ＰＤＵａおよびＣＰＳ−ＰＤＵａ
有効長情報を書き込む。

【００８１】ＣＰＳ−ＰＤＵ送信部２０ｂは、ＦＩＦＯ
メモリ（２）１９からエンプティフラグ（１：データあ
り、０：データなし）を受信しており、エンプティフラ
グ＝１のときに、次のＣＰＳ−ＰＤＵ生成処理を実行す
る。

【００８２】この実行では、まず最初にＣＰＳパケット
受信部２０ａにＣＰＳパケット要求を行い、ＣＰＳパケ
ット受信部２０ａからのＣＰＳパケットおよびｉａｄ２
を受信して保持する。次にｉａｄ２をメモリインタフェ
ース部２０ｃに出力し、メモリインタフェース部２０ｃ
からＣＰＳ−ＰＤＵａおよびＣＰＳ−ＰＤＵａ有効長情
報を受信して保持する。次にＣＰＳ−ＰＤＵ送信部２０
ｂが、受信したＣＰＳパケットからｙｋを抽出し、４８
バイトのＣＰＳ−ＰＤＵａの先頭バイトからＣＰＳ−Ｐ
ＤＵａ有効長情報の示すバイト数分だけのデータを抽出
し、これをＣＰＳ−ＰＤＵａａとして保持する。

【００８３】次にＣＰＳ−ＰＤＵ送信部２０ｂは、ＣＰ
Ｓ−ＰＤＵａ有効長情報＋ｙｋ＋３の演算を行い、次の
条件によって異なる処理を行う。ＣＰＳ−ＰＤＵａ有効
長情報＋ｙｋ＋３＜４８の場合、ＣＰＳ−ＰＤＵ間のＣ
ＰＳパケットの、またがりが発生していないことにな
り、またＣＰＳ−ＰＤＵも未完成のままとなる。まず保
持しているＣＰＳパケットを前記ＣＰＳ−ＰＤＵａａに
付加する。

【００８４】次にＣＰＳ−ＰＤＵ送信部２０ｂは、ＣＰ
Ｓ−ＰＤＵａ有効長情報＝更新前ＣＰＳ−ＰＤＵａ有効
長情報＋（ｙｋ＋３）に更新する。そしてＣＰＳ−ＰＤ
Ｕａａが４８バイトのＣＰＳ−ＰＤＵａになるように空
き領域をデータ０を格納する。そしてＣＰＳ−ＰＤＵ
ａ、ＣＰＳ−ＰＤＵａ有効長情報およびｉａｄ２がメモ
リインタフェース部２０ｃに出力される。

【００８５】またＣＰＳ−ＰＤＵａ有効長情報＋ｘｋ＋
３＝４８の場合、ＣＰＳ−ＰＤＵ間のＣＰＳパケット
の、またがりが発生していないことになり、また１個の
ＣＰＳ−ＰＤＵが完成したことになる。保持しているＣ
ＰＳパケットを前記ＣＰＳ−ＰＤＵａａに付加し、これ
をＣＰＳ−ＰＤＵとして扱う。

【００８６】次にＣＰＳ−ＰＤＵ送信部２０ｂは、新た
なＣＰＳ−ＰＤＵａのヘッダ生成を行う。新たに生成す
るＣＰＳ−ＰＤＵａのポインタ情報＝ｙｇａ、シーケン
スナンバー情報＝ｙｈａ、パリティ情報＝ｙｉａとする
と、ｙｇａ＝０、ｙｈａ＝ｙｈ（完成したＣＰＳ−ＰＤ
Ｕのシーケンスナンバー）＋１とし、それぞれをＣＰＳ
−ＰＤＵａのヘッダ領域に設定する。そして前記ＣＰＳ
−ＰＤＵａヘッダに対しパリティ演算（奇数パリティ）
を行い、演算結果ｙｉａをＣＰＳ−ＰＤＵａヘッダに設
定してＣＰＳ−ＰＤＵａヘッダ情報を生成し、またＣＰ
Ｓ−ＰＤＵａペイロード情報に全て０データを格納す
る。またＣＰＳ−ＰＤＵａ有効長情報＝１に設定する。
以上の処理の後、ＣＰＳ−ＰＤＵ生成部２０が、完成し
たＣＰＳ−ＰＤＵおよびｉａｄ２をＡＴＭセル生成部２
２に出力し、且つ、ＣＰＳ−ＰＤＵａ、ＣＰＳ−ＰＤＵ
ａ有効長情報およびｉａｄ２が、メモリインタフェース
部２０ｃに出力される。また、ＣＰＳ−ＰＤＵａ有効長
情報＋ｙｋ＋３≧４８の場合、１個のＣＰＳ−ＰＤＵが
完成し、さらにＣＰＳ−ＰＤＵ間でのＣＰＳパケット
の、またがりが発生したことになる。

【００８７】そして、（４８―（ＣＰＳ−ＰＤＵａ有効
長情報）バイトのデータを保持しているＣＰＳパケット
から切り出し、これをＣＰＳ−ＰＤＵａａに付加し、１
個のＣＰＳ−ＰＤＵを完成させる。次にＣＰＳ−ＰＤＵ
ａヘッダ生成を行う。ＣＰＳ−ＰＤＵａのポインタ情報
＝ｙｇａ、シーケンスナンバー情報＝ｙｈａとすると、
ｙｇａ＝（保持しているＣＰＳ−ＰＤＵａ有効長情報＋
（ｙｋ＋３）−４８）、ｙｈａ＝ｙｈ（完成したＣＰＳ
−ＰＤＵのシーケンスナンバー）＋１として、それぞれ
をＣＰＳ−ＰＤＵａのヘッダ領域に設定する。

【００８８】そして前記ＣＰＳ−ＰＤＵａヘッダに対し
てパリティ演算（奇数パリティ）を行い、演算結果ｙｉ
ａをＣＰＳ−ＰＤＵａヘッダに設定してＣＰＳ−ＰＤＵ
ａヘッダを生成する。さらに切り出して残ったＣＰＳパ
ケットをＣＰＳ−ＰＤＵａヘッダに付加し、ＣＰＳ−Ｐ
ＤＵａが４８バイトとなるように空き領域にデータ０を
格納してＣＰＳ−ＰＤＵａを生成する。そしてＣＰＳ−
ＰＤＵａ長情報＝ｙｇａ＋１に設定する。以上の処理の
後、ＣＰＳ−ＰＤＵ生成部２０は、完成したＣＰＳ−Ｐ
ＤＵおよびｉａｄ２をＡＴＭセル生成部２２に出力し、
且つ、ＣＰＳ−ＰＤＵａ、ＣＰＳ−ＰＤＵａ有効長情報
およびｉａｄ２が、メモリインタフェース部２０ｃに出
力される。

【００８９】ＣＰＳ−ＰＤＵ送信部２０ｂは、１個のＣ
ＰＳ−ＰＤＵの出力毎に、保持しているｉａｄ２をＣＴ
Ｌ２６に出力する。またＣＰＳ−ＰＤＵ送信部２０ｂ
は、ＣＴＬ２６からｉａｄ２およびＣＰＳ−ＰＤＵ出力
要求を受信した場合に、現在実行中のＣＰＳ−ＰＤＵ生
成処理については、その処理を終了するまで実行し、こ
の終了後にＣＴＬ２６から受信したｉａｄ２をメモリイ
ンタフェース部２０ｃに出力し、且つ、メモリインタフ
ェース部２０ｃからのＣＰＳ−ＰＤＵａおよびＣＰＳ−
ＰＤＵａ有効長情報を受信し、この受信したＣＰＳ−Ｐ
ＤＵａをＣＰＳ−ＰＤＵとして扱う。

【００９０】次に新たなＣＰＳ−ＰＤＵａヘッダ生成を
行う。まず新たに生成するＣＰＳ−ＰＤＵａのポインタ
情報＝ｙｇａ、シーケンスナンバー情報＝ｙｈａ、パリ
ティ情報＝ｙｉａとすると、ｙｇａ＝０、ｙｈａ＝ｙｈ
（完成したＣＰＳ−ＰＤＵのシーケンスナンバー）＋１
としてＣＰＳ−ＰＤＵヘッダに設定し、そしてＣＰＳ−
ＰＤＵａヘッダに対しパリティ演算（奇数パリティ）を
行い、演算結果ｙｉａをＣＰＳ−ＰＤＵヘッダに設定し
てＣＰＳ−ＰＤＵヘッダ情報を生成する。またＣＰＳ−
ＰＤＵａ有効長情報＝１に設定する。以上の処理の後
に、ＣＰＳ−ＰＤＵ生成部２０は、完成したＣＰＳ−Ｐ
ＤＵおよびｉａｄ２をＡＴＭセル生成部２２に出力し、
ＣＰＳ−ＰＤＵａ、ＣＰＳ−ＰＤＵａ有効長情報および
ｉａｄ２が、メモリインタフェース部２０ｃに出力され
る。

【００９１】以上のＣＰＳ−ＰＤＵ生成処理が終了する
と、ＣＰＳ−ＰＤＵ送信部２０ｂはＦＩＦＯメモリ
（２）１９からのエンプティフラグ＝１のときに、ＣＰ
Ｓ−ＰＤＵ生成処理を実行する。

【００９２】次にＣＰＳ−ＰＤＵａメモリ２１の動作に
ついて説明する。

【００９３】図１において、ＣＰＳ−ＰＤＵａメモリ２
１は、ＣＰＳ−ＰＤＵ生成部２０からＣＰＳ−ＰＤＵａ
およびＣＰＳ−ＰＤＵａ有効長情報が書き込まれ、これ
を保持する。またＣＰＳ−ＰＤＵａメモリ２１が保持し
ているＣＰＳ−ＰＤＵａおよびＣＰＳ−ＰＤＵａ有効長
情報がＣＰＳ−ＰＤＵ生成部２０によって読み出され
る。

【００９４】次にＡＴＭセル生成部２２の動作について
説明する。

【００９５】図１において、ＡＴＭセル生成部２２は、
ＡＴＭセルの生成（ＣＰＳ−ＰＤＵをＡＴＭセルへ搭載
し、または空きセルの生成）を行う。さらにＣＰＳ−Ｐ
ＤＵ生成部２０からＣＰＳ−ＰＤＵおよびｉａｄ２を受
信し、またＣＴＬ２６にｉａｄ２を出力し、ＣＴＬ２６
から出力回線情報（ｙａ）およびＡＴＭセルヘッダ情報
を受信するとともに、ＭＵＸ２５にＡＴＭセルを出力す
る。

【００９６】すなわち、ＣＰＳ−ＰＤＵ生成部２０から
ＣＰＳ−ＰＤＵおよびｉａｄ２を受信すると、ＣＴＬ２
６にｉａｄ２を出力し、ＣＴＬ２６からの出力回線情報
（ｙａ）およびＡＴＭセルヘッダ情報を受信する。次に
受信した前記ＣＰＳ−ＰＤＵの先頭に前記ＡＴＭセルヘ
ッダ情報を付加しＡＴＭセルを生成する。次に受信した
出力回線情報で示された出力回線に、生成した前記ＡＴ
Ｍセルを出力する。ＡＴＭセル生成部２２は、ＡＴＭセ
ル送出タイミングにおいて、送出するＡＴＭセルが存在
しない場合に空きＡＴＭセルを出力する。

【００９７】次にＭＵＸ２５の動作について説明する。

【００９８】図１において、ＭＵＸ２５はＳＥＬ１１か
ら受信するＡＴＭセル（ＣＰＳ−ＰＤＵを載せていない
ＡＴＭセル）およびＡＴＭセル生成部２２から受信する
ＡＴＭセル（ＣＰＳ−ＰＤＵを載せているＡＴＭセル）
を多重化する処理を行う。且つ、ＳＥＬ１１およびＡＴ
Ｍセル生成部２２からのＡＴＭセルを受信する。また出
力ＡＴＭ回線２７にＡＴＭセルを出力する。

【００９９】すなわち、ＳＥＬ１１から有効ＡＴＭセル
を受信すると受信回線と同一の回線番号を持つＡＴＭセ
ルを出力ＡＴＭ回線２７に出力する。またＳＥＬ１１か
ら空きＡＴＭセルを受信した場合に、このＡＴＭセルを
廃棄する。さらにＡＴＭセル生成部２２から有効ＡＴＭ
セルを受信すると、受信ＡＴＭセルの受信回線と同じ回
線番号の出力ＡＴＭ回線２７に出力されるＳＥＬ１１か
らのセル流に、ＭＵＸ２５から受信したＡＴＭセルを多
重化して出力する。またＭＵＸ２５は、ＡＴＭセル生成
部２２からの空きＡＴＭセルを受信すると、これを廃棄
し、さらにＡＴＭセル送出タイミングにおいて、出力Ａ
ＴＭ回線２７に送出するＡＴＭセルが存在しない場合
に、空きＡＴＭセルを出力する。

【０１００】次にＣＴＬ２６の動作について説明する。

【０１０１】図１において、ＣＴＬ２６は、外部からの
パス情報を保持するための、パス設定テーブルを有して
おり。また外部からｉａｄ１、チャネル識別子、入力回
線番号、入力ＶＰＩ、入力ＶＣＩおよびＣＩＤを受信す
ると、これらをパス設定テーブルに設定する。また同様
に、外部からｉａｄ２、出力回線番号、出力ＶＰＩ、出
力ＶＣＩ、ＰＴ（Ｐａｙｌｏａｄ Ｔｙｐｅ）およびＣ
ＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔｙ）を受信
すると、出力ＶＰＩ、出力ＶＣＩ、ＰＴおよびＣＬＰか
らＡＴＭセルのＨＥＣ情報を生成し、ＡＴＭセルヘッダ
情報を生成する。次にＣＴＬ２６は、ｉａｄ２、出力回
線番号およびＡＴＭセルヘッダ情報をパス設定テーブル
に設定する。

【０１０２】またＣＴＬ２６は、ＳＥＬ１１からｘａ，
ｘｂ，ｘｃを受信すると、ｘａ，ｘｂ，ｘｃに基づいて
パス設定テーブルを参照し、ｉａｄ１と、そのチャネル
識別子を抽出して前記ｉａｄ１と、そのチャネル識別子
をＳＥＬ１１に出力する。さらにＣＰＳパケット処理部
１７からｉａｄ１およびｘｊを受信すると、ｉａｄ１お
よびｘｊに基づいてパス設定テーブルを参照して、ｉａ
ｄ２と、そのｙｊを抽出し、前記ｉａｄ２と、そのｙｊ
をＣＰＳパケット処理部１７に出力する。

【０１０３】さらにＣＴＬ２６は、ＡＴＭセル生成部２
２からｉａｄ２を受信すると、ｉａｄ２に基づいてパス
設定テーブルを参照し、出力回線番号およびＡＴＭセル
ヘッダ情報を抽出し、出力回線番号およびＡＴＭセルヘ
ッダ情報をＡＴＭセル生成部２２に出力する。またＣＴ
Ｌ２６はタイマー起動後の一定時間後に、ｉａｄ２およ
びＣＰＳ−ＰＤＵ出力要求をＣＰＳ−ＰＤＵ生成部２０
に出力する。このタイマーは、ＣＰＳ−ＰＤＵ生成部２
０からのＣＰＳ−ＰＤＵ出力通知およびｉａｄ２を受信
するとクリアされ、このクリア後に再び動作を開始す
る。

【０１０４】

【発明の効果】以上説明したように、この発明の構成に
よれば、ＡＡＬ２パケット転送において、ＡＴＭスイッ
チの前段で異なる物理的な回線上のＡＴＭセルからＡＡ
Ｌ２パケットを抽出し、それぞれのＡＡＬ２パケットの
ＣＩＤを書き替えを行って、異なる物理回線から同一方
向に伝送されるＡＡＬ２パケットのＣＩＤ衝突を防止し
ている。

【０１０５】この結果、異なる物理的回線上のＡＴＭセ
ルから抽出したＡＡＬ２パケットを、同一のＶＰ／ＶＣ
上に多重化できるようになり、その多重化効率が向上し
て、帯域の使用効率が低下しなくなる。さらにＡＴＭセ
ル数の増加が阻止されて、ＡＴＭスイッチの負荷が軽減
できるようになる。

【図面の簡単な説明】

【図１】この発明のＡＡＬ２パケット交換装置の実施形
態の構成を示すブロック図である。

【図２】図１中のＣＴＬにおけるパス設定テーブルの内
容を示す図である。

【図３】図１中のＳＥＬの詳細な構成を示すブロック図
である。

【図４】図１中のＣＰＳ−ＰＤＵ処理部の詳細な構成を
示すブロック図である。

【図５】図１中のＣＰＳ−ＰＤＵ生成部の詳細な構成を
示すブロック図である。

【図６】実施形態の動作におけるＣＰＳパケットの交換
処理状態を示す図である。

【図７】従来例でのＡＡＬ２パケット交換装置の構成を
示す図である。

【図８】図７中のＡＴＭセルヘッダ検索テーブルの格納
内容を示す図である。

【図９】従来例での可変長パケット載せ替え状態を示す
図である。

【符号の説明】

１０ 入力ＡＴＭ回線 １１ セレクタ １２ ＣＰＳ−ＰＤＵ／ＦＩＦＯメモリ １３、１９ ＦＩＦＯメモリ １５ ＣＰＳ−ＰＤＵ処理部 １６ ＣＰＳパケットａメモリ １７ ＣＰＳパケット処理部 １８ ＣＰＳパケット／ＦＩＦＯメモリ ２０ ＣＰＳ−ＰＤＵ生成部 ２１ ＣＰＳ−ＰＤＵａメモリ ２２ ＡＴＭセル生成部 ２５ ＭＵＸ ２６ ＣＴＬ ２７ 出力ＡＴＭ回線

Claims (10)

【特許請求の範囲】
1. 【請求項１】 非同期転送モード（ＡＴＭ）方式におけ
   るＡＴＭアダプテーションレイヤ２（ＡＡＬ２）規格で
   ＡＴＭ転送を行うＡＡＬ２パケット交換装置において、 ＡＴＭスイッチの前段において異なる物理的回線上のＡ
   ＴＭセルからコモンパートサブレイヤ−プロトコルデー
   タユニット（ＣＰＳ−ＰＤＵ）を抽出し、さらにＣＰＳ
   −ＰＤＵからＣＰＳパケットを抽出して、それぞれのＣ
   ＰＳパケットのチャネル識別子の書き替えを行い、異な
   る物理回線から同一方向に伝送されるＣＰＳパケットの
   チャネル識別子の衝突を防止して、異なる物理的回線上
   のＡＴＭセルから抽出したＣＰＳパケットを、同一の仮
   想パス／仮想チャネル上へ多重化し交換処理を行うこと
   を特徴とするＡＡＬ２パケット交換装置。
2. 【請求項２】 前記交換処理のための、 複数の入力ＡＴＭ回線からのＡＴＭセルからＣＰＳ−Ｐ
   ＤＵを抽出する処理を行う選択手段と、 前記選択手段が抽出したＣＰＳ−ＰＤＵを保持し、且
   つ、第１インターナルアドレスを記憶する第１記憶手段
   と、 前記第１記憶手段に記憶したＣＰＳ−ＰＤＵからＣＰＳ
   パケットを抽出して、ＣＰＳパケットが二つのＡＴＭセ
   ルにまたがっていた場合、二つのＡＴＭセルにまたがっ
   たＣＰＳパケットのまたがり前半部を保持し、さらにま
   たがり後半部を受信した後、二つのＡＴＭセルにまたが
   ったＣＰＳパケットを再生するＣＰＳ−ＰＤＵ処理手段
   と、 前記ＣＰＳ−ＰＤＵ処理手段からのＣＰＳパケットのチ
   ャネル識別子書き替え処理を行い、且つ、ヘッダ誤り制
   御情報の書き替えを行うＣＰＳパケット処理手段と、 前記ＣＰＳパケット処理手段からのＣＰＳパケットを保
   持し、且つ、第２インターナルアドレスを保持する第２
   記憶手段と、 生成途中のＣＰＳ−ＰＤＵを保持し、且つ、同一第２イ
   ンターナルアドレスを保持する複数のＣＰＳパケットを
   一つのＣＰＳ−ＰＤＵに多重化するＣＰＳ−ＰＤＵ生成
   手段と、 前記ＣＰＳ−ＰＤＵ生成手段からのＣＰＳ−ＰＤＵを、
   ＡＴＭセルに搭載して出力し、且つ、送出するＡＴＭセ
   ルがない場合に空きＡＴＭセルを生成して出力するＡＴ
   Ｍセル生成手段と、 前記ＡＴＭセル生成手段からのＣＰＳパケットを搭載す
   るＡＴＭセルとＣＰＳパケットを搭載しないＡＴＭセル
   とを多重化して出力するＡＴＭ回線に出力する多重化手
   段と、 を備えることを特徴とする請求項１記載のＡＡＬ２パケ
   ット交換装置。
3. 【請求項３】 前記ＣＰＳパケット処理手段に、チャネ
   ル識別子書き替えを行うためのパス設定テーブルを有
   し、且つ、前記ＣＰＳパケット処理手段が、一定時間毎
   にＣＰＳ−ＰＤＵを生成するために送出タイミングを生
   成するタイマー処理を実行することを特徴とする請求項
   ２記載のＡＡＬ２パケット交換装置。
4. 【請求項４】 前記第１記憶手段が、 選択手段からのＣＰＳ−ＰＤＵを保持し、さらに第１イ
   ンターナルアドレスを記憶する二つの先入れ先出し（Ｆ
   ＩＦＯ）メモリで構成されることを特徴とする請求項２
   記載のＡＡＬ２パケット交換装置。
5. 【請求項５】 前記第２記憶手段が、 ＣＰＳパケット処理手段からのＣＰＳパケットを保持
   し、さらに第２インターナルアドレスを保持する二つの
   ＦＩＦＯメモリで構成されることを特徴とする請求項２
   記載のＡＡＬ２パケット交換装置。
6. 【請求項６】 前記ＣＰＳ−ＰＤＵ処理手段に、 二つのＡＴＭセルにまたがったＣＰＳパケットのまたが
   り前半部を保持するメモリを備えることを特徴とする請
   求項２記載のＡＡＬ２パケット交換装置。
7. 【請求項７】 前記ＣＰＳ−ＰＤＵ生成手段に、 生成途中のＣＰＳ−ＰＤＵを保持するメモリを備えるこ
   とを特徴とする請求項２記載のＡＡＬ２パケット交換装
   置。
8. 【請求項８】 前記選択手段が、 複数回線からのそれぞれの受信ＡＴＭセルに対する書き
   込み／読み出しが行われる複数の内部バッファと、 前記内部バッファのそれぞれへの受信ＡＴＭセルの書き
   込み／読み出しを制御する複数のバッファ制御部と、 前記複数のバッファ制御部に対するＡＴＭセルの送出要
   求を行うセレクタ部と、 前記セレクタ部からのＡＴＭセルおよびインターナルア
   ドレスを受信し、且つ、受信ＡＴＭセルからＣＰＳ−Ｐ
   ＤＵを抽出して送出するＣＰＳ−ＰＤＵ送出部と、 前記セレクタ部からのＡＴＭセルを、指定された出力回
   線から多重化手段へ送出するＡＴＭセル送出部と、 を備えることを特徴とする請求項２記載のＡＡＬ２パケ
   ット交換装置。
9. 【請求項９】 前記ＣＰＳパケット処理手段が、 ＣＰＳ−ＰＤＵから抽出したＣＰＳ−ＰＤＵヘッダ情報
   および第１インターナルアドレスを出力するＣＰＳ−Ｐ
   ＤＵ受信部と、 前記ＣＰＳ−ＰＤＵ受信部からのＣＰＳ−ＰＤＵペイロ
   ード情報に対する書き込み／読み出しとともに、廃棄を
   行うＣＰＳ−ＰＤＵペイロードバッファと、 ＣＰＳパケット抽出／再生処理時にパリティチェックを
   行うＣＰＳパケット抽出／再生部と、 を備えることを特徴とする請求項２記載のＡＡＬ２パケ
   ット交換装置。
10. 【請求項１０】 前記ＣＰＳ−ＰＤＵ生成手段が、 ＣＰＳパケット要求受信によってＣＰＳパケットと第２
    インターナルアドレスを送出するＣＰＳパケット受信部
    と、 エンプティフラグに基づいてＣＰＳ−ＰＤＵ生成処理を
    実行するＣＰＳ−ＰＤＵ送信部と、 ＣＰＳ−ＰＤＵ有効長情報の書き込み／読み出しを制御
    するためのメモリインタフェース部と、 を備えることを特徴とする請求項２記載のＡＡＬ２パケ
    ット交換装置。