JPH08102761A - プロトコル変換装置およびプロトコル変換方法 - Google Patents

Abstract

(57)【要約】 【目的】 誤り検出符号計算処理を高速化したプロトコ
ル変換装置を提供すること。 【構成】 ＡＴＭプロトコルに従う第１の伝送情報とＡ
ＴＭプロトコル以外のプロトコルに従う第２の伝送情報
の相互間で、該伝送情報に対するプロトコル変換処理を
行うとともに、該プロトコル変換処理のうち誤り検出処
理を含む少なくとも一部の処理を少なくとも１つのプロ
セッサを用いて処理するプロトコル変換装置において、
前記第１及び第２の伝送情報に対して、プロトコル変換
前のプロトコルにおける誤り検出処理を施す手段と、前
記第１及び第２の伝送情報のうちプロトコル変換にて内
容が変化された部分に対して、変換後のプロトコルにお
ける誤り検出処理を施す手段とを具備したことを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭとＡＴＭ以外の
インタフェース形式の通信を相互接続する装置および方
法に係り、それぞれのインタフェース固有の形式で送信
されるデータを相互に変換するプロトコル変換装置およ
び方法に関する。

【０００２】

【従来の技術】２つの通信方式の間で情報を互いに転送
するために設けられる装置は、プロトコル変換装置（Ｉ
ｎｔｅｒ Ｗｏｒｋｉｎｇ Ｆｕｎｃｔｉｏｎと呼ばれ
る。ここではＡＴＭとフレームリレーとの間を結ぶプロ
トコル変換装置（以下、ＩＷＦと呼ぶ）を例としてＡＴ
Ｍインタフェースを持つ従来のＩＷＦの技術を説明す
る。

【０００３】フレームリレーは、ＩＴＵ−Ｔ勧告Ｘ．２
５に代表される既存パケット網を高速化する場合に有力
なプロトコルである。フレームリレー（以下、ＦＲと略
す）では、通信路の伝送品質向上にともなって、リンク
毎に行っていた再送制御などのプロトコルを簡略化した
結果、既存パケット通信に近い利用者インタフェースを
持ちながら、通信速度、遅延性能が向上している。

【０００４】一方、ＡＴＭは音声、データなどの各種通
信を統合するプロトコルである。ＡＴＭでは、情報はセ
ルという比較的短いパケットに格納され、ルーティング
される。

【０００５】図１１に、交換装置の中に実装された場合
のＩＷＦの概念図を示す。このＩＷＦは、ＡＴＭとＦＲ
の２種類のインタフェースを持つ。

【０００６】ＡＴＭインタフェース１１１２１〜１１１
２３から入力されたセルは、ＡＴＭスイッチ１１１０１
でスイッチングされ、そのうちの予め定められたコネク
ションのセルはＩＷＦ１１１１１〜１１１１３に入力さ
れる。ＩＷＦはセルの形で入力されたパケットをＦＲ形
式に変換し、その他必要な処理を行ってＦＲのラインイ
ンタフェースに出力する。ＩＷＦは、ＦＲのインタフェ
ースから入力されたパケットをセルに分解し、ＡＴＭへ
と送出する処理も行う。

【０００７】ＩＷＦ機能仕様については、ＩＴＵ−Ｔ勧
告Ｉ．３６５．１ Ｓｐｅｃｉｆｉｃ Ｃｏｎｖｅｒｇ
ｅｎｃｅ Ｓｕｂｌａｙｅｒ（ＦＲ−ＳＳＣＳ）ｂｅｔ
ｗｅｅｎ Ｆｒａｍｅ Ｒｅｌａｙｉｎｇ ａｎｄ Ｂ
−ＩＳＤＮ）に定められている。仕様上、ＩＷＦは単純
にそれぞれのプロトコル機能（Ｑ．９２２ｃｏｒｅ，Ｆ
Ｒ−ＳＳＣＳ（Ｆａｍｅ Ｒｅｌａｙｉｎｇ Ｓｅｒｖ
ｉｃｅ Ｓｐｅｃｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ
Ｓｕｂｌａｙｅｒ））を接続することによって、例えば
図１２に示すように簡単に実現可能である。

【０００８】ところで、従来、２つのプロトコル機能
は、それぞれ次のような方法で実装されてきた。

【０００９】（ハード／ソフトの分担構成例）図１３
は、従来のＩＷＦ内部の機能配置の概念図である。図１
３において、１１３０１，１１３０２，１１３０３は、
それぞれプロセッサ、メモリ、プロセッサバスを表す。
１１３１１，１１３２１，１１３２２は、それぞれハー
ドウェアによって構成されるＦＲ−ＰＨＹ部，ＡＡＬ５
−ＣＰＣＳ部，ＡＴＭレイヤ機能である。また、１１３
３２，１１３３２は、それぞれプロセッサによって実行
されるフレームリレープロトコル処理（以下Ｑ．９２２
処理と略す）、ＦＲ−ＳＳＣＳ処理である。

【００１０】フレームリレープロトコルの処理機能のう
ち、レイヤ１とレイヤ２の一部に属する機能は、ＩＴＵ
−Ｔ勧告Ｉ．４３１に従うレイヤ１物理レイヤ処理を論
理ゲートによって構成した専用ハードウェア１１３１１
として実現される。また、ＩＴＵ−Ｔ勧告Ｑ．９２２コ
アに従うレイヤ２処理は、プロセッサによるソフトウェ
ア処理１１３３１として実装される。

【００１１】また、ＡＴＭ側の機能のうち、ＡＴＭレイ
ヤ機能とＡＡＬ５−ＣＰＣＳ部の機能は、専用ハードウ
ェアとして実装される。そして、ＡＡＬのサービス固有
部、ＦＲ−ＳＳＣＲは、プロセッサによるソフトウェア
処理として実装される。

【００１２】ＡＴＭレイヤ機能からＣＰＣＳ機能まで
が、専用ハードウェアによって実装されるのは、高速な
ＡＴＭインタフェースに対応する場合にはソフトウェア
処理では必要な速度が出ないためである。

【００１３】（処理フローの概要）次に、図１４に基づ
いてＩＷＦで行われる処理の内容をより詳細に説明す
る。図１４において、１１４１１，１１４１２，１１４
１３，１１４１４，１１４１５，１１４１６は、フレー
ムリレーインタフェースからの入力を処理する機能群で
あり、それぞれ物理レイヤ機能部、Ｑ．９２２機能部、
ＡＡＬ５機能部、ＡＴＭレイヤ機能部、シェイピング
（空セル挿入）機能部、出力セルバッファを表す。ま
た、１１４２１，１１４２２，１１４２３，１１４２
４，１１４２５，１１４２６は、ＡＴＭスイッチ１１４
４１からの入力を処理する機能であり、それぞれ入力セ
ルバッファ、ＡＴＭレイヤ多重化機能部、空セル／無効
セル処理機能部、ＡＡＬ５機能部、Ｑ．９２２機能部、
物理レイヤ機能部を表す。１１４３１は、入出力共通の
ＯＡＭ機能部を表す。

【００１４】（ＡＴＭからＦＲへの変換）ＡＴＭスイッ
チ１１４４１から入力したＡＴＭセルは、ＩＴＵ−Ｔ勧
告Ｉ．３６１に記述されている仕様に基づいて、ＡＴＭ
レイヤ機能部１１４２２でコネクション毎に分離され
る。セルの分離に先だって、ＡＴＭスイッチ１１４４１
内のルーティングやＯＡＭのために付加されたルーティ
ングタグ情報は削除される。

【００１５】ＯＡＭセルは、ＯＡＭ機能部１１４３１へ
送られ、空セル／無効セルはそれぞれのセルを扱う機能
によって廃棄される。予め定められたＡＡＬコネクショ
ンに対応するヘッダ値を持つセルは、ＡＡＬ機能部１１
４２４に渡され、当該ＡＡＬ機能部１１４２４によって
処理される。セルを受信したＡＡＬ機能部１１４２４の
ＳＡＲサブプレイヤでは、ＩＴＵ−Ｔ勧告Ｉ．３６３に
記述されている仕様に基づいて、セルヘッダ情報を参照
しながら、複数のセルペイロードをつなぎ合わせて、Ｓ
ＡＲ−ＳＤＵを再構成する。そして、ＡＡＬのＣＰＣＳ
サブレイヤ機能部で誤り検出などの処理が行われる。こ
れらの処理をハードウェア的に行う方法は、広く知られ
実用化されている。図１３の構成図に示したＡＴＭレイ
ヤ機能部１１３２２、ＡＡＬ５−ＣＰＣＳ機能部１１３
２１がこれに対応する。

【００１６】図１３の構成例では、次の処理はプロセッ
サ１１３０１によって行われる。ＣＰＣＳサブレイヤの
バッファメモリに格納されたＣＰＣＳ−ＳＤＵは、プロ
セッサによって読み出されてプロセッサのバッファメモ
リ（図示せず）に転送される。ＡＡＬ機能のうちＦＲ−
ＳＳＣＳは、ＣＰＣＳサブレイヤから受けとったＣＰＣ
Ｓ−ＳＤＵのヘッダのフィールドを一部書き換えること
だけなので、バッファメモリ上のデータを操作すること
により容易に実現可能である。そして、今度はこのパケ
ットデータに、Ｑ．９２２機能部１１４２５の処理が行
われる。ここでの処理は、論理チャネルによる多重化、
ＤＬＣＩの付け換えである。ＦＲ−ＳＳＣＳから渡され
たパケットデータのＤＬＣＩフィールドを、予めその値
毎に定められた書き換えＤＬＣＩ値に書き換える。

【００１７】以下の処理は、図１３の構成例ではＦＲ−
ＰＨＹ１１３１１によって行われる。まず、レイヤ２パ
ケットについて、ＣＲＣ−１６の計算手順に基づいてＣ
ＲＣが計算され、パケットの末端に付加される。そし
て、フレームの前後に、フラグパタンが付加される。こ
のデータ内容にフラグパタンと同じパタンが出現するこ
とを防ぐために、１ｂｉｔ単位で値０のビットデータが
挿入され、このデータに本来の物理レイヤ（レイヤ１）
処理すなわちラインコーディングの処理が行われて、フ
レームリレーインタフェースのライン出力としてデータ
が送出される。

【００１８】（ＦＲからＡＴＭへの変換）ＦＲからＡＴ
Ｍへの変換も、ほぼ同じ手順をたどる。多少異るのは、
ＡＴＭレイヤにおいて送信コネクションが予め定められ
た送信レートを越えないように、適宜他のコネクション
やＯＡＭのセルを多重化しながら、あるいはそれで不十
分な場合は強制的に空セルを挿入することによって、送
信コネクションの送信レートを規定値以下に押えるシェ
イピング機能部１１４１５があることである。

【００１９】このようにして従来からあるＡＴＭやフレ
ームリレーの専用ハードウェアを組み合わせることによ
ってＩＷＦを実現することが可能である。

【００２０】ところで、これらの処理を実装する上で
は、必ずしも専用ハードウェアが必須とは限らない。汎
用プロセッサによる通信プロトコル処理の方法を用いれ
ばＡＴＭレイヤ、ＡＡＬ、ＦＲ物理レイヤのプロセッサ
による処理が実用に耐える速度が達成できる可能性があ
る。従来専用ハードウェアによって実現されていた機能
を高性能汎用プロセッサのソフトウェア機能によって実
現することにより、専用ハードウェアを開発するコスト
を削減するのみならず、汎用プロセッサ部分の量産化に
よるコストダウンも期待できる。

【００２１】既に説明したように、ＡＴＭ−フレームリ
レーＩＷＦをソフトウェア処理によって実現すること自
体は、従来技術を単純に組み合わせることによって容易
に実現可能である。だが、この実装方法は、プロセッサ
処理の特性に合わせた最適化の余地を残しており、プロ
セッサ処理に適した処理方式をとることによって性能の
向上もしくはコストの引下げを図ることが可能である。
また、ＡＴＭレイヤ機能／ＡＡＬ機能をソフトウェア処
理によって実現することにより、将来別のＡＴＭレイヤ
機能やＡＡＬ機能に基づくサービスが現れても、既存の
ＩＷＦのハードウェアはそのままで対応が可能になる。

【００２２】ところが、ＡＴＭ−ＦＲインタワーキング
におけるフトウェアによる通信機能の高速化は困難であ
った。これは、１つにはプロセッサ処理固有の問題点に
起因している。

【００２３】プロセッサ処理固有の問題として、まず、
プロセッサ−メモリ間転送のオーバヘッドが挙げられ
る。近年の高性能プロセッサの速度向上はめざましい
が、一方で周辺の記憶装置の速度向上がプロセッサに追
い付かないため、メモリアクセスが処理速度の制限要因
になる、いわゆるｖｏｎ ｎｅｕｍａｎｎ ｂｏｔｔｌ
ｅｎｅｃｋの現象が顕著になって生じている。とりわ
け、次々と到着する新しいデータを処理しなければなら
ない通信装置で、この問題が顕著に現れることが指摘さ
れている（Ｄ．Ｂａｎｋｓ，Ｍｐｒｕｄｅｎｃｅ．“Ａ
Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｎｅｔｗｏｒｋ
Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ａＰＡ−ＲＩＳ
Ｃ Ｗｏｒｋｓｔａｔｉｏｎ”．ＩＥＥＥ Ｊｏｕｒｎ
ａｌ ｏｎＳｅｌｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏ
ｍｍｕｎｉｃａｔｉｏｎ １９９３ ｖｏｌ．１０ Ｎ
ｏ．１）。複雑なデータの操作ではなく、主記憶のある
部分から別の部分への単なるコピーのために、プロセッ
サが長時間使用されてしまうのである。特に、階層型プ
ロトコルをそのまま実装した場合、プロトコルの階層毎
にデータのコピーを行うことは、大変なプロセッサ能力
とプロセッサバス転送能力の浪費である。

【００２４】従来からある解決法として、ＤＭＡ転送に
よってプロセッサの動作と並行してデータ転送を行うこ
とも可能である。だが、プロセッサと記憶装置を共有し
て並行処理を行うためには、複雑な競合制御の機構が必
要である。また、複雑な機構には、それ自身にオーバヘ
ッドが発生し、コピーを並行処理しただけの性能の向上
が見込めない場合も多い。さらに、複雑な機構は、コス
ト増を招いてしまう。近年の高性能汎用プロセッサで
は、パイプラインと呼ばれる命令操作の並列実行によっ
て、メモリ−メモリ間転送においてＤＭＡ転送と同等の
性能を発揮するものがある。もちろん、プロセッサを使
ってデータ転送を行っている間はプロセッサによるデー
タ処理はできないが、これはＤＭＡ装置をとり入れるこ
ととの間のトレードオフ関係であり、現在の技術におい
てはデータ転送の速度はプロセッサを使用する場合もＤ
ＭＡ装置を使用する場合も大差ない。プロセッサ自身の
データ転送能力を有効に利用すれば、バスマスタがプロ
セッサのみの単純なハードウェア構成で比較的高速なデ
ータ転送処理を行うことができる。さらに、従来のプロ
トコル処理にあった不要なデータ転送を減らすことが必
要となる。

【００２５】データ転送の問題とは別に、プロセッサ処
理には、不向きな処理がある。例えば、単純なビット操
作を数多く繰り返す、スクランブル／デスクランブル処
理や、ＣＲＣの計算処理である。プロセッサは、ワード
幅のテータを効率よく処理することはできるが、ワード
に跨ったデータの処理やワード内のビットフィールドに
対する繰り返し処理の効率は良くないためである。

【００２６】

【発明が解決しようとする課題】従来のプロトコル変換
装置および方法では、誤り検出符号の計算処理を効率良
くかつ高速に行うことはできなかった。また、誤り検出
符号の計算をプロトコル変換前と変換後の２つのパケッ
ト形式のそれぞれについて計算しなければならなかった
ので、変換後も変わらない部分の計算については無駄が
生じており、処理速度の向上を妨げるものとなってい
た。

【００２７】本発明は、上記事情に鑑みてなされたもの
であり、誤り検出符号計算処理を高速化したプロトコル
変換装置および方法を提供することを目的とする。

【００２８】

【課題を解決するための手段】本発明は、第１のプロト
コルに従う第１の伝送情報を入力し、該第１の伝送情報
を第２のプロトコルに従う第２の伝送情報にプロトコル
変換するプロトコル変換装置において、入力した前記第
１のプロトコルに従う第１の伝送情報に対して、該第１
のプロトコルにおける誤り検出処理を、少なくとも１つ
のプロセッサ内で処理する第１の誤り検出処理手段と、
前記第２のプロトコルへとプロトコル変換された前記第
２の伝送情報のうち、該プロトコル変換後に内容が変化
する部分に対して、該第２のプロトコルにおける誤り検
出処理を、少なくとも１つのプロセッサ内で処理すると
ともに、該プロトコル変換後に内容が変化しない部分に
対しては、前記第１の誤り検出処理手段による処理結果
を利用する第２の誤り検出処理手段とを具備したことを
特徴とする。

【００２９】また、本発明は、ＡＴＭプロトコルに従う
第１の伝送情報とＡＴＭプロトコル以外のプロトコルに
従う第２の伝送情報の相互間で、該伝送情報に対するプ
ロトコル変換処理を行うとともに、該プロトコル変換処
理のうち誤り検出処理を含む少なくとも一部の処理を少
なくとも１つのプロセッサを用いて処理するプロトコル
変換装置において、前記第１及び第２の伝送情報に対し
て、プロトコル変換前のプロトコルにおける誤り検出処
理を施す手段と、前記第１及び第２の伝送情報のうちプ
ロトコル変換にて内容が変化された部分に対して、変換
後のプロトコルにおける誤り検出処理を施す手段とを具
備したことを特徴とする。

【００３０】また、本発明は、ＡＴＭプロトコルに従う
第１の伝送情報とＡＴＭプロトコル以外のプロトコルに
従う第２の伝送情報の相互間で、該第１及び第２の伝送
情報に対して相互間でプロトコル変換処理を行うととも
に、該プロトコル変換処理のうち誤り検出処理を含む少
なくとも一部の処理を少なくとも１つのプロセッサを用
いて行うプロトコル変換装置において、プロトコル変換
前後の前記伝送情報中に重複部分が存在する場合、該重
複部分の誤り検出処理を変換前後において一度だけ行う
手段を具備したことを特徴とする。

【００３１】また、本発明は、ＡＴＭプロトコルに従う
第１の伝送情報とＡＴＭプロトコル以外のプロトコルに
従う第２の伝送情報の相互間で、該伝送情報に対するプ
ロトコル変換処理を行うプロトコル変換処理方法におい
て、いずれかの前記プロトコルに従う前記伝送情報を入
力するステップと、前記伝送情報に基づき所定の誤り検
出処理を行うとともに、該伝送情報のフォーマット変換
を行うステップと、前記伝送情報のうちフォーマット変
換によって内容が変化された部分に対して、変換後のプ
ロトコルにおける誤り検出処理を施すステップとを有す
ることを特徴とする。

【００３２】

【作用】本発明では、プロトコル変換前後の伝送情報中
に重複部分が存在する場合、プロトコル変換の前後で行
う誤り検出符号計算処理（例えばＣＲＣ計算処理）は、
該重複部分に対しては変換前後において一度だけ行う。

【００３３】例えばＡＴＭとフレームリレーの相互間で
のプロトコル変換では、どちらの形式のパケットにも誤
り検出のためＣＲＣ符号が付加される。プロトコル変換
の過程で書換えられたり付加／削除される領域はごく僅
かなので、この２種類のパケットは大半のデータ領域が
重複部分となる。

【００３４】従来、２種類のインタフェースを処理する
機能を単純に結合していたので、この共通データ部分す
なわち重複部分に誤り検出符号計算処理を２度行ってい
たのに対し、本発明では、データ領域の大半をしめる重
複部分に対して、誤り検出符号計算処理は変換前後にお
いて一度だけ行うので、プロトコル変換処理の高速化が
期待できる。

【００３５】また、誤り検出符号計算処理をプロセッサ
処理にて行う場合、処理負荷の大き誤り検出符号計算処
理を該重複部分に対しては一度だけで済ますことによ
り、処理負荷の削減を図ることができる。

【００３６】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００３７】＜実施例の基本構成＞はじめに、本発明の
一実施例の基本構成・動作を説明する。

【００３８】本実施例では、プロトコル変換装置（ＩＷ
Ｆ装置）にプロセッサ処理を適用する場合の基本構成に
ついて説明する。以下、図１〜６に基づいて本実施例を
説明する。

【００３９】図１において、５０１はプロセッサ、５０
２はプロセッサバス、５０３はプロセッサメモリ、５０
４はＡＴＭセルをＡＴＭスイッチに出力するための出力
セルバッファ、５０５はＡＴＭスイッチからＡＴＭセル
を入力するための入力セルバッファ、５０６はフレーム
リレーライン入力を受信してレイヤ２パケットを生成す
るフレームリレー物理レイヤ処理機能（以下ＦＲ−ＰＨ
Ｙとする）、５０７はレイヤ２パケットを入力してフレ
ームリレーラインへ出力を行うフレームリレー物理レイ
ヤ処理機能（以下ＦＲ−ＰＨＹとする）、５０８はプロ
セッサがメモリへデータを書き込むと同時にそのＣＲＣ
を計算するＣＲＣ計算機能、５０９はＡＴＭスイッチで
ある。

【００４０】図２において、６０１は受信側ＡＴＭレイ
ヤ機能プロセス、６０２はＡＴＭセルをパケットに組み
上げてフレームリレー形式に変換する、ＡＡＬ５（ＦＲ
−ＳＳＣＳ）とＱ．９２２プロトコルの一部を処理する
ＡＴＭ−Ｑ．９２２変換機能プロセス（以下ＡＴＭ−Ｆ
Ｒ変換機能プロセスと呼ぶ）、６０３はフレームリレー
パケットを変換してＡＴＭセルに分解するＱ．９２２プ
ロトコルの一部とＡＡＬ５（ＦＲ−ＳＳＣＳ）を処理す
るＱ．９２２−ＡＴＭ変換機能プロセス（以下ＦＲ−Ａ
ＴＭ変換機能プロセスと呼ぶ）、６０４は送信側ＡＴＭ
レイヤ機能プロセス、６０５はＯＡＭ機能プロセス、５
０４は入力セルバッファ、５０５は出力セルバッファ、
５０７は出力ＦＲ−ＰＨＹ、５０６は入力ＦＲ−ＰＨ
Ｙ、５０９はＡＴＭスイッチである。

【００４１】図３は、ＡＴＭ−ＦＲ変換におけるプロセ
ッサの入出力装置、各機能プロセスとデータとの関係を
示している。

【００４２】図３において、５０５は入力セルバッフ
ァ、６０１はＡＴＭレイヤプロセス、７１２はセルヘッ
ダ−機能変換テーブル、７２１はＡＴＭレイヤプロセス
から呼ばれる空セル処理機能サブルーチン、７２２はＡ
ＴＭレイヤプロセスから呼ばれるＯＡＭセル処理機能サ
ブルーチン、７２３はＡＴＭレイヤプロセスから呼ばれ
るＡＡＬ（ＳＡＲ）機能サブルーチン、６０５はＯＡＭ
プロセス、７３２はＯＡＭセルバッファ、７４１はＡＴ
Ｍ−ＦＲ変換機能プロセス、７４２はＡＡＬバッファ、
５０８はＣＲＣ計算機能、７５１はＡＡＬバッファ７４
１の中にあるバッファ１、７５２はＡＡＬバッファ７４
１の中にあるバッファ１、７５３はＡＡＬバッファ７４
１の中にあるバッファ１、５０７は出力ＦＲ−ＰＨＹで
ある。

【００４３】図４は、ＦＲ−ＡＴＭ変換におけるプロセ
ッサの入出力装置、各機能プロセスとデータとの関係を
示している。

【００４４】図４において、５０４は入出力セルバッフ
ァ、６０１は出力ＡＴＭレイヤプロセス、８１２はコネ
クション−機能変換テーブル、８２１はＡＴＭレイヤプ
ロセスから呼ばれるＯＡＭセル処理機能サブルーチン、
８２２はＡＴＭレイヤプロセスに対してＯＡＭ出力デー
タが存在することを示す出力セル表示、８２３はＡＴＭ
レイヤプロセスから呼ばれれるＡＡＬ（ＳＡＲ）機能サ
ブルーチン、８２４はＡＴＭレイヤプロセスに対してＡ
ＡＬ出力データが存在することを示す出力セル表示、６
０５はＯＡＭプロセス、８３２はＯＡＭセルバッファ、
８４１はＦＲ−ＡＴＭ変換機能プロセス、８４２はＡＡ
Ｌバッファ、５０８はＣＲＣ計算機能、８５１はＡＡＬ
バッファ８４１の中にあるバッファ１、８５２はＡＡＬ
バッファ８４１の中にあるバッファ２、８５３はＡＡＬ
バッファ８４１の中にあるバッファ３、５０６は入力Ｆ
Ｒ−ＰＨＹである。

【００４５】図５は、ＩＷＦで処理される各パケットの
形式を示している。

【００４６】図５において、９０１はフレームリレー伝
送線上を伝送される形式の信号を表す。９０２，９０３
はフラグパタン、９１１はレイヤ２フレーム、９１２〜
９１４はそれぞれレイヤ２フレームを構成するヘッダ、
情報フィールド、ＦＣＳ、９２１はＣＰＣＳ−ＰＤＵ、
９２２〜９２３はそれぞれＣＰＣＳ−ＰＤＵを構成する
情報フィールド、トレイラ、９２４〜９２８はそれぞれ
トレイラを構成するＰＡＤ，ＣＰＣＳ−ＵＵ，ＣＰＩ，
Ｌｅｎｇｔｈ，ＣＲＣ、９３１−１，９３１−２〜９３
１−ｎはセルである。

【００４７】図６に、２ｐｏｒｔＲＡＭを用いた場合の
本実施例の構成を示す。

【００４８】１００１はプロセッサ、１００２はプロセ
ッサバス、１００３は受信メモリ、１００４は送信メモ
リ、１００５は出力セルバッファ、１００６は入力セル
バッファ、１００７は受信側ＦＲ−ＰＨＹ、１００８は
送信側ＦＲ−ＰＨＹ、１００９はＣＲＣ計算機能、１０
１０はＡＴＭスイッチである。

【００４９】以下、本実施例をさらに詳細に説明する。

【００５０】本実施例においては、メモリという語句
は、通常のプロセッサメモリであるところのメインメモ
リではなく、現在の高速プロセッサにおける「キャッシ
ュメモリ」を示すものとする。高速キャッシュメモリと
比較的低速なメインメモリの併用によって、高速化とメ
モリの大容量化ができることはよく知られているが、通
信プロトコル処理の場合、キャッシュ機構が効率よく動
作する条件すなわちアクセスの局所性が少なくともデー
タについては成立しない。また、通信プロトコル処理の
場合、内部にタイマを持つため、命令のスワップアウト
を行うことによる実行時間の不確定性は、実装を困難に
する要因である。よって、ここでは命令／データともキ
ャッシュに括りつけて実行することを考える。また、プ
ロセッサ周辺装置も、いわゆるプロセッサバスではなく
キャッシュメモリのバスもしくは同等の高速バスに接続
することを前提としている。これは、メモリアクセス時
にプロセッサ中のパイプライン動作を乱さないよう、Ｆ
ＩＦＯを内蔵しているものとする。

【００５１】次に、本実施例の前提となるプロセッサ処
理によるＡＴＭ−ＦＲ−ＩＷＦ装置の基本動作を、ＡＴ
Ｍ−ＦＲ変換、ＦＲ−ＡＴＭ変換の順序で説明する。

【００５２】［概略動作］図１及び図２に基づいて、本
発明の基本となるハードウェアとプロセッサ上のプロセ
スの動作の概要を説明する。

【００５３】まず、ＡＴＭスイッチ５０９から入力した
セルは、入力セルバッファ５０５に蓄積される。この内
容は、プロセッサ５０１によって読み出され、以降はプ
ロセッサ５０１上のプロセスで扱われる。

【００５４】ＡＴＭレイヤプロセス６０１は、セルヘッ
ダの値に基づいて予め定められた処理を起動する。フレ
ームリレー対応のコネクションのセルは、プロセッサメ
モリ５０３に転送され、セルに分割されたパケットが再
構成される。再構成されたパケットデータは、ＡＴＭ−
ＦＲ変換プロセス６０２に渡されて、ＡＴＭとフレーム
リレーの変換に必要な処理が施される。ここまででプロ
セッサ５０１上の処理が終り、パケットはＦＲ−ＰＨＹ
５０７に引き渡されて、ラインインタフェースに送信さ
れる。

【００５５】受信側では、ＦＲ−ＰＨＹ５０６でレイヤ
２パケットが検出されると、プロセッサ５０１上のＦＲ
−ＡＴＭ変換プロセス６０３が起動され、データはプロ
セッサメモリ５０３に転送されて、パケットがＡＡＬ５
（ＦＲ−ＳＳＣＳ）形式に変換される。このパケット
は、ＡＴＭレイヤプロセス６０４でセルに分割され、Ａ
ＴＭレイヤプロセス６０４の一機能であるシェイピング
機能によってコネクション毎に予め定められたセルレー
トを越えないようにして、セル流として出力セルバッフ
ァ５０４に書き込まれ、ＡＴＭスイッチ５０９へ出力さ
れる。

【００５６】次に、図３及び図４に基づいてプロセッサ
メモリ上のデータ構造を含めて詳細に動作を説明する。

【００５７】［ＡＴＭからＦＲへの変換］ （セルの入力 ＡＴＭプロセスの起動タイミング）ＡＴ
Ｍスイッチから出力されたセルは、ＦＩＦＯバッファ５
０５に格納される。ＦＩＦＯバッファ５０５に蓄積され
たセルの量が予め定められた一定値を越えると、プロセ
ッサに割り込み信号が入力される。この割り込み信号に
よって、受信側ＡＴＭレイヤプロセス７１１が起動され
る。セルの到着をプロセッサへ通知することは、割り込
み信号によらず、例えばプロセッサからの定期的なポー
リングによっても可能ではあるが、一般に割り込み処理
はポーリングよりも応答が高速かつ無駄な監視処理が不
要なので、プロセッサの処理負荷が少いため、割り込み
処理の方が有利である。

【００５８】（セル入力 バイト単位のアラインメン
ト）バッファにセルを格納する際には、プロセッサの扱
いを容易にするため、ワード単位でアラインメントを取
ることが望ましい。例えば１ワードが８バイトで構成さ
れるバスインタフェースにおいては、セルの先頭に３バ
イトの付加部分（ＰＡＤ）を設けて、１セルのヘッダが
ワードの中で常に同じように位置するように格納する方
法が知られている。一般に、スイッチでセルを扱う場合
には、５３ｂｙｔｅのセルに数ｂｙｔｅのルーティング
タグを付加して扱うことが多い。１１ｂｙｔｅのルーテ
ィングタグを付加することによって、セル長を６４ｂｙ
ｔｅとしてアラインメントをとることも可能である。

【００５９】（セル先頭信号でヘッダを認識）また、Ａ
ＴＭスイッチからのセル先頭信号の出力を入力セルバッ
ファの中で保持し、プロセッサによるワード読みだしの
時に、当該ワードセル先頭であることをプロセッサ側に
通知する。

【００６０】（テーブルの検索／対応機能の繰り返しと
ＡＴＭレイヤプロセスの終了）このように整列した状態
で入力セルバッファ５０５に格納されたデータを、受信
側ＡＴＭレイヤプロセス７１１が順番に読み出す。プロ
セッサは、セルヘッダを読み出すと同時に、予め設定さ
れたセルヘッダ値−機能変換テーブル７１２を検索し、
上記テーブル７１２のセルヘッダ値対応に記述された機
能を実行する。ヘッダが有効であることは、セルがＡＴ
Ｍスイッチを通過する前に受信側の物理レイヤで確認済
みなので、ここで強いてヘッダのチェックは行う必要は
ない。ただし、スイッチ機能検査などのために、ヘッダ
やルーティングタグを検査してもよい。ＡＴＭレイヤプ
ロセス７１１は、繰り返しセルヘッダを読みだし、対応
する機能を実行する動作を予め定められた回数だけ行っ
て、プロセスの実行を終了する。そして、スイッチから
入力セルバッファ５０５にセルが入力され、ある定めら
れた数以上のセルが蓄積すると、再びＡＴＭレイヤプロ
セス７１１が起動される。

【００６１】（空セルの処理）さて、例えばセルヘッダ
が空セルを示す値ＶＰＩ＝ＶＣＩ＝０であれば、セルヘ
ッダ値−機能変換テーブル７１２の対応するフィールド
に記述された動作すなわちヘッダに続くペイロード部分
（４８ｂｙｔｅ）のデータの廃棄をＦＩＦＯに支持する
動作を行う。データの廃棄とは、データをプロセッサの
バスに送出することなく、次に読み出されるべき入力セ
ルバッファの先頭の内容を消去することである。データ
を廃棄することによって、不要なデータがバスを占有す
る無駄を減らすことができる。ＡＴＭレイヤ以上のレイ
ヤでは、空セルのペイロードを参照することはないの
で、ペイロードを消去することはなんら問題ない。空セ
ルについては、プロセッサが読み出したヘッダの廃棄す
る。

【００６２】（コネクション対応機能の記述法）コネク
ション対応機能をテーブルに記述する方法は、例えば空
セル廃棄機能を実行するサブルーチンの先頭アドレスを
記述するなどの方法がある。この場合には、受信セルの
ＶＰＩ／ＶＣＩ値＝０に合致するテーブルのエントリに
対応するフィールドのアドレスに制御を移すことによ
り、空セル機能７２１が実行される。

【００６３】（無効セルの扱いと判定法）コネクション
設定されていないユーザセル、ＯＡＭセルで、ＯＡＭ機
能が扱わない無効セルなどについては、空セルと同じよ
うにペイロードを読むことなく廃棄しても良い。例えば
コネクション設定されていないＶＰＩ／ＶＣＩ値のセル
は、ペイロードを読むことなく廃棄する。メタシグナリ
ングチャネルを扱わないインタフェース装置でのメタシ
グナリングチャネルを示すヘッダ値のセルなども同様に
廃棄する。

【００６４】テーブルには、設定されたコネクション、
ＯＡＭ機能が扱うタイプのセルヘッダ値のみを記述して
おき、それらに含まれないものを無効セルとして扱う。
空セルもテーブルに記述することを省き、無効セルと同
様に扱っても良いが、セル統計情報について空セルと無
効セルの扱いは異るので、セル単位の統計情報が必要な
場合には別とする。

【００６５】（テーブルの検索方法）セルがＯＡＭセル
かユーザセルかを判定するには、ＶＰＩ／ＶＣＩ値とＰ
ＴＩの両方のフィールドを見る必要がある。このような
場合、それぞれのフィールドだけを検査するために、ヘ
ッダの特定のビットにＡＮＤ演算を行い、複数のフィー
ルドに対して行ったそれらの判断を組み合わせて判定を
行なうことが一般的である。

【００６６】この方法によって、単純にセルヘッダの値
を比較するやり方に比べて、ヘッダ検査に必要なステッ
プ数やテーブル量を削減することができる。

【００６７】（検索方法の動的変更）さて、テーブルの
検索には良く知られたハッシュ、番兵等のテーブル検索
高速化の技法が応用できる。

【００６８】その他に、テーブル検索を高速化するため
に、入力セルの発生頻度に応じて検索テーブルの配列を
変更する手法がある。だが、従来はヘッダ検索順序の変
更はコネクション単位に限られており、コネクションの
記述されたテーブルの配列を変更するのみだった。

【００６９】ヘッダテーブルの検索時間は検索手順はも
ちろん、テーブルの設定コネクション数やコネクション
種別毎のセルの発生頻度にも依存する。また、検索時間
最短となる検索手順もこれらのパラメータによって異る
が、検索手順を動的に変更することにより、テーブル検
索時間の最適化を図ることができる。

【００７０】ところが、従来の方法ではコネクションの
セル発生頻度については検索効率を最適化することはで
きても、ユーザセルとＯＡＭセルの間での頻度変化に対
して検索効率を最適化することはできない。なぜなら
ば、ＯＡＭセルを判定するための特定のビットフィール
ドを見る操作はコネクション設定テーブルの外、すなわ
ちプログラムのコード内に書き込まれてしまっていたた
めである。

【００７１】ここではヘッダ検査手順を固定せず、セル
ヘッダを比較するためのヘッダテーブルを検索手順を記
述した書換え可能なテーブルとすることによって、動的
に検査手順を変えることも可能とする。検索手順を記述
したテーブルは、具体的にはコネクション単位の機能の
記述と同様に、ヘッダのコネクション識別子の値や、特
定のビットフィールドの値を検査するような検索手順を
実行するサブルーチンのエントリのアドレスを記述すれ
ば良い。

【００７２】検索の実行はテーブルに記述されたエント
リ、例えばユーザコネクション振り分けと対応機能の実
行、ローカルに終端するＯＡＭセルの分離とＯＡＭプロ
セスへの引き渡し等のサブルーチンの実行を、いずれか
のサブルーチンがあらかじめ定められた検索終了の返り
値を返すまで順番に繰り返すことによって行われる。

【００７３】そして、ＩＷＦのＡＴＭレイヤ機能とは非
同期的に実行されるＯＡＭ機能が、一定時間毎に受信セ
ルのヘッダ値毎の到着頻度表に基づいて検索時間が最短
になるように検索の順序を記述したテーブルを書き換え
る。

【００７４】例えば通常時、始めにＶＰＩ／ＶＣＩ値に
ついてヘッダの検索を行い、次にＰＴに基づいてＯＡＭ
セルとユーザセルの分離を行っていたものとする。ユー
ザセルが多い場合には、まずＶＰＩ／ＶＣＩ値によって
コネクション毎にセル分離する操作をする方が効率がよ
い。一方、Ｆ５（ＶＣＩレベル）セグメントＯＡＭセル
はＰＴＩのみで判別可能である（ＰＴＩ＝１００）。故
障などの何らかの原因によってＦ５レベルＯＡＭセルの
割合が増えた場合には、まずＰＴＩによってＯＡＭセル
を分離する方が検索の効率がよい。また、ＯＡＭセルの
終端処理はすべてのコネクションについて共通のレイヤ
管理エンティティーが行うことも多いので、ＯＡＭセル
についてはコネクション毎に分離して処理する必要がな
い場合もある。

【００７５】逆に、ＡＡＬサブレイヤでＣＯＭ／ＥＯＭ
のようにセルヘッダによって処理が異なる場合には、Ａ
ＴＭレイヤのヘッダ−機能振り分けでそれぞれのヘッダ
値に対応する機能サブルーチンを実行しても良い。

【００７６】ＯＡＭプロセスが上記テーブルを書きかえ
ている間にも、随時、ＡＴＭレイヤのヘッダ検索処理が
起動されることがある。ＡＴＭレイヤ処理が書き換えが
未完了のテーブルを参照すると、例えば同じエントリを
２回検索してしまうなど、正常な検索ができない。この
問題は、例えばテーブルを２組持って一つを書きかえ用
に、もう一つをＡＴＭレイヤの参照用として、書換えが
完全に終了すると書き換えたテーブルをＡＴＭレイヤ処
理が参照するように指示することで解決可能である。

【００７７】また、この書き換え操作は必ずしも検索時
間最短だけを目的とせず、ＩＷＦの内部状態や上位制御
装置の判断による指示によって変更しても良い。

【００７８】例えば、通常動作では最初にＶＰＩ／ＶＣ
Ｉ値についてテーブルを検索して振り分ける検索サブル
ーチンを実行し、次にＰＴ／ＣＬＰを参照して必要な処
理をしているＩＷＦで、ＩＷＦのプロセッサが輻輳状態
に陥った時には受信セルのＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ
Ｐｒｉｏｒｉｔｙ）を最初に検索し、ＣＬＰ＝１のセ
ルはどのコネクションのセルであろうと直ちに廃棄する
措置を取ることによって、ＣＬＰ＝１のセルの受信処理
と、対応するテーブルの検索処理の負荷を低減してＩＷ
Ｆを輻輳状態から回復させることができる。

【００７９】このように検索手順を動的に変更すること
によって、従来よりも広い範囲で検索と処理の効率が最
適化されることが期待できる。

【００８０】（ＯＡＭセルの受信処理）次に、ＯＡＭセ
ルの受信処理について説明する。該セルのヘッダ値がＯ
ＡＭセルを示すものであれば、ＯＡＭセル処理サブルー
チン７２２が呼び出される。ＯＡＭセル処理サブルーチ
ン７２２は、ＯＡＭプロセス７３１とＯＡＭセルバッフ
ァ７３２を共有しており、現在の書き込みアドレスと読
みだしアドレスを示すポインタを持つ。

【００８１】ＯＡＭセル処理サブルーチンとＯＡＭプロ
セスは、別々のプロセスとして実行される。両者の間で
バッファの競合制御は、例えば次のような方法で実現す
ることができる。

【００８２】（リングバッファによるＯＡＭセルバッフ
ァの競合制御）ＯＡＭセルバッファ７３２はリングバッ
ファであり、ＯＡＭセルが到着すると、ヘッダ値とペイ
ロードの内容が書き込みアドレスから始まるバッファ領
域に書き込まれ、書き込みアドレスポインタは１セルバ
ッファ分増加される。一方、ＯＡＭプロセスは、１つの
セルの読み出しが終了すると、現在読んだ読みだしアド
レスのポインタを１アドレス分増やす。いずれのポイン
タも、バッファの終了アドレスまで到達する前に先頭ア
ドレスに戻される。ＯＡＭセル処理サブルーチンは、書
き込み前に書き込みポインタが読みだしポインタと同じ
値でないことを検査するので、両プロセスのアクセスが
競合することはない。書き込みポインタが読みだしポイ
ンタと同じアドレスを指した場合は、バッファのオーバ
ーフローなので、書き込みを予定していたセルデータを
廃棄する。

【００８３】ＯＡＭプロセスは、バッファに蓄積した全
てのセルのセルの処理を終えるまで繰り返し、ＯＡＭセ
ルの処理を実行する。ただし、ＡＴＭレイヤプロセスの
実行優先度はＯＡＭプロセスより高くしておき、ＡＴＭ
レイヤプロセスの実行が妨げられて受信セルバッファが
オーバーフローすることを防ぐ。従って、ＯＡＭプロセ
スが処理を実行中にもＡＴＭレイヤプロセスが起動し
て、ＯＡＭセルバッファに新たなセルが書き込まれるこ
とがある。

【００８４】（ＯＡＭプロセスの起動条件）ＯＡＭプロ
セスが全てのセルの処理を終えた時、すなわち読みだし
ポインタが書き込みポインタに追い付いた時、ＯＡＭプ
ロセスは休眠する。ＡＴＭレイヤプロセスは、実行終了
の度にＯＡＭプロセスを休眠状態から起床させることに
より、一度休眠したＯＡＭプロセスの実行を再開させ
る。

【００８５】ＯＡＭプロセスは、ＡＴＭレイヤプロセス
に次ぐ優先度で実行される。

【００８６】（ポインタ渡しのメッセージを使う方法）
ここまでに説明したリングバッファとポインタを使うバ
ッファ制御方式の他に、ＡＴＭレイヤプロセス（ＯＡＭ
セル処理サブルーチン）とＯＡＭプロセスとの間で、書
き込みバッファアドレス及び処理済みバッファアドレス
のポインタをメッセージとして送受信して、バッファの
排他制御を行う方式をとってもよい。ポインタをメッセ
ージとしてやりとりする場合の詳細は、以下に述べるＡ
ＡＬ機能と同様なので省略する。この場合は、メッセー
ジの受信がＯＡＭプロセスの起動条件になる。

【００８７】（ＡＡＬ機能）次に、ユーザコネクション
のＡＡＬ機能サブルーチンについて説明する。

【００８８】ＯＡＭセルや空セルと同様に、ヘッダ値が
ヘッダ−機能変換テーブル７１２に記述された値に適合
するＡＡＬコネクションのセルが到着すると、対応する
フィールドに記述されたサブルーチンが実行される。こ
こでは、ＡＡＬサブルーチン７２３を指定するセルが到
着したものとする。

【００８９】（ＡＡＬコネクション対応のバッファ管
理）ＡＡＬ５（ＦＲ−ＳＳＣＳ）コネクションでは、到
着セルヘッダのＰＴＩ値によって処理が異る。ＡＡＬ５
のパケットは、末尾のセルがＡＴＭ−ＵＵ＝ＥＯＭで、
残りのセルはＡＴＭ−ＵＵ＝ＣＯＭのセルで構成され
る。

【００９０】（ＣＯＭのセルの扱いバッファ構成）はじ
めに、ＡＴＭ−ＵＵ＝ＣＯＭのセルが到着した時の動作
を説明する。ＡＴＭ機能から実行されたＡＡＬ機能サブ
ルーチン７２３は、セルペイロードをＡＡＬ５用に定義
されたバッファに格納していく。ＡＡＬ機能は、少くと
もそのコネクションで予め定められた最大パケット長の
データを複数個格納できる連続したバッファ領域ＡＡＬ
バッファ７４２を持つ。図３においては、３つのパケッ
トを格納できるバッファ構成を示し、バッファ１〜３，
７５１〜７５３がそれぞれ最大パケット長を格納でき
る。

【００９１】（ＣＯＭセルの扱いバッファオーバフロ
ー）ＡＡＬ機能サブルーチンは、バッファの現在の書き
込みアドレスを保持する書き込みポインタを持ってお
り、入力セルバッファ５０５から読みだしたセルペイロ
ードを該ポインタの示すアドレスに書き込みながらポイ
ンタを更新していく。もし、バッファ長がコネクション
で予め定められた最大長を越えて、バッファの最終アド
レスを越えてしまう場合は、それまでに蓄積されたデー
タは無効として廃棄され、書き込みポインタその他の変
数と後述のＣＲＣ計算機能の値は予め定められた初期値
に戻される。ＡＡＬ５では、この最大長はＭａｘ ＳＤ
Ｕ Ｄｅｌｉｖｅｒ Ｌｅｎｇｔｈとしてコネクション
設定時に指定される。輻輳などによってＡＡＬ５コネク
ションのＥＯＭセルが廃棄された時には、このような現
象が起きる場合がある。

【００９２】（ＣＲＣの計算）受信セルのペイロード
は、前記バッファ書き込みポインタの指すアドレスに書
き込まれる。このとき、同時にＣＲＣ３２の計算も行わ
れる。ＣＲＣ３２の計算をソフトウェア的に行うにはｎ
ｂｉｔのデータに対してｎ回のシフトと平均でｎ／２
回の（データによって変わる）排他的論理和の計算が必
要になる。これは、データ転送の時間に比べてかなり大
きい。例えばＦＩＦＯ及びメモリへの転送のペナルティ
をそれぞれプロセッサのシステムクロックの４倍と仮定
すると、１ワード（３２ｂｉｔ）の転送時間は８クロッ
クとなる。だが、１ワードのＣＲＣを計算するには、少
くとも３２×３／２クロックの時間が必要になる。ＣＲ
Ｃ計算を高速化することで、メモリ転送の最適化以上に
ＡＡＬ５機能のプロセッサ処理を高速化することができ
る。

【００９３】ここでは、補助的な専用ハードウェアＣＲ
Ｃ計算機能５０８を用いて、プロセッサによるメモリへ
の書き込みと同時にそのハードウェアがそのデータを取
り込み、ＣＲＣ計算を行う。ＣＲＣ計算の回路は、シフ
トレジスタを用いたものが広く知られている。

【００９４】まず初期状態では、ＣＲＣ計算回路のレジ
スタ値は０に設定される。計算回路は、プロセッサのメ
モリ上のＡＡＬバッファ領域７４２に値が書き込まれた
時に、次の計算を行う。その他のメモリ領域、例えばプ
ログラムやスタックの領域をプロセッサがアクセスして
も、ＣＲＣ計算機能は無視する。ＡＡＬ５での誤り検査
符号はＣＲＣ３２と呼ばれ、Ｍ（Ｘ）を情報例、Ｇ
（Ｘ）を生成多項式とする一般のＣＲＣ即ちＭ（Ｘ）Ｘ
^k mod Ｇ（Ｘ）の値をそのままは用いない。ＣＲＣ３２
では、（Ｍ（Ｘ）Ｘ³²＋（Ｘ³¹＋…＋Ｘ＋１）Ｘ^k ）mo
d Ｇ（Ｘ）（mod ２）の和の１の補数を取ったものが用
いられる。これは、一般のＧ（Ｘ）を生成多項式とする
ＣＲＣの結果に一定値を加えたものと同値である。以下
では説明を簡単にするため、一般のＣＲＣの計算方法に
基づいて説明する。

【００９５】

【数１】 プロセッサからメモリへの書き込みアドレス出力が予め
定められたバッファの範囲である時に該ＣＲＣ計算回路
に値が書き込まれてＣＲＣ計算が行われるような回路を
構成することは容易である。ただし、データバスの幅Ｎ
は生成多項式Ｇ（Ｘ）の次数の整数倍でなければならな
い。Ｇ（Ｘ）の次数は３２でセルも４８ｂｙｔｅすなわ
ち４ｂｙｔｅ（３２ｂｉｔ）の倍数なので、Ｎ＝３２の
時にはパケットを構成するセルの転送終了とともにＣＲ
Ｃ計算回路にＣＲＣ計算の結果が格納される。ＣＲＣ３
２の計算のためには、パケット先頭セルの最初の４ｂｙ
ｔｅ（３２ｂｉｔ）を反転したデータについてＣＲＣの
計算を行えば良い。なお、ここではデータバスが３２ｂ
ｉｔの場合について述べたが、データバス幅が６４ｂｉ
ｔになってもまだこの条件が成立する。

【００９６】（ＣＲＣ計算の速度について）ＣＲＣ計算
回路がプロセッサからメモリへのデータ書き込みサイク
ル内に終了する程十分高速に動作すれば、プロセッサが
連続的にメモリにデータを書き込んだとしても正しくＣ
ＲＣ計算ができる。

【００９７】一方、ＣＲＣがデータ書き込み１サイクル
のうちに終了しない場合には、ＣＲＣ計算が継続中であ
ることを検出する回路を該回路に設け、計算が継続して
いる間は書き込みを待ち状態に保留することによって正
しいＣＲＣを求めることが可能である。

【００９８】（ＣＯＭ／ＥＯＭ時の処理ＣＰＣＳ−ＬＰ
／ＣＩの求め方）受信セルのヘッダのＣＬＰまたはＣＩ
のビットが１になっているセルがあれば、当該ＡＡＬ機
能がローカルに持つ変数ＣＰＣＳ−ＬＰまたはＣＰＣＳ
−ＣＩを１に設定する。これらの変数は、ＩＴＵ−Ｔ勧
告Ｉ．３６３．６に記述されるＣＰＣＳサブレイヤの同
名のプリミティブＣＰＣＳ−ＬＰ，ＣＰＣＳ−ＣＩに対
応し、初期状態では値０が代入される。

【００９９】以上の処理を行ってＡＡＬ機能サブルーチ
ンは終了し、実行はＡＴＭレイヤに復帰する。当該コネ
クションのセルの到着の度にサブルーチンが実行され、
バッファにパケットが蓄積される。

【０１００】（ＥＯＭの処理）受信セルのＡＴＭユーザ
情報がパケットの終りを表すＥＯＭの場合は、ペイロー
ド転送が完了してＣＲＣの計算完了後、計算回路の値を
期待された値と比較する。比較の結果が不一致ならばビ
ットエラーまたはセル廃棄が発生しているため、当該パ
ケットはエラー（無効）であり、ＡＡＬ機能サブルーチ
ン７２３の変数を初期化する。

【０１０１】ＥＯＭ受信時にはデータが有効／無効いず
れの場合にも、データ書き込みポインタ、受信セル数、
ＣＰＣＳ−ＬＰ，ＣＰＣＳ−ＣＩの各変数とＣＲＣ計算
機能の内部レジスタは予め定められた初期状態へ戻され
る。

【０１０２】（ＡＴＭレイヤプロセス（ＡＡＬサブルー
チン）→ＡＴＭ→ＦＲプロセスへのデータ渡し）有効な
パケットが検出された場合、ＡＡＬサブルーチンはバッ
ファ７５１の先頭アドレスとパケット長、及びＣＰＣＳ
−ＬＰ／ＣＩの値をＡＴＭ−ＦＲ変換プロセス７４１に
通知する。ＡＴＭ−ＦＲ変換プロセスは、この通知によ
って起動される。具体的には、この通知は、ＯＳのメッ
セージボックス機能が用いられる。

【０１０３】（ＥＯＭ終了処理）次に、ＡＡＬサブルー
チンは、ＡＴＭ−ＦＲプロセスが処理終了したバッファ
７５２のアドレスをメッセージボックスから取り出し、
書き込みポインタのアドレスとした上で、その他の変数
を初期化してサブルーチンを終了する。もし、メッセー
ジボックスが空であればバッファ領域が不足しているの
で、例えば書き込みポインタに値０などのバッファアド
レスが無効であることを示す値を代入するなどして、次
に到着するセルの格納を中止する。

【０１０４】（バーストとバッファ量の関係）ＡＴＭ側
の入力がバースト的に発生してフレームリレー側の出力
が間に合わない場合に、このような現象が生じる。大き
なバーストを許容するには、ＡＡＬバッファ７４２に含
まれるバッファの個数を増やす必要がある。セルの到着
頻度が常に一定ならば、バッファの個数はＡＡＬ組み立
て用とフレームリレー出力用の２個だけで良い。

【０１０５】（バッファオーバーフロー対策）書き込み
ポインタが無効な状態においても当該ＡＡＬコネクショ
ンのセルが到着する度にＡＡＬサブルーチンは起動さ
れ、データ廃棄動作を行う。もし、メッセージボックス
にＡＴＭ−ＦＲ変換プロセスが処理を終了したバッファ
のアドレスが通知されていれば、そのアドレスを書き込
みポインタとして初期設定を行い、セルの格納を開始す
る。

【０１０６】（ＡＴＭ−ＦＲ変換プロセス）次に、ＡＴ
Ｍ−ＦＲ変換プロセスについて説明する。

【０１０７】（フォーマット変換）さて、次にデータの
処理を行うのは、ＡＴＭ−ＦＲプロセスである。ＡＴＭ
−ＦＲ変換プロセス７４１は、ＡＡＬ機能サブルーチン
７２３からパケットに関する情報をメッセージとして受
信することによって起動される。

【０１０８】（制御メッセージの分離）ＡＡＬバッファ
に再構成されたパケットは、トレイラが末尾に附属した
ＣＰＣＳ−ＰＤＵ９２１の形式である。このヘッダ部分
９２２に必要な変更を加えてＦＲのレイヤ２（以下Ｌ２
とする）パケット形式に変換し、ヘッダ部分９２２と情
報フィールド９２３をＦＲ−ＰＨＹに転送するのがＡＴ
Ｍ−ＦＲ変換プロセスである。

【０１０９】変換プロセスは、まずヘッダに含まれるデ
ータリンク識別子を認識する。データリンク識別子が受
信コネクションのものであり、パケットが制御／保守メ
ッセージでないことを確認してパラメータ設定処理を開
始する。もしパケットが制御／保守メッセージであれ
ば、ＯＡＭプロセスに通知して所定の処理を行う。

【０１１０】（ヘッダの書き換え）ＦＲのＬ２パケット
形式への変換は、パケットのヘッダのうちの幾つかのフ
ィールドの値を書き換えるだけである。

【０１１１】ＣＰＣＳ−ＬＰの値すなわち受信コネクシ
ョンのＣＰＣＳ−ＬＰ値とパケットに含まれるデータ優
先度（Ｄａｔａ Ｅｌｉｇｉｂｉｌｉｔｙ）の値のＯＲ
をとったものを、パケットのデータ優先度（Ｄａｔａ
Ｅｌｉｇｉｂｉｌｉｔｙ）のフィールドに書き込む。

【０１１２】ＦＥＣＮには、元のパケットのＦＥＣＮフ
ィールド自身の値とＣＰＣＳ−ＣＩの値のＯＲをとった
ものをパケットのＦＥＣのフィールドに書き込む。

【０１１３】（ＤＬＣＩ書き換え）もし物理リンク毎に
データリンク識別子ＤＬＣＩ書き換える必要がある場合
には、入り側ＤＬＣＩと出側ＤＬＣＩを対応した表に基
づいて入り側ＤＬＣＩを鍵として出側ＤＬＣＩを検索
し、ＤＬＣＩを書き換える。

【０１１４】（ＦＲ−ＰＨＹへのデータ出力）これで、
パケットフォーマットの変換は終了する。このパケット
のヘッダ及び情報フィールドを、Ｌ２パケットの送信処
理を行うハードウェアＦＲ−ＰＨＹ５０７に転送する。

【０１１５】送信処理は、具体的にはフレーム前後のフ
ラグパターン、ＦＣＳ（ＣＲＣ１６）の付加、０挿入と
物理レイヤ処理（ラインコーディング）である。

【０１１６】（転送時間の問題）本実施例では、ＡＴＭ
セルのＳＡＲ処理を行うためのバッファをＦＲ−ＰＨＹ
へのデータ出力用バッファと共用しているために、ＦＲ
−ＰＨＹへデータ転送を行っている間はＡＴＭレイヤプ
ロセスが該バッファをアクセスすることができない。Ｆ
Ｒ−ＰＨＹへのデータ転送の間に入力セルバッファのオ
ーバーフローが生じないように、ＦＩＦＯの容量を十分
大きくとっておくことが必要である。

【０１１７】（転送手順）まず、プロセッサがＦＲ−Ｐ
ＨＹに新しいパケットの出力を開始する指示を発行し、
予め各ＡＡＬコネクション対応に用意されたパケットの
先頭を示すアドレスから始まるデータをプロセッサが読
み出し、前記ＦＲ−ＰＨＹに設けられたデータ出力用レ
ジスタに書き込んでいく。全てのデータ書き込みが終了
すると、パケットのデータ長を含むデータ出力終了指示
をＦＲ−ＰＨＹに発行する。

【０１１８】この処理は、例えばプロセッサがＦＲ−Ｐ
ＨＹに付随するＤＭＡ機能に送信開始を指示し、プロセ
ッサメモリの内容をＤＭＡ機能によって読みだしてＦＲ
−ＰＨＹのデータ処理／送信機能へ転送して処理すると
いう実装形態をとっても良い。

【０１１９】ただし、ハードウェア機能を簡素化すると
いう観点からは、ＤＭＡのようなバス調停を伴う複雑な
機能は避けることが望ましい。今までに説明した通信プ
ロトコル処理においては、メモリアクセスが大きな比重
を占めるため、ＤＭＡがバスを占有している状態では処
理が進行できないためである。ただし、ＦＲ−ＰＨＹと
プロセッサ間のバスインタフェースについてはプロセッ
サを使った場合には、データ転送効率が直接処理時間を
左右するため、高速なものを使うことが望ましい。

【０１２０】バス調停機構を簡略化しつつ、データ転送
の間にプロセッサバスが占有される問題を回避する手段
として、ＦＲ−ＳＳＣＳ機能のパケット用バッファのた
めに確保されるメモリを２ｐｏｒｔのＲＡＭとして、片
方のポートをＦＲ−ＰＨＹのＤＭＡバスに接続する方法
がある。図６に、その構成図を示す。このようにすれ
ば、ＦＲ−ＰＨＹのデータ転送中にも他の処理を進める
ことができる。ただし、２ｐｏｒｔＲＡＭは単一ｐｏｒ
ｔＲＡＭに比較して複雑であり、コスト高を招いてしま
う。

【０１２１】（ＦＲ−ＰＨＹにおける処理）ＦＲ−ＰＨ
Ｙでは、入力データの内容についてＣＲＣ−１６の計算
手順に基づいてＣＲＣが計算され、パケットの末端に付
加される。そして、フレームの前後にフラグパタンが付
加される。このデータ内容にフラグパタンと同じパタン
が出現することを防ぐために、１ビット単位で値０のビ
ットデータが挿入され、このデータに本来の物理レイヤ
（レイヤ１）処理すなわちラインコーディングの処理が
行われて、フレームリレーインタフェースのライン出力
としてデータが送出される。

【０１２２】（ＡＴＭ−ＦＲ変換プロセスの終了）ＡＴ
Ｍ−ＦＲ変換プロセス７４１は、ＦＲ−ＰＨＹへのデー
タ出力を終えると、出力を終えたバッファのアドレスを
ＡＡＬサブルーチン７２３のメッセージボックスに出力
して、該バッファは再びセルの格納のために使われる。
以上で、ＡＴＭ−ＦＲ変換プロセスは終了する。

【０１２３】（ＦＲからＡＴＭへの変換）次に、ＦＲか
らＡＴＭへの変換機能について図４を参照しながら説明
する。

【０１２４】（物理レイヤ）フレームリレーインタフェ
ースのラインから入力された信号は、受信側ＦＲ−ＰＨ
Ｙ５０６においてＩＴＵ−Ｔ勧告Ｉ．４３１に基づく処
理、すなわちライン入力、クロック抽出、ビット再生、
デスクランブル、フレーム同期、Ｌ２フレーム検出（ｔ
ｉｍｅ ｆｉｌｌ除去）を施される。ＰＨＹ−ＦＲは、
許容される最大長のフレーム２つ分以上のバッファを持
ち、プロセッサにパケットの到着を通知してから該パケ
ットの転送が終了するまでの間も、ラインから入力され
るデータを受信してバッファへ格納する動作を継続す
る。また、ＦＲ−ＰＨＹにおいては、Ｌ２フレームの検
出と並行して該Ｌ２フレームのＣＲＣ計算も行う。

【０１２５】（Ｑ．９２２フレーム検出）フレームリレ
ーのＬ２プロトコルデータユニット（以下ＰＤＵ）は、
図５の９１１に示すフレーム構造をとる。ＦＲ−ＰＨＹ
は、フレーム終了側のフラグパタンを検出すると、割り
込み信号をプロセッサに入力してフレームの到着を通知
する。

【０１２６】（ＦＲ−ＡＴＭ変換プロセスの起動）割り
込みを受けたプロセッサは、ＦＲ−ＡＴＭプロセス８４
１を起動する。受信側ＦＲ−ＡＴＭプロセス８４１は、
ＦＲ−ＰＨＹ５０６が受信データについてＣＲＣを計算
した結果を期待される値と比較し、両者が異ればエラー
としてパケットの廃棄をＰＨＹ−ＦＲに指示する。この
結果は、プロセッサのメインメモリ上にマッピングされ
た予め定められたＦＲ−ＰＨＹのレジスタに表示され
る。

【０１２７】（ヘッダの読みだし前準備）ＦＲ−ＡＴＭ
への変換のために、プロセッサは、Ｌ２ＰＤＵのヘッダ
が含まれる１セルペイロード分のデータをＦＲ−ＰＨＹ
から読み出して、以下の処理を行う。

【０１２８】（パケット格納バッファの確保）予め定め
られたＦＲ−ＰＨＹのレジスタに該パケットのデータ長
が表示され、プロセッサはこれを読み出してＦＲ−ＰＨ
Ｙから転送を行うデータのバイト数を知る。もしデータ
長がプロトコル規約上違反しているものであれば、該パ
ケットの廃棄をＦＲ−ＰＨＹに指示する。データ転送先
のバッファは、ＡＴＭ−ＦＲへの変換の場合と同様に、
当該コネクションで許される最大パケット長のデータを
複数個格納できる連続したバッファ領域ＡＡＬバッファ
８４２を持つ。図４においては、３つのパケットを格納
できるバッファ構成を示し、バッファ１〜３，８５１〜
３がそれぞれ最大パケット長を格納できる。

【０１２９】ここで、バッファ長をＱ．９２２プロトコ
ルの最大長だけでなく、最大長のパケットをＡＡＬ５形
式に変換するのに十分なだけの大きさをとっておけば、
プロトコル変換に当たってデータの移動やつなぎ合わせ
を行う必要がなくなる。

【０１３０】また、ＡＡＬサブルーチンでの取り扱いを
簡単にするためにバッファはセルペイロードの整数倍即
ち４８の整数倍の長さとすることが望ましい。

【０１３１】（ヘッダの認識：制御メッセージの分離）
ＦＲ−ＡＴＭ変換プロセス８４１は、データリンク識別
子を認識する。データリンク識別子が受信コネクション
のものであり、パケットがコントロール／保守メッセー
ジでないことを確認してパラメータ設定処理を開始す
る。データリンク識別子がコントロール／保守メッセー
ジを示すものであれば、当該パケットの処理をＯＡＭプ
ロセス８３１に渡してＦＲ−ＡＴＭプロセスを終了す
る。

【０１３２】（ヘッダパラメータの書き換え）対向側の
ＡＴＭからＦＲへの変換と同様に、ヘッダパラメータの
ほとんどはそのままの値で利用される。変更されるの
は、ＦＥＣＮ，ＢＥＣＮ（Ｆｏｒｗａｒｄ／Ｂａｃｋｗ
ａｒｄ Ｅｘｐｌｉｃｉｔ Ｃｏｎｇｅｓｔｉｏｎ Ｎ
ｏｔｉｆｉｃａｔｉｏｎ）とＤＬＣＩのみである。

【０１３３】（ＤＬＣＩ書き換え）もし物理リンク毎に
データリンク識別子ＤＬＣＩ書き換える必要がある場合
には、入り側ＤＬＣＩと出側ＤＬＣＩを対応した表に基
づいて入り側ＤＬＣＩを鍵として出側ＤＬＣＩを検索
し、ＤＬＣＩを書き換える。

【０１３４】（ＦＥＣＮ，ＢＥＣＮの書き換え）ＦＥＣ
Ｎフィールドには値０を、ＢＥＣＮフィールドには対向
側ＡＡＬ受信機能において受信されたＡＡＬ機能６２３
が持つ変数ＣＰＣＳ−ＣＩの値を、それぞれ代入する。
これで、パケットの変換は終了する。

【０１３５】（ＦＲ−ＳＳＣＳ機能：ＰＡＤ）次に、パ
ケットはＡＡＬ５ＣＰＣＳ形式９２１に変換され、ＣＰ
ＣＳトレイラが付加される。トレイラは、９２４に示す
ようなフォーマットからなる。パケットをセル単位に分
割する時に、トレイラがセル間に跨って格納されること
を防ぎトレイラが常に最終セルの同じ部分に位置してト
レイラの認識を容易にするため、トレイラと情報フィー
ルドとの間にはＰＡＤと呼ばれる可変長の領域が付加さ
れる。ＰＡＤ領域は、値０のオクテッドで埋められる。

【０１３６】（ＦＲ−ＳＳＣＳ機能：ｔｒａｉｌｅｒ）
ＣＰＣＳトレイラ本体には、ＣＰＣＳ−ＵＵ，ＣＰＩ，
Ｌｅｎｇｔｈ，ＣＲＣのフィールドがある。ＣＰＣＳ−
ＵＵは、ＦＲ−ＳＳＣＳでは値０に設定される。ＣＰＩ
の利用法はまだ未定であるが、当面値０で埋めることが
規定されている。Ｌｅｎｇｔｈフィールドは、ペイロー
ドのオクテット数を入れる。ＣＲＣフィールドには、Ｃ
ＲＣ３２の計算結果が格納される。これで、ＡＡＬ５−
ＣＰＣＳ形式のパケットが準備できたことになる。この
パケットの先頭アドレスとセル数をＦＲ−ＳＳＣＳコネ
クションに対応するＡＡＬサブルーチン８２３の入力キ
ューに渡して、ＦＲ−ＡＴＭ変換プロセスは終了する。
この通知は、具体的にはＯＳのメッセージボックス機能
等が用いられる。

【０１３７】（ＡＡＬ機能へのデータ渡し）出力側ＡＡ
Ｌ機能８２３は、出力側ＡＴＭレイヤプロセス６０１か
ら呼び出される。ＡＡＬ機能は、初期状態ではまず、Ｆ
Ｒ−ＡＴＭ変換プロセス８４１からの入力キューから出
力パケットの先頭アドレスとセル数を読み出して、出力
セル表示８２４をセルありに書き換える。

【０１３８】キューが空の場合は、出力セル表示をセル
無しとして終了する。

【０１３９】初期化が終了している場合、まず転送セル
数を表す状態変数を１増加し、ＦＲ−ＡＴＭ変換プロセ
ス８４１から渡された転送セル数と比較し、転送終了な
らば予めコネクションデータが書き込まれたヘッダデー
タのＰＴを、ＥＯＭそうでなければＰＴにＣＯＭを書き
込んで、ＡＴＭ−ＳＷバッファに出力する。そして、先
頭アドレスの示すメモリから１セルペイロード分の４８
ｂｙｔｅのデータを読み出して、ＡＴＭ−ＳＷバッファ
に書き込む。転送を終えると、先頭アドレスを４８ｂｙ
ｔｅ増加して、その値を保持しておく。

【０１４０】転送終了ならば、転送アドレスと転送セル
数の２つの変数を初期状態に戻して、ＦＲ−ＡＴＭ変換
プロセスからの入力キューから出力パケットの先頭アド
レスとセル数を読み出して、変数を初期化する。キュー
にデータがない場合は、出力セル表示をセル無しとして
終了する。

【０１４１】パケットの転送が途中の場合も、１セルデ
ータの転送完了とももにＡＡＬサブルーチンは終了し
て、制御をＡＴＭレイヤプロセスに戻す。

【０１４２】（送信側ＡＴＭレイヤプロセス）送信側Ａ
ＴＭレイヤプロセスは、各ユーザコネクション毎にコネ
クション設定時に合意したトラヒックパラメータを守る
ように、予め定められたアルゴリズムにしたがって順番
にセルの出力権をＯＡＭあるいはユーザのコネクション
に割り当てる。設定されているコネクションとトラヒッ
クパラメータは、ヘッダ−機能変換テーブル８１２に記
述されており、ＡＴＭレイヤプロセスはこの表と各コネ
クションの出力セル表示８２２，８２４に基づいてセル
を出力するスケジュールを決定する。

【０１４３】先に説明した通り、呼び出された各コネク
ションセル出力サブルーチンは、一度の呼出毎に１個の
セルを出力する。

【０１４４】スケジューリングの際にセルを出力すべき
コネクションを割り当てられない時は、空セル出力を割
り当てる。空セル出力は、空セル出力専用のサブルーチ
ンを持っても良いが、空セルは一定パターンなので、空
セルパタンの出力機能をＡＴＭ−ＳＷバッファに組み込
み、プロセッサが空セル出力の指示を行うようにしても
良い。

【０１４５】（ＡＴＭレイヤプロセスの優先度）ＡＴＭ
レイヤプロセスは、起動時に一度各コネクション対応の
出力セル表示を読み、セル出力のスケジュールを決定す
る。従って、出力セルのないコネクションのセル出力サ
ブルーチンが呼び出されることはない。ＡＴＭレイヤプ
ロセスは一連のＦＲ−ＡＴＭ変換に関わるプロセスの中
でもっとも優先度が高いため、ＡＴＭレイヤプロセスの
実行中に各コネクションの出力セル状態が変化してしま
うことは考慮しなくても良い。

【０１４６】出力セルの有無に関わらず、テーブル８１
２に基づいて予めスケジュールを定めておき、各コネク
ションのセル出力サブルーチンを呼び出しても良いが、
出力セルのないコネクションのサブルーチンが何度も呼
び出される無駄がある。

【０１４７】このようにしてＡＴＭとフレームリレーを
相互変換するＩＷＦを実現できる。

【０１４８】［複数インタフェース］これまでの説明で
はＡＡＬコネクション及びフレームリレーインタフェー
スが１つだけの例を示したが、ＩＷＦが複数のフレーム
リレーインタフェースを持ち、それに複数のＡＴＭコネ
クションが接続される場合にも既に説明したハードウェ
ア／ソフトウェア構造が適用できる。複数コネクション
に対応するには、ＡＡＬのバッファ７４２，８４２およ
びコネクションのバッファ管理用変数（書き込みポイン
タなど）とＦＲ−ＰＨＹ５０６をコネクション数だけ増
やすことにより容易に実現可能である。ＣＲＣ計算機能
については、１セルペイロードの転送毎にＣＲＣ計算機
能５０８の内部状態をプロセッサメモリに退避すること
で複数コネクションに対応できる。また、ＡＴＭ−ＦＲ
（図３）、ＦＲ−ＡＴＭ（図４）ごとにＣＲＣ計算機能
を設けることなく、計算機能を共有してもよい。

【０１４９】本実施例では、プロセッサの周辺装置から
プロセッサのメモリ上で一度パケットを再構成し、パケ
ットフォーマットの変換を行って周辺装置に出力してい
る。プロセッサバス占有率の削減＝データの転送回数の
削減という観点から、プロセッサメモリの上でパケット
を再構成することなく、周辺装置から周辺装置へ直接デ
ータを転送するような構成も実現可能である。

【０１５０】以上、本実施例の基本構成を説明してき
た。

【０１５１】以下では、本実施例のＣＲＣ計算機能につ
いて詳細に説明する。

【０１５２】＜ＡＡＬ５とＥｔｈｅｒの間のプロトコル
変換装置の一例＞まず、ＣＲＣの方式が同一であるＡＡ
Ｌ５とＥｔｈｅｒとの間のプロトコル変換におけるＣＲ
Ｃの計算省略方法について説明する。

【０１５３】図７は、ＡＴＭ，ＡＡＬ５，Ｅｈｔｅｒｎ
ｅｔ（ＩＥＥＥ８０２．３）のパケットフォーマットを
示したものである。

【０１５４】図７において、１１０１はイーサネットの
パケット、１１１１はパケットのヘッダ、１１１５はパ
ケットの情報部、１１１６はパケットのＦＣＳ（ＣＲＣ
３２）をそれぞれ表す。

【０１５５】また、パケットのヘッダは、送信先番地１
１１２、発信元番地１１１３、長さ情報１１１４から構
成される。

【０１５６】１１０２は、ＡＡＬ５のＣＰＣＳ−ＰＤＵ
であり、ヘッダ１１２１、情報部１１２２、ＰＡＤ１１
２３，ＣＰＣＳ−ＵＵ１１２４，ＣＰＩ１１２５，ｌｅ
ｎｇｔｈ１１２６，ＣＲＣ３２（１１２７）のそれぞれ
で構成される。

【０１５７】１１０３−１から１１０３−ｎは、ＣＰＣ
Ｓ−ＰＤＵの分解または組立で生成または受信されたＡ
ＴＭセルである。

【０１５８】図８は、ＡＡＬ５とＥｔｈｅｒとの間のプ
ロトコル変換を行う場合の装置構成の一例を示したもの
である。

【０１５９】図８において、５０１はプロセッサ、５０
２はプロセッサバス、５０３はバッファメモリ、５０４
は出力セルバッファ、５０５は入力セルバッファ、１２
０６はイーサネットインタフェース（Ｅｔｈｅｒ−Ｉ／
Ｆ）、５０８はＣＲＣ計算機能、５０８はＡＴＭスイッ
チである。

【０１６０】（フレームリレーとイーサネットの相違
点）前述した本実施例の基本構成においては、フレーム
リレーとＡＴＭを相互接続するＩＷＦを説明したが、同
様にＡＴＭとイーサネット（ＩＥＥＥ８０２．３）を相
互接続するＩＷＦを考えることができる。このＩＷＦの
インタフェース仕様は、例えばＡＴＭ ｆｏｒｕｍ Ｌ
ＡＮ Ｅｍｕｌａｔｉｏｎ Ｏｖｅｒ ＡＴＭなどがあ
るが、ここでは単純にＡＡＬ５のＳＳＣＳ（サービス依
存部分）がＮＵＬＬで、そこにイーサネットのパケット
を乗せこむこととする。

【０１６１】図８のように、ＡＴＭとイーサネットの相
互接続も、フレームリレーのＦＲ−ＰＨＹをイーサネッ
トの伝送処理を行うＥｔｈｅｒ−Ｉ／Ｆ１２０６に置き
換えるだけでよい。処理方法についても、パケットフォ
ーマットの違いをヘッダ書き換えに反映する程度で、前
述した本実施例の基本構成から容易に類推可能である。
ここでは、前述のフレームリレーの場合との違いについ
てのみ説明する。

【０１６２】まず、イーサネットではＱＯＳが定義され
ていないため、パケットがある時間内に必ず出力できる
とは限らない。フレームの衝突が発生している間はフレ
ームの送出ができないのである。フレームの送出ができ
ない時に新たなフレームの到着が続けば、フレームを廃
棄せざるを得ない。

【０１６３】この問題を解決するには、ＡＴＭコネクシ
ョンの側でフロー制御を行う方法がある。または、ＡＴ
ＭコネクションをＱＯＳなしのコネクションとしてフレ
ーム廃棄を許容することを前提として利用しても良い。

【０１６４】フレームリレーでは、パケットの誤り検出
符号はＣＲＣ１６で、ＡＡＬ５のＣＲＣ３２とは計算方
法が違う。だが、イーサネットのパケットの誤り検出符
号はＡＡＬ５のＣＲＣ３２と同じなので、ＡＡＬ５とイ
ーサネットのフレームのフォーマット変換に対する不変
部分のＣＲＣ３２の計算を省略することができる。以下
この発明について説明する。

【０１６５】イーサネットのパケット１１０１の誤り検
出符号ＦＣＳは、次のように表される。

【０１６６】

【数２】 一方、ＣＰＣＳ−ＰＤＵ１１０２の誤り検出符号は、次
のように表される。

【０１６７】

【数３】 （２）式第２項は次のように変形できる。

【０１６８】

【数４】 つまり、（３）式を求めるためには、（１）式の結果の
第２項を利用できる。

【０１６９】さて、プロセッサでＣＲＣの計算を行う場
合には、被演算数のビット数オーダーの演算が必要なこ
とは前述した本実施例の基本構成で触れた。従って、
（１）の右辺第２項（Ｂ（Ｘ）mod Ｇ（Ｘ））から
（３）を得るには、３／２×Ｌ_T 回のビットシフト／Ｘ
ＯＲ演算を行えば良い。Ｌ_T はトレイラのビット数で、
６４〜４４０回の演算が必要であるがパケット全体のビ
ット数に比べればごく少い。

【０１７０】イーサネットのパケットの最大長１６００
ｏｃｔｅｔと最短長３６８ｏｃｔｅｔの平均９８４ｏｃ
ｔｅｔとトレイラ部分の平均の長さ３１ｏｃｔｅｒ（５
５と８の平均）を比較すると、トレイラ部分の全パケッ
トに占める割合は３％程度である。

【０１７１】それぞれの処理時間を考えてみる。前述し
た本実施例の基本構成と同様に、ＦＩＦＯ及びメモリへ
の転送のペナルティを、それぞれプロセッサのシステム
クロックの４倍と仮定する。ペイロード部分の１ワード
（３２ｂｉｔ）の転送時間は８クロックとなり、全ペイ
ロードの転送時間は９８４×８クロック（読み込み＋書
き込み）で７８７２クロックである。ハードウェハ処理
のＣＲＣ計算は、これと同時に行われる。

【０１７２】トレイラ部分のＣＲＣ計算では、トレイラ
長の平均長、３１ｏｃｔｅｔのＣＲＣ計算はメモリアク
セスが４（ｗｏｒｄ）×４クロック（読み込みのみ）、
シフト／ＸＯＲ演算が２４８×３／２で合計３８８クロ
ックかかる。

【０１７３】ペイロード部に対するトレイラ部の処理時
間の割合は、３８８／７８７２＝０．０４９で約５％で
ある。

【０１７４】トレイラは必ずしも４バイトでアライメン
トがとられているわけではないので、この計算では４バ
イトのワード単位で動作するＣＲＣ計算回路が使えると
は限らない。

【０１７５】トレイラ部の演算を専用ハードウェアで行
うには、オクテット単位すなわちシフト演算の回数を８
回単位を任意に設定できるようなＣＲＣ計算回路が必要
である。だが、これまで述べたようにＬ_T はあまり大き
くないので、計算はプロセッサによる処理で行っても全
体の性能は５％悪化する程度である。

【０１７６】また、予めオクテット単位に計算したＣＲ
Ｃの結果を格納したテーブルを組み合わせてソフトウェ
アによるＣＲＣ計算処理を単純なビットシフト処理に比
べて、数倍高速に処理することが考えられるが、トレイ
ラ部分の計算にこの方法を利用することも可能である。

【０１７７】（２）式の第１項

【０１７８】

【数５】 の計算ではＡ′（Ｘ）はＡ（Ｘ）から書換えられている
ので、（１）の結果を使ってシフト／ＸＯＲ演算の回数
を減らすことはできない。従って、データのビット数
（Ｌ_A ＋Ｌ_B ＋Ｌ_T ）オーダーの演算が必要になる。だ
が、（４）でデータの可変領域はＡ′（Ｘ）の先頭の１
４ｂｙｔｅだけで、残りは（Ｌ_B ＋Ｌ_T ）ｂｉｔの値０
の固定値である。

【０１７９】演算の開始時にＡ′（Ｘ）のデータとＬ_B
の数を与えて（４）の結果を計算する回路は、ＣＲＣ計
算回路にＬ_B 回だけ値０のビットを入力する回路を付加
することにより実現できる。この計算には当然Ｌ_B ＋Ｌ
_T 回の演算が必要であり、Ｌ_B ＋Ｌ_T >>１４×８（ヘッ
ダ部Ａ′（Ｘ）のビット長）ならば、Ｖ（Ｘ）の計算と
ほぼ同じオーダーの時間がかかるが、プロセッサから見
る限り１回のデータ書き込みで（４）式の値が求められ
る。従って、計算の所要時間そのものは本実施例の基本
構成で示したメモリ書き込みと同時にＣＲＣ計算を行う
方式と同等のオーダーだが、この間バスアクセスの必要
がないためにプロセッサと並行して処理を進めることが
でき、プロセッサとバスへの処理の負荷が小さくなる。

【０１８０】また、多数のコネクションが多重化されて
いる場合、１セルを受信する度にＣＲＣ計算機能の値を
退避／回復させなければならないが、このやり方であれ
ばＣＲＣ計算機能の状態を退避／回復する必要がなくな
る。

【０１８１】（２）式の第３項

【０１８２】

【数６】 はＣＲＣ計算機能またはソフトウェア処理によって計算
する。この計算の繰り返しオーダーは、ビット数３２〜
４０８回であり、さほど多くはない。

【０１８３】これで（３），（４），（５）の値の和を
とることによって、（２）式の値が求められる。

【０１８４】実際の処理手順を図９に従って説明する。

【０１８５】イーサネットパケット全体１１０１、ヘッ
ダ部１１１２〜１１１４、情報部１１１５をそれぞれ、
Ｃ（Ｘ），Ａ（Ｘ），Ｂ（Ｘ）とすると、次の式が成立
する。

【０１８６】

【数７】 また、ＡＡＬ５パケット全体１１０２、ヘッダ部１１２
１、情報部１１２３、トレイラ部１１２３〜１１２７を
それぞれ、Ｃ′（Ｘ），Ａ′（Ｘ），Ｂ′（Ｘ），Ｔ′
（Ｘ）とすると、次の式が成立する。

【０１８７】

【数８】 まず、処理ステップＳ１３１１，Ｓ１３１２で、ヘッダ
部分１１１２〜１１１４、情報部分１１１５の転送と同
時にそれらのＣＲＣ１３０１，ＣＲＣ１３０２が計算さ
れる。ステップＳ１３１３でイーサネットパケット１１
０１全体のＣＲＣがそれらの和（１３０３）として求め
られる。

【０１８８】ＡＡＬ５形式パケットのＣＲＣ計算は、次
のように行う。

【０１８９】まず、ステップＳ１３１４でパケット先頭
の書き換えと同時にそのＣＲＣを計算する。既に述べた
ように、ＣＲＣ１３０２の結果を用いることにより、そ
の計算量はトレイラのビット数分（ＸのＬ_T 乗）だけで
済む。ステップＳ１３１６でトレイラの付加と同時にト
レイラ部分１１２３〜１１２６のＣＲＣを計算し、ステ
ップＳ１３１７でそれらの和をとることによって、ＡＡ
Ｌ５形式のパケット１１０２の全体が計算できる。

【０１９０】＜フレームリレーとＡＴＭの間のプロトコ
ル変換装置の一例＞上記のＡＡＬ５とＥｔｈｅｒの間の
プロトコル変換装置の一例で説明した同一データの同一
ＣＲＣ計算を省略する方法は、ＣＲＣの生成多項式が異
る場合にも拡張が可能である。

【０１９１】以下では、ＣＲＣの方式が異なるフレーム
リレーとＡＴＭとの間のプロトコル変換におけるＣＲＣ
の計算省略方法について、前述した本実施例の基本構成
のフレームリレーとＡＴＭのＩＷＦに該ＣＲＣの計算省
略方法を適用する場合について説明する。

【０１９２】（不変部分）図５において、フレームリレ
ーパケットの情報フィールド９１３とＣＰＣＳ−ＰＤＵ
における対応部分９２３は、パケットフォーマット変換
の前後で変化しない。それぞれのパケットで計算される
ＣＲＣは、生成多項式がそれぞれ１６次と３２次と異っ
ていて互いに素である。

【０１９３】まず、実施例２で説明した方法を用いて、
これらの不変領域のＣＲＣを他の部分と独立して計算す
ることができる。

【０１９４】

【数９】 さて、ここで２つの生成多項式Ｇ１（Ｘ），Ｇ２（Ｘ）
の積Ｇ（Ｘ）を考える。Ｇ（Ｘ）の次数は１６＋３２＝
４８である。Ａ（Ｘ）をＧ（Ｘ）で割った剰余を求め
る。

【０１９５】

【数１０】 Ｇ１（Ｘ），Ｇ２（Ｘ）は互いに素なので（８），
（９）について次の式が成立する。

【０１９６】

【数１１】 このように２つの生成多項式の積を生成多項式として剰
余を求め、それを本来の生成多項式で割ることによって
も、（９），（１０）を求めることができる。剰余を本
来の生成多項式で割る演算は、Ｇ（Ｘ）の次数オーダー
すなわちこの場合では高々４８次なので処理負荷はごく
小さい。

【０１９７】生成多項式の次数が３２次から４８次とな
っても、ＣＲＣ計算機能のハードウェア規模は高々１．
５倍になるにすぎない。また、プロセッサによって計算
する場合には、６４ｂｉｔＣＰＵを使えば処理ステップ
数は全く変わらない。

【０１９８】このようにして、生成多項式が異る場合に
ついても、ＣＲＣの計算を共通化することができる。

【０１９９】実際の処理手順を図１０に従って説明す
る。

【０２００】フレームリレーパケット全体９１２、ヘッ
ダ部９１２、情報部９１３をそれぞれ、Ｃ（Ｘ），Ａ
（Ｘ），Ｂ（Ｘ）とすると、次の式が成立する。

【０２０１】

【数１２】 また、ＡＡＬ５パケット全体９１２、ヘッダ部９２２、
情報部９２３、トレイラ部９２４〜９２８をそれぞれ、
Ｃ′（Ｘ），Ａ′（Ｘ），Ｂ′（Ｘ），Ｔ′（Ｘ）とす
ると、次の式が成立する。

【０２０２】

【数１３】 Ｇ（Ｘ）＝Ｇ１（Ｘ）Ｇ２（Ｘ），Ｇ１（Ｘ）は、フレ
ームリレーのＣＲＣの生成多項式、Ｇ２（Ｘ）はＡＡＬ
５のＣＲＣの生成多項式とする。

【０２０３】まず、処理ステップＳ１４１１，Ｓ１４１
２でヘッダ部分９１２、情報部分９１の転送と同時にそ
れらのＧ（Ｘ）による剰余１４０１，剰余１４０２が計
算される。ステップＳ１４１３でフレームリレーパケッ
ト９２１全体の剰余がそれらの和（１４０３）として求
められる。

【０２０４】ＡＡＬ５形式パケットのＣＲＣ計算は、次
のように行う。

【０２０５】まず、ステップＳ１４１５でパケット先頭
の書き換えと同時にそのＣＲＣを計算する。そしてステ
ップＳ１３１６での情報部分９２３のＣＲＣ計算では、
第２の実施例と同様に、前記処理ステップＳ１４１２で
得た結果（剰余１４０２）を利用する。ステップＳ１４
１７でトレイラの付加と同時にトレイラ部分９２４〜９
２８のＣＲＣを計算し、ステップＳ１３１８でそれらの
和を取ることによって、ＡＡＬ５形式のパケット１１０
２全体のＧ（Ｘ）による剰余１４０８が計算できる。

【０２０６】ステップ１４１９でＧ（Ｘ）による剰余１
４０８をＧ１（Ｘ）で割った余りを求めることにより、
フレームリレーのＣＲＣが求められる。

【０２０７】本発明は上述した各実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で、種々変形し
て実施することができる。

【０２０８】

【発明の効果】本発明では、プロトコル変換前後の伝送
情報中に重複部分が存在する場合、プロトコル変換の前
後で行う誤り検出符号計算処理は、該重複部分に対して
は変換前後において一度だけ行うので、誤り検出符号計
算処理の高速化、従ってプロトコル変換処理の高速化が
期待できる。

【０２０９】また、誤り検出符号計算処理をプロセッサ
処理にて行う場合、処理負荷の大き誤り検出符号計算処
理を該重複部分に対しては一度だけで済ますことによ
り、処理負荷の削減を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る基本的なハードウェア
構成を示す図

【図２】本実施例におけるプロセスの概念を説明するた
めの図

【図３】本実施例のＡＴＭ−ＦＲにおけるプロセスおよ
び周辺ハードウェアとデータフローの関係を示す図

【図４】本実施例のＦＲ−ＡＴＭにおけるプロセスおよ
び周辺ハードウェアとデータフローの関係を示す図

【図５】本実施例におけるＡＴＭ（ＡＡＬ５）とフレー
ムリレーのパケットフォーマットを示す図

【図６】２ポートＲＡＭを使用したハードウェア構成の
一例を示す図

【図７】イーサネットとＡＴＭのパケットフォーマット
を示す図

【図８】イーサネット−ＡＴＭ間のプロトコル変換装置
のハードウェア構成の一例を示す図

【図９】ＣＲＣ計算の処理手順を示すフレーチャート

【図１０】ＣＲＣ計算の他の処理手順を示すフレーチャ
ート

【図１１】インタフェース概念図

【図１２】プロトコル概念図

【図１３】ソフト／ハードによって実現される機能分割
を説明するための図

【図１４】プロトコル変換装置における処理の流れを示
す図

【符号の説明】

５０１…プロセッサ、５０２…プロセッサバス、５０３
…プロセッサメモリ、５０４…出力セルバッファ、５０
５…入力セルバッファ、５０６…フレームリレー物理レ
イヤ処理機能、５０７…フレームリレー物理レイヤ処理
機能、５０８…ＣＲＣ計算機能、５０９…ＡＴＭスイッ
チ、６０１…受信側ＡＴＭレイヤ機能プロセス、６０２
…ＡＴＭ−Ｑ．９２２変換機能プロセス、６０３１…
Ｑ．９２２−ＡＴＭ変換機能プロセス、６０４…送信側
ＡＴＭレイヤ機能プロセス、６０５…ＯＡＭ機能プロセ
ス、７１２…セルヘッダ−機能変換テーブル、７２１…
空セル処理機能サブルーチン、７２２…ＯＡＭセル処理
機能サブルーチン、７２３…ＡＡＬ（ＳＡＲ）機能サブ
ルーチン、７３２…ＯＡＭセルバッファ、７４１…ＡＴ
Ｍ−ＦＲ変換機能プロセス、７４２…ＡＡＬバッファ、
７５１…バッファ、７５２…バッファ、７５３…バッフ
ァ、８１２…コネクション−機能変換テーブル、８２１
…ＯＡＭセル処理機能サブルーチン、８２２…出力セル
表示、８２３…ＡＡＬ（ＳＡＲ）機能サブルーチン、８
２４…出力セル表示、８３２…ＯＡＭセルバッファ、８
４１…ＦＲ／ＡＴＭ変換機能プロセス、８４２…ＡＡＬ
バッファ、８５１…バッファ、８５２…バッファ、８５
３…バッファ、１００１…プロセッサ、１００２…プロ
セッサバス、１００３…受信メモリ、１００４…送信メ
モリ、１００５…出力セルバッファ、１００６…入力セ
ルバッファ、１００７…受信側ＦＲ−ＰＨＹ、１００８
…送信側ＦＲ−ＰＨＹ、１０１０…ＡＴＭスイッチ、１
２０１…プロセッサ、１２０２…プロセッサバス、１２
０３…バッファメモリ、１２０４…出力セルバッファ、
１２０５…入力セルバッファ、１２０６…イーサネット
インタフェース、１２０８…ＡＴＭスイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9371−5Ｋ Ｈ０４Ｌ 13/00 ３０５ Ｂ

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１のプロトコルに従う第１の伝送情報を
   入力し、該第１の伝送情報を第２のプロトコルに従う第
   ２の伝送情報にプロトコル変換するプロトコル変換装置
   において、 入力した前記第１のプロトコルに従う第１の伝送情報に
   対して、該第１のプロトコルにおける誤り検出処理を、
   少なくとも１つのプロセッサ内で処理する第１の誤り検
   出処理手段と、 前記第２のプロトコルへとプロトコル変換された前記第
   ２の伝送情報のうち、該プロトコル変換後に内容が変化
   する部分に対して、該第２のプロトコルにおける誤り検
   出処理を、少なくとも１つのプロセッサ内で処理すると
   ともに、該プロトコル変換後に内容が変化しない部分に
   対しては、前記第１の誤り検出処理手段による処理結果
   を利用する第２の誤り検出処理手段とを具備したことを
   特徴とするプロトコル変換装置。
2. 【請求項２】ＡＴＭプロトコルに従う第１の伝送情報と
   ＡＴＭプロトコル以外のプロトコルに従う第２の伝送情
   報の相互間で、該伝送情報に対するプロトコル変換処理
   を行うとともに、該プロトコル変換処理のうち誤り検出
   処理を含む少なくとも一部の処理を少なくとも１つのプ
   ロセッサを用いて処理するプロトコル変換装置におい
   て、 前記第１及び第２の伝送情報に対して、プロトコル変換
   前のプロトコルにおける誤り検出処理を施す手段と、 前記第１及び第２の伝送情報のうちプロトコル変換にて
   内容が変化された部分に対して、変換後のプロトコルに
   おける誤り検出処理を施す手段とを具備したことを特徴
   とするプロトコル変換装置。
3. 【請求項３】ＡＴＭプロトコルに従う第１の伝送情報と
   ＡＴＭプロトコル以外のプロトコルに従う第２の伝送情
   報の相互間で、該第１及び第２の伝送情報に対して相互
   間でプロトコル変換処理を行うとともに、該プロトコル
   変換処理のうち誤り検出処理を含む少なくとも一部の処
   理を少なくとも１つのプロセッサを用いて行うプロトコ
   ル変換装置において、 プロトコル変換前後の前記伝送情報中に重複部分が存在
   する場合、該重複部分の誤り検出処理を変換前後におい
   て一度だけ行う手段を具備したことを特徴とするプロト
   コル変換装置。
4. 【請求項４】ＡＴＭプロトコルに従う第１の伝送情報と
   ＡＴＭプロトコル以外のプロトコルに従う第２の伝送情
   報の相互間で、該伝送情報に対するプロトコル変換処理
   を行うプロトコル変換処理方法において、 いずれかの前記プロトコルに従う前記伝送情報を入力す
   るステップと、 前記伝送情報に基づき所定の誤り検出処理を行うととも
   に、該伝送情報のフォーマット変換を行うステップと、 前記伝送情報のうちフォーマット変換によって内容が変
   化された部分に対して、変換後のプロトコルにおける誤
   り検出処理を施すステップとを有することを特徴とする
   プロトコル変換方法。