KR100352855B1

KR100352855B1 - 통신 시스템의 에이에이엘2를 이용한 에이티엠 셀송신장치

Info

Publication number: KR100352855B1
Application number: KR1019990062613A
Authority: KR
Inventors: 최명순
Original assignee: 엘지전자 주식회사
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2002-09-16
Also published as: KR20010058355A

Abstract

본 발명은 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치를 제공하기 위한 것으로, 이러한 본 발명은 ATM 셀 데이터를 전송하는 통신 시스템에 있어서, 각각 입력되는 복수개 타임슬롯의 데이터를 타임스위칭하여 해당 타임슬롯 단위로 일시 저장한 후 다중화 상태로 출력하는 입력부와; 상기 입력부로부터 출력된 각 타임슬롯 단위의 데이터에 CPS 패킷 헤더를 생성 및 부가한 48 옥텟의 CPS 패킷 데이터를 일시 저장 및 출력하는 패킷처리부와; 상기 패킷처리부로부터 출력되는 타임슬롯 번호와 CID를 수신 및 해당 처리를 하여 상기 패킷처리부로부터 출력되는 CPS 패킷 데이터가 저장되는 ATM 버퍼 번호를 출력하는 CAM과; 상기 패킷처리부에서 출력되는 CPS 패킷 데이터를 상기 CAM으로부터 출력되는 번호의 ATM 버퍼에 저장하고 5 옥텟의 ATM 헤더를 생성 및 부가하여 53 옥텟의 ATM 셀을 완성한 후에 송신하는 출력부와; 상기 입력부와 패킷처리부와 CAM과 출력부의 동작을 감시하고 제어하는 제어부를 포함하여 이루어지는 특징에 의하여, 다수의 타임슬롯으로부터 입력되는 데이터를 하나의 VPI/VCI에 용이하게 다중화할 수 있는 효과가 있다.

Description

통신 시스템의 에이에이엘2를 이용한 에이티엠 셀 송신장치{Apparatus for transmitting ATM cell by using AAL2 in communication system}

본 발명은 통신 시스템의 다수 타임슬롯 데이터를 AAL2(ATM Application Layer 2, ATM 응용 계층 2)를 이용하여 ATM(Asynchronous Transfer Mode, 비동기 전송 방식) 셀로 변환하여 송신하는 장치에 관한 것으로, 특히 다수 타임슬롯으로부터 입력되는 데이터를 랜덤한 VPI/VCI(Virtual Path Identifier / Virtual Channel Identifier, 가상 경로 식별자 / 가상 채널 식별자)를 가지는 ATM 셀로 변환하므로써 하나의 VPI/VCI에 다른 타임슬롯으로부터 다른 CID(Channel Identifier)를 가진 여러 개의 채널을 용이하게 다중화하기에 적당하도록 한 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치에 관한 것이다.

통신 시스템은 원거리에 있는 단말기와 통신 회선으로 결합하여 정보 처리를 수행하는 시스템으로, 유선과 무선 통신 시스템 등이 있다.

그리고 무선 통신 시스템은 사람, 자동차, 선박, 열차, 항공기 등 이동체를 대상으로 하는 통신 시스템으로, 이에는 이동전화(휴대전화, 차량전화), 항만전화, 항공기전화, 이동공중전화(열차, 유람선, 고속버스 등에 설치), 무선호출, 무선전화, 위성통신, 아마추어무선, 어업무선 등이 포함된다. 이러한 통신에는 아날로그 방식을 사용하는 AMPS(Advanced Mobile Phone Service) 시스템, 디지털 방식을 사용하는 CDMA 및 TDMA(Time Division Multiple Access, 시분할 다원 접속) 시스템, FDMA(Frequency Division Multiple Access, 주파수 분할 다원접속) 시스템,WLL(Wireless Local Loop, 무선 가입자 망) 시스템 등이 있다.

그래서 일반적인 통신 시스템은, 단말기의 호처리 요구를 공중망 또는 전용망을 통해 공중전화교환망과 같은 다른 통신망에 전송하여 통신 서비스가 이루어질 수 있도록 하는 교환기와; 상기 교환기와 연결되어 기지국을 제어하는 기지국 제어기와; 상기 기지국 제어기의 제어를 받아 상기 교환기의 호전송 요구를 단말기에 송신하고, 상기 단말기의 호처리 요구를 수신하는 기지국과; 상기 기지국의 포괄영역 내에서 가입자가 통신 서비스를 받도록 하는 단말기로 구성된다.

이에 따라 일반적인 통신 시스템은, 가입자가 자신의 단말기를 가지고 기지국의 포괄영역 이내에 있으면서 통신 서비스를 사용하고자 하면, 기지국을 통해 파악한 가입자의 단말기 정보를 교환기를 통해 홈위치 등록기로 전송한다. 그리고 통신 시스템에서는 단말기의 요구에 따라 음성정보 서비스를 수행하거나 다른 통신망과 연결시켜 통신 서비스를 수행할 수 있도록 동작하였다.

도1은 종래 통신 시스템의 ATM 셀 송신장치의 블록구성도이다.

이에 도시된 바와 같이, 64Kbps 급의 타임슬롯을 스위칭하기 위한 타임스위치부(1)와; 상기 타임스위치부(1)에서 출력되는 256개의 타임슬롯으로부터 PCM(Pulse Code Modulation, 펄스 부호 변조) 데이터를 수신하여 ATM 셀로 분할(Segmentation)하기 위한 AAL1 SAR(Segmentation And Reassembly, 분할 및 재조립) 기능을 수행하는 AAL1(2)과; 상기 AAL1(2)의 데이터를 일시 저장하고, 제어부(9)에서 SRAM(4)을 액세스할 때 충돌(Contention)을 방지하는 버퍼(3)와; 상기 버퍼(3)와 연결되어, PCM 및 제어 데이터를 저장하는 SRAM(Static Random AccessMemory, 정적 임의 접근 기억 장치)(4)과; 상기 AAL1(2)에서 ATM 셀이 완성되면 데이터를 송신하도록 일시 저장하는 입력버퍼부(5)와; 상기 입력버퍼부(5)와 출력버퍼부(8) 및 CAM(Content Addressable Memory, 연상 기억 장치)(7)의 액세스에 필요한 신호를 생성하는 CAM/버퍼 제어부(6)와; 상기 CAM/버퍼 제어부(6)의 제어를 받아 상기 AAL1(2)에서 ATM 셀의 헤더에 포함된 타임슬롯 번호가 입력되면 VPI/VCI 정보로 변환해주는 CAM(7)과; 상기 CAM/버퍼 제어부(6)의 제어를 받아 VPI/VCI 변환된 ATM 셀을 저장하는 출력버퍼부(8)와; 상기 CAM(7)에서 타임슬롯을 VPI/VCI로 변환하는 것을 제어하는 제어부(9)로 구성된다.

이와 같이 구성된 종래 장치의 동작을 설명하면 다음과 같다.

먼저 종래의 장치는 256개의 64Kbps 급 타임슬롯으로부터 AAL1 프로토콜을 이용하여 ATM 셀로 변환시 사용되는 구조이다.

그래서 타임스위치부(1)로부터 64Kbps 급의 타임슬롯이 스위칭된다.

그러면 AAL1(2)의 SAR 콘트롤러를 통하여 SRAM(4)에 저장되도록 제어부(9)에 의하여 제어되고, SRAM(4)에 저장된 PCM 데이터를 이용하여 ATM 셀로 분할하며, ATM 셀 헤더에 타임슬롯 번호를 붙여서 입력버퍼부(5)로 송신한다.

입력버퍼부(5)는 순차적으로 53바이트의 ATM 셀을 저장하고, CAM/버퍼 제어부(6)는 입력버퍼부(5)로부터 ATM 셀 헤더의 타임슬롯 정보를 리드(READ)하여 CAM(7)에 인가하는 동시에 CAM(7)으로부터 VPI/VCI 정보를 받는다.

CAM(7)의 입출력 조건은 제어부(9)에서 호 연결시 삽입하고, 호 해제시 삭제한다.

CAM(7)으로부터 출력된 VPI/VCI 정보는 타임슬롯 번호를 대치하여 ATM 셀 헤더가 되어 출력버퍼부(8)에 저장되고, 송신기를 통하여 ATM 망으로 송신된다.

그러나 종래의 기술에서 AAL1의 경우는 1개의 타임슬롯 번호에 1개의 VPI/VCI가 할당되어 있고, 지연에 민감한 CBR(Constant Bit Rate, 고정 속도) 서비스에 주로 사용되는데, AAL2의 경우에는 적용할 수 없는 단점이 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 다수 타임슬롯으로부터 입력되는 데이터를 랜덤한 VPI/VCI를 가지는 ATM 셀로 변환할 수 있는 것으로, 특히 하나의 VPI/VCI에 다른 타임슬롯으로부터 다른 CID를 가진 여러 개의 채널을 용이하게 다중화할 수 있는 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 안출한 것으로, 본 발명의 일실시예에 의한 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치는,

ATM 셀 데이터를 전송하는 통신 시스템에 있어서, 각각 입력되는 복수개 타임슬롯의 데이터를 타임스위칭하여 해당 타임슬롯 단위로 일시 저장한 후 다중화 상태로 출력하는 입력부와; 상기 입력부로부터 출력된 각 타임슬롯 단위의 데이터에 CPS 패킷 헤더를 생성 및 부가한 48 옥텟의 CPS 패킷 데이터를 일시 저장 및 출력하는 패킷처리부와; 상기 패킷처리부로부터 출력되는 타임슬롯 번호와 CID를 수신 및 해당 처리를 하여 상기 패킷처리부로부터 출력되는 CPS 패킷 데이터가 저장되는 ATM 버퍼 번호를 출력하는 CAM과; 상기 패킷처리부에서 출력되는 CPS 패킷 데이터를 상기 CAM으로부터 출력되는 번호의 ATM 버퍼에 저장하고 5 옥텟의 ATM 헤더를 생성 및 부가하여 53 옥텟의 ATM 셀을 완성한 후에 송신하는 출력부와; 상기 입력부와 패킷처리부와 CAM과 출력부의 동작을 감시하고 제어하는 제어부로 이루어지는 특징이 있다.

도1은 종래 통신 시스템의 ATM 셀 송신장치의 블록구성도이고,

도2는 본 발명의 일실시예에 의한 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치의 블록구성도이며,

도3은 일반적인 AAL2 CPS 패킷의 구조도이고,

도4는 일반적인 ATM 계층의 셀 구조도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 입력부 11 : 타임스위치부

12 : 버퍼 13 : 다중화부

20 : 제어부 30 : 패킷 처리부

31 : 패킷헤더 생성부 32 : HEC 생성부

33 : CPS 패킷 버퍼부 40 : CAM

50 : 출력부 51 : ATM 버퍼

52 : ATM 헤더 생성부 53 : 송신 버퍼부

이하, 상기와 같은 본 발명 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.

먼저 종래의 기술에서 AAL1의 경우는 1개의 타임슬롯 번호에 1개의 VPI/VCI가 할당되어 있고, 지연에 민감한 CBR 서비스에 주로 사용되는데, 본 발명에서 이용한 AAL2의 경우 1개의 VPI/VCI에 다수개의 타임슬롯을 멀티플렉싱하여 사용할 수 있어 대역폭을 효율적으로 사용할 수 있고 VBR(Variable Bit Rate, 가변 속도) 서비스에 유용하다.

도2는 본 발명의 일실시예에 의한 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치의 블록구성도이다.

상기 첨부된 도2에 도시된 바와 같이, 본 발명에 의한 통신시스템의 AAL2를 이용한 ATM 셀 송신장치는, 타임슬롯(Timeslot)에 의하여 ATM 셀 데이터를 전송하는 통신 시스템에 있어서, 64 Kbps의 전송속도로 입력되는 복수개 또는 다수개의 타임슬롯 데이터를 타임(Time) 스위칭(Switching)하여 해당 타임슬롯 단위로 일시 저장한 후 출력하므로써 다중화(Multiplexing) 상태로 출력하는 입력부(10)와;상기 입력부(10)로부터 출력된 각 타임슬롯(Timeslot) 단위의 데이터에 CPS 패킷(Packet) 헤더(Header)를 부가하여 저장하는 패킷처리부(30)와;상기 패킷처리부(30)로부터 출력되는 타임슬롯 번호와 CID를 수신 및 해당 처리를 하여 상기 패킷처리부로부터 출력되는 CPS 패킷 데이터가 저장되는 ATM 버퍼 번호를 출력하는 CAM(40)과;상기 패킷처리부(30)에서 출력되는 CPS 패킷 데이터를, 상기 CAM(40)으로부터 출력되는 번호의 ATM 버퍼(51)에 저장하고 5 옥텟의 ATM 헤더를 생성 및 부가하여 53 옥텟의 ATM 셀을 완성한 후에 송신하는 출력부(50)와;상기 입력부(10)와 패킷처리부(30)와 CAM(40)과 출력부(50)의 동작을 감시하고 제어하는 제어부(20)를 포함하여 이루어져 구성된다.

상기에서 입력부(10)는, 64 Kbps의 전송속도로 입력되는 복수 또는 N개의 타임슬롯을 스위칭하는 타임스위치부(11)와; 상기 타임스위치부(11)에서 각각 출력되는 복수개의 타임슬롯 데이터를 각각 저장하는 복수개의 버퍼(12)와; 상기 복수개의 버퍼(12)로부터 각각 출력되는 타임슬롯 데이터를 다중화(Multiplexing)하여 출력하는 다중화부(13)로 이루어진다.

상기에서 패킷처리부(30)는, 상기 입력부(10)로부터 다중화되어 출력되는 데이터를 인가받고 각 타임슬롯(Timeslot) 단위로 저장하기 위한 CPS 패킷 헤더를 생성하여 부가하며 또한 리드(Read)하는 패킷 헤더 생성부(31)와; 상기 입력부(10)로부터 출력되는 데이터에 각 타임슬롯 단위로 HEC(Header Error Control)를 생성하여 삽입하는 HEC 생성부(32)와; 상기 입력부(10)로부터 출력되는 데이터와 상기 패킷헤더 생성부(31) 및 HEC 생성부(32)에서 생성하는 해당 데이터를 함께 저장하는 CPS 패킷 버퍼부(33)로 이루어진다.

상기에서 출력부(50)는, 상기 패킷처리부(30)에서 출력되는 CPS 패킷 데이터를 상기 CAM(40)으로부터 출력되는 ATM 버퍼 번호의 영역에 저장하는 복수개의 ATM 버퍼(51)와; 상기 복수개의 ATM 버퍼(51)에 각각 저장되는 48 옥텟(Octet)의 ATM 셀(Cell) 페이로드(Payload)가 필요로 하는 5 옥텟의 헤더(Header)를 생성하여 출력하므로써 53 옥텟의 ATM 셀이 완성되도록 하는 ATM 헤더 생성부(52)와; 상기 ATM 헤더 생성부에 의하여 완성된 53 옥텟의 ATM 셀을 저장하여 송신하는 송신버퍼부(53)로 이루어진다.

상기에서 제어부(20)는, 호(Call)가 연결될 때 상기 입력부(10) 내의 복수개 버퍼부(12)의 해당 버퍼를 유효(Valid)상태로 제어하고, 상기 버퍼(12) 번호와 동일한 타임 슬롯 번호를 첫 번째 옥텟(Octet)에 라이트(WRITE)하며, 연속하여 CPS 패킷 헤더를 라이트한 후 유효한 CPS 패킷이 있을 경우에 첫 번째 옥텟에 의한 타임 슬롯 번호와 두 번째 옥텟에 의한 CID를 리드(Read)하여 상기 CAM(40)에 입력 및 출력되는 ATM 버퍼 번호를 리드(READ)하며, 상기 리드한 ATM 버퍼 번호에 CPS 패킷 데이터를 라이트(Write)하므로써, 하나의 ATM 버퍼 번호에 다수의 타임슬롯/CID가 할당되도록 하여 하나의 ATM 버퍼에 여러 개의 CID를 가진 CPS 패킷이 다중화되도록 제어한다.

이와 같이 구성된 본 발명에 의한 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 ATM은 B-ISDN(Broadband Integrated Services Digital Network, 광대역 종합정보 통신망)의 중핵이 되는 전송/교환 기술로서 모든 정보 또는 데이터를 ATM 셀(Cell) 단위로 취급한다. 여기서 ATM 단말기는 ATM 셀을 이용하여 전화 통신서비스를 수행하는 것으로, 통신회선의 선택, 설정, 에러검출 등의 기능을 실행한다. 그리고 ATM 셀(Cell)은 53 바이트(Byte) 또는 옥텟(Octet)의 길이를 가지며, 그 가운데 헤더(Header)가 5바이트(Byte)이고 페이로드(Payload)인 사용자 정보 필드가 48 바이트(Byte)로서 이러한 셀(Cell)에 의한 고정된 길이의 데이터 열이 다중교환의 기본 단위가 된다.

여기서 AAL에는 AAL1과 AAL2와 AAL3/4와 AAL5가 있다. AAL1은 항등 비트율의 SDU(Service Data Unit, 서비스 데이터 유닛)를 동일 비트율로 전달하고, 정보원과 목적지 사이에 시간 정보를 전달하며, 오류 복구 및 오류 미복구 상태를 표시하는 기능을 한다. 그리고 AAL2는 SDU를 가변 비트율로 전달하고, 정보원과 목적지 간에 시간 정보를 전달하며, 오류 복구 및 오류 미복구 상태를 표시하는 기능을 한다. 또한 AAL3 및 4는 AAL-SAP(ATM Application Layer - Service Access Point, AAL 서비스 접근점)로부터 ATM-SAP에 비실시간성과 가변 비트율의 서비스를 제공하고, AAL 계층에서의 다중화 서비스를 제공하며, 연결성 또는 비연결성 방식으로 전달하는 기능을 한다. 더불어 AAL5는 AAL3/4의 기능 및 처리를 간소화하여 고속 데이터 전송에 적합한 기능을 수행한다.

따라서 본 발명은 N개의 64Kbps 급의 타임슬롯으로부터 AAL2 프로토콜을 이용하여 다수의 VPI/VCI를 가지는 ATM 셀로 변환시 사용되는 구조로서 이의 동작을 설명한다.

먼저 도3은 일반적인 AAL2 CPS 패킷의 구조도이고, 도4는 일반적인 ATM 계층의 셀 구조도이다.

상기 타임스위치부(11)로부터 64Kbps 급의 타임 슬롯 데이터가 번호별로 버퍼부(12)의 버퍼0 내지 버퍼N에 각각 저장된다. 각 버퍼부(12)의 처음 옥텟은 해당 버퍼부(12)가 Valid 또는 Invalid 상태 인지를 표시하게 된다.

상기 제어부(20)에서 초기화시 각 버퍼부(12)를 Invalid 상태로 설정한다.

호(Call)가 연결되는 경우, 상기 제어부(20)는 해당 버퍼를 유효(Valid) 상태로 설정한다.

다중화부(Multiplexing)(13)에서는 주기적으로 버퍼0~N까지 모두 스캐닝한다. 상기 스캐닝 결과 특정 버퍼(12)의 첫 옥텟이 유효(Valid)할 경우에 도3의 AAL2 CPS 패킷 구조에서 보는 바와 같이, 해당 버퍼(12)의 CID, LI(Length Indicator), UUI(User-to-User Indicator)를 상기 패킷 헤더 생성부(31)에 의하여 리드(Read)하고, 상기 HEC 생성부(32)에 의하여 HEC 생성 및 라이트(Write) 한다.

호(Call)가 연결되면 제어부(20)는 상기 패킷 헤더 생성부(31)에 해당 타임 슬롯의 CID, LI, UUI를 라이트(Write) 한다.

CPS 패킷 버퍼부(33)는, 상기 버퍼 번호와 동일한 타임 슬롯의 번호를 첫 번째 옥텟에 라이트(Write)하고, 연속하여 CID, LI, UUI 및 HEC의 CPS-Packet Header를 라이트하며, 또한, CPS-INFO를 라이트한다. 여기서 CPS-INFO는 실제 전송할 데이터를 위하여 할당되는 것으로 제어부(20)가 할당한 소정의 길이(Length)를 가진다. 상기 CPS 패킷 버퍼부(33)에는 다중화부(13)로부터 출력되는 해당 데이터가 순서대로 저장된다.

상기 유효(Valid)한 CPS 패킷 데이터가 있을 경우에 CPS 패킷 버퍼부(33)에 기록된 첫 번째 옥텟의 타임 슬롯 번호와 두 번째 옥텟의 CID를 리드(Read)하여 CAM(40)에 라이트 하므로써 입력되도록 하는 동시에 상기 CAM(40)은 각 ATM 버퍼(51) 번호를 리드한다.

상기 제어부(20)는, 상기 타임슬롯/CID의 해당 CPS-Packet 데이터를 기록할 ATM 버퍼(51) 번호를 상기 CAM(40)에 제어신호로써 출력한다.

동일한 ATM 버퍼(51)에 다른 타임슬롯/CID가 할당되도록 하면 하나의 ATM 버퍼(51)에 여러 개의 CID를 가진 CPS 패킷이 다중화되어 기록될 수 있다.

ATM 헤더 생성부(52)에는 ATM 버퍼(51)의 개수 만큼의 ATM 셀 헤더를 저장할 수 있으므로, 각각의 ATM 버퍼(51)와 ATM 셀 헤더 인덱스가 일대일로 매칭된다. 따라서 제어부(20)는 CAM(40)으로부터 출력된 ATM 버퍼(51) 번호와 매칭(Matching)되는 VPI/VCI를 ATM 헤더 생성부(52)에 라이트한다.

특정한 ATM 버퍼(51)로부터 출력되는 48 옥텟의 데이터가 ATM 헤더 생성부(52)에 인가되면 상기 ATM 헤더 생성부(52)는 5 옥텟의 ATM 셀 헤더를 부가하여 총 53 옥텟의 ATM 셀 데이터를 생성하고, 상기 송신버퍼부(53)에 일시적으로 저장한 후, 송신기를 통하여 ATM 망으로 송신하게 된다.

상기와 같이 본 발명은 다수의 타임슬롯으로부터 랜덤한 VPI/VCI를 가지는 ATM셀로 변환할 수 있는 동시에 다수의 타임슬롯 데이터를 용이하게 하나의 VPI/VCI에 다중화 할 수 있는 것으로, 즉, 하나의 VPI/VCI에 다수의 타임슬롯에 의한 여러 개의 채널 데이터를 용이하게 다중화하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치는 여러 개의 타임슬롯 데이터를 하나의 VPI/VCI에 용이하게 다중화 할 수 있기 때문에 지연(Delay) 현상을 방지할 수 있고, 시스템 사양에 따라 다양한 용량의 타임슬롯을 수용할 수 있는 효과가 있게 된다.

Claims

ATM 셀 데이터를 전송하는 통신 시스템에 있어서,

각각 입력되는 복수개 타임슬롯의 데이터를 타임스위칭하여 해당 타임슬롯 단위로 일시 저장한 후 다중화 상태로 출력하는 입력부와;

상기 입력부로부터 출력된 각 타임슬롯 단위의 데이터에 CPS 패킷 헤더를 생성 및 부가한 CPS 패킷 데이터를 일시 저장 및 출력하는 패킷처리부와;

상기 패킷처리부로부터 출력되는 타임슬롯 번호와 CID를 수신 및 해당 처리를 하여 상기 패킷처리부로부터 출력되는 CPS 패킷 데이터가 저장되는 ATM 버퍼 번호를 출력하는 CAM과;

상기 패킷처리부에서 출력되는 CPS 패킷 데이터를 상기 CAM으로부터 출력되는 번호의 ATM 버퍼에 저장하고 ATM 헤더를 생성 및 부가하여 ATM 셀을 완성한 후에 송신하는 출력부와;

상기 입력부와 패킷처리부와 CAM과 출력부의 동작을 감시하고 제어하는 제어부를 포함하여 이루어지는 구성을 특징으로 하는 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치.
제1항에 있어서, 상기 입력부는,

입력되는 복수의 타임슬롯을 스위칭하는 타임스위치부와;

상기 타임스위치부에서 각각 출력되는 복수개의 타임슬롯 데이터를 각각 저장하는 복수개의 버퍼와;

상기 복수개의 버퍼로부터 각각 출력되는 타임슬롯 데이터를 다중화하여 출력하는 다중화부로 이루어져 구성되는 것을 특징으로 하는 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치.
제1항에 있어서, 상기 패킷처리부는,

상기 입력부로부터 다중화되어 출력되는 데이터를 인가받고 각 타임슬롯 단위로 저장하기 위한 CPS 패킷 헤더를 생성하며 리드하는 패킷 헤더 생성부와;

상기 입력부로부터 출력되는 데이터에 각 타임슬롯 단위로 HEC를 생성하여 삽입하는 HEC 생성부와;

상기 입력부로부터 출력되는 데이터와 상기 패킷헤더 생성부 및 HEC 생성부에서 생성하는 해당 데이터를 함께 저장하는 CPS 패킷 버퍼부로 이루어져 구성되는 것을 특징으로 하는 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치.
제1항에 있어서, 상기 출력부는,

상기 패킷처리부에서 출력되는 CPS 패킷 데이터를 상기 CAM으로부터 출력되는 ATM 버퍼 번호의 영역에 저장하는 복수개의 ATM 버퍼와;

상기 복수개의 ATM 버퍼에 각각 저장되는 48 옥텟의 ATM 셀 페이로드가 필요로 하는 5 옥텟의 헤더를 생성하여 출력하므로써 53 옥텟의 ATM 셀이 완성되도록 하는 ATM 헤더 생성부와;

상기 ATM 헤더 생성부에 의하여 완성된 53 옥텟의 ATM 셀을 저장하여 송신하는 송신버퍼부로 이루어져 구성되는 것을 특징으로 하는 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치.
제1항에 있어서, 상기 제어부는,

호가 연결될 때 상기 입력부 내의 복수개 버퍼 중에서 해당 버퍼를 유효상태로 제어하고 상기 버퍼 번호와 동일한 타임 슬롯 번호를 첫 옥텟에 라이트하며, 연속하여 CPS 패킷 헤더를 라이트한 후 유효한 CPS 패킷이 있을 경우에 첫 번째 옥텟인 타임 슬롯 번호와 두 번째 옥텟에 의한 CID를 리드하여 상기 CAM에 입력 및 출력되는 ATM 버퍼 번호를 리드하며, 상기 리드한 ATM 버퍼 번호에 CPS 패킷 데이터를 라이트하므로써 하나의 ATM 버퍼 번호에 다수의 타임슬롯/CID가 할당되도록 하여 하나의 ATM 버퍼에 여러 개의 CID를 가진 CPS 패킷이 다중화되도록 제어하는 것을 특징으로 하는 통신 시스템의 AAL2를 이용한 ATM 셀 송신장치.