JP2002366452A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来、中央処理装置が動作していない場合
や、入出力制御バスに異常があった場合に、交替ができ
ないという問題点があった。 【解決手段】 受信バッファ回路６１ａと、入出力アド
レススイッチ６７ａと、フレーム受信回路６３ａと、入
出力制御回路６５ａと、フレーム送信回路６４ａと、送
信バッファ回路６２ａと、自入出力制御装置の状態を監
視する状態監視回路６６ａと、優先度設定スイッチ６８
ａと、前記フレーム送信回路からの送信制御信号、前記
状態監視回路からの状態正常信号、二重化された他方の
入出力制御装置の状態監視回路からの他方の状態正常信
号、及び前記優先度設定スイッチからの優先度に基い
て、前記送信バッファ回路の送信を制御する論理回路６
９ａ〜７３ａとを備えた。 【効果】 中央処理装置が異常な場合や、シリアル伝送
路に異常があった場合でも、二重化された入出力制御装
置を交換することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、中央処理装置と
接続される入出力制御装置において、接続可能な台数を
制限することなく、二重化を実現する入出力制御装置に
関するものである。

【０００２】

【従来の技術】制御システムの信頼性を向上させる場
合、入出力制御装置、および入出力装置を二重化し、片
方が故障した場合でも、もう片方が入出力制御を引き継
ぐ方式が取られている。

【０００３】従来の入出力制御装置について図面を参照
しながら説明する。図９及び図１０は、例えば特開昭５
８−１８９７１８号公報に示された従来の制御システム
及び入出力制御装置の構成を示す図である。

【０００４】図９において、１は中央処理装置、２は入
出力制御バス、３ａ、３ｂ、３ｃ、３ｄ、…は入出力制
御バス２に接続されている入出力制御装置、４ａ、４
ｂ、４ｃ、４ｄ、…はそれぞれ入出力制御装置３ａ、３
ｂ、３ｃ、３ｄ、…に接続された入出力装置である。

【０００５】図１０において、２１は制御内容を示すた
めのコマンド線、２２は制御対象となる入出力制御装置
を示すための入出力アドレス線、２３は制御タイミング
を示すためのストローブ、２４は入出力データを示すた
めの入出力データ線である。また、３０は入出力制御装
置、３１はアドレス比較回路、３２は入出力アドレス設
定スイッチ、３３は論理積回路、３４はコマンドデコー
ダ回路、３５は制御回路、４０はデバイス番号設定回
路、４２はデバイス番号比較回路、４３はフリップフロ
ップ、４８と４９は論理積回路である。

【０００６】つぎに、従来の入出力制御装置の動作につ
いて図面を参照しながら説明する。

【０００７】入出力装置４と実際に入出力を実行する装
置として入出力制御装置３０が選択されていないとき
は、フロップフロップ４３の出力であるセレクトフラグ
信号４４は論理「０」である。入出力制御装置３０は、
中央処理装置１から出力される入出力アドレス線２２の
内容と、入出力アドレス設定スイッチ３２から出力され
る入出カアドレス３６を比較し、両アドレスが一致した
ときのアドレス一致信号３７とストローブ２３の論理積
が制御パルスとして発生するが、セレクトフラグ信号４
４は論理「０」であるとき、論理積回路４９の出力４５
は論理「０」のままであるため、制御回路３５に実制御
パルスは与えられない。

【０００８】一方、入出力装置４と実際に入出力を実行
する装置として入出力制御装置３０が選択されていると
きは、フロップフロップ４３の出力であるセレクトフラ
グ信号４４は論理「１」である為、実制御パルス４５が
制御回路３５に与えられる。この制御回路３５は、上記
実制御パルス４５と制御信号３９にもとづいて、入出力
装置４との間で入出力を実行する。

【０００９】また、コマンド線２１の内容は、コマンド
デコーダ回路３４によって、各コマンドに対応する制御
信号３９に分解されて制御回路３５に与えられる。

【００１０】現在、選択されている入出力制御装置を代
替の入出力制御装置に変更するときは、中央処理装置１
が交替を示すコマンドを出力する。このコマンドによっ
てコマンドデコーダ回路３４から切替え制御信号４６が
出力され、論理積回路４８で制御パルス３８との論理積
が求められ、交替パルス４７が生成される。

【００１１】さらに、中央処理装置１は、同時に入出力
データ線２４に、現在使用中の入出力制御装置に替え
て、使用とする入出力制御装置３０のデバイス番号を出
力する。この内容が、入出力制御装置３０内のデバイス
番号比較回路４２によって、デバイス番号設定回路４０
から出力されるデバイス番号４１と比較され、比較結果
がフリップフロップ４３に記憶される。両デバイス番号
が一致した入出力制御装置３０においては、フリップフ
ロップ４３からセレクタフラグ信号４４として論理
「１」の信号が出力される。

【００１２】このようにして、入出力を実行する入出力
制御装置の交替を示すコマンドが出力されたとき、選ば
れた入出力制御装置だけが、以後入出力の実行を継続す
ることとなり、どの入出力制御装置が選ばれても、入出
力アドレスは同じであるため、中央処理装置１内の入出
力制御プログラムは変更する必要がない。

【００１３】

【発明が解決しようとする課題】上述したような従来の
入出力制御装置では、中央処理装置１が介在する必要が
あり、中央処理装置１が動作していない場合や、入出力
制御バス２に異常があった場合に、交替ができない。従
って、中央処理装置１の動作直後に正常な入出力が通知
できないという問題点と、入出力制御バス２が異常な状
態での入出力制御装置の交換ができないという問題点が
あった。

【００１４】また、制御システムでは、入出力制御装置
３と入出力装置４間に多くの接続ケーブルが必要となる
が、最近のシステムでは、ケーブルの省配線を実現する
ために入出力制御装置３を入出力装置４の近くに設置さ
れることが多くなっている。このとき、中央処理装置１
と入出力制御装置３間の入出力制御バス２がパラレルバ
スの場合、伝送路長の制限から入出力制御装置の分散配
置ができないという問題点があった。

【００１５】この発明は、前述した問題点を解決するた
めになされたもので、中央処理装置が動作していない場
合でも、交換がおこなえるため、中央処理装置の動作直
後から正常な入出力ができ、さらに入出力制御バスが異
常な場合でも交換することができる入出力制御装置を得
ることを目的とする。

【００１６】

【課題を解決するための手段】この発明に係る入出力制
御装置は、シリアル伝送路からシリアル信号を受信する
受信バッファ回路と、入出力アドレスを設定する入出力
アドレススイッチと、前記受信バッファ回路からのシリ
アル信号からフレームを生成し、前記フレーム内のアド
レスと前記入出カアドレススイッチからのアドレスが一
致した場合、前記フレーム内のデータを出力するフレー
ム受信回路と、前記フレーム受信回路から得たデータを
入出力装置へ定期的に出力するとともに、前記入出力装
置を定期的にスキャンして前記入出力装置からデータを
得る入出力制御回路と、フレームを送信するとき、前記
入出力アドレススイッチからのアドレス、及び前記入出
力制御回路からのデータをもとにフレームを生成してシ
リアル信号で出力するフレーム送信回路と、前記フレー
ム送信回路からのシリアル信号を前記シリアル伝送路へ
送信する送信バッファ回路と、自入出力制御装置の状態
を監視する状態監視回路と、優先度を設定する優先度設
定スイッチと、前記フレーム送信回路からの送信制御信
号、前記状態監視回路からの状態正常信号、二重化され
た他方の入出力制御装置の状態監視回路からの他方の状
態正常信号、及び前記優先度設定スイッチからの優先度
に基いて、前記送信バッファ回路の送信を制御する論理
回路とを備えたものである。

【００１７】また、この発明に係る入出力制御装置は、
前記状態監視回路が、自入出力制御装置の状態を監視す
る代わりに、二重化された他方の入出力制御装置の状態
を監視し、前記論理回路が、前記フレーム送信回路から
の送信制御信号、前記状態監視回路からの状態正常信
号、二重化された他方の入出力制御装置の状態監視回路
からの他方の状態正常信号、及び前記優先度設定スイッ
チからの優先度に基いて、前記送信バッファ回路の送信
を制御する代わりに、前記フレーム送信回路からの送信
制御信号、二重化された他方の入出力制御装置の状態監
視回路からの自入出力制御装置の状態を監視した他方の
状態正常信号、前記状態監視回路からの前記二重化され
た他方の入出力制御装置の状態を監視した状態正常信
号、及び前記優先度設定スイッチからの優先度に基い
て、前記送信バッファ回路の送信を制御するものであ
る。

【００１８】また、この発明に係る入出力制御装置は、
入出力アドレスを設定する入出力アドレススイッチの代
わりに、前記入出力制御回路に接続された入出力アドレ
スメモリと、優先度を設定する優先度設定スイッチの代
わりに、前記入出力制御回路に接続された優先度設定メ
モリとを備えたものである。

【００１９】また、この発明に係る入出力制御装置は、
前記論理回路が、前記フレーム送信回路からの送信制御
信号、前記状態監視回路からの状態正常信号、二重化さ
れた他方の入出力制御装置の状態監視回路からの他方の
状態正常信号、及び前記優先度設定スイッチからの優先
度に基いて、前記受信バッファ回路の受信を制御するも
のである。

【００２０】また、この発明に係る入出力制御装置は、
前記状態監視回路が、前記入出力制御回路が前記入出力
装置へ定期的にアクセスをおこなっているかを監視する
とともに、前記フレーム受信回路が判定する受信状態を
監視するものである。

【００２１】また、この発明に係る入出力制御装置は、
前記入出力制御回路が、前記二重化された他方の入出力
制御装置の状態監視回路からの他方の状態正常信号を入
力するものである。

【００２２】さらに、この発明に係る入出力制御装置
は、前記送信バッファ回路の送信制御を、ハードウエア
で構成された前記論理回路の代わりに、マイクロプロセ
ッサによるソフトウエアで行うものである。

【００２３】

【発明の実施の形態】実施の形態１．この発明の実施の
形態１に係る入出力制御装置について図面を参照しなが
ら説明する。図１は、この発明の実施の形態１に係る入
出力制御装置の構成を示す図である。なお、各図中、同
一符号は同一又は相当部分を示す。

【００２４】図１において、１は中央処理装置、３０ａ
と３０ｂは入出力制御装置、４ａと４ｂは入出力装置、
６０は中央処理装置１と入出力制御装置３０ａ、３０ｂ
とを接続するシリアル伝送路である。

【００２５】また、同図において、６１ａはシリアル伝
送路６０と接続される受信バッファ回路、６２ａはシリ
アル伝送路６０と接続される送信バッファ回路、６３ａ
は受信バッファ回路６１ａと接続されるフレーム受信回
路、６４ａは送信バッファ回路６２ａと接続されるフレ
ーム送信回路である。６５ａはフレーム受信回路６３ａ
やフレーム送信回路６４ａと接続され、入出力装置４ａ
を制御する入出力制御回路である。

【００２６】さらに、同図において、６６ａは入出力制
御装置３０ａの状態を監視する状態監視回路、６６ｂは
入出力制御装置３０ｂの状態を監視する状態監視回路で
ある。６７ａと６７ｂは入出力アドレスを設定する入出
力アドレススイッチ、６８ａと６８ｂは優先度を設定す
る優先度設定スイッチ、６９ａと７１ａは論理積回路、
７０ａと７３ａは論理否定回路、７２ａは論理和回路で
ある。

【００２７】あらかじめ、入出力アドレススイッチ６７
ａと６７ｂは、同一アドレスを設定しておく。また、優
先度設定スイッチ６８ａと６８ｂは、一方の優先度設定
スイッチを論理「１」とし、他方の優先度設定スイッチ
は論理「０」となるように設定しておく。

【００２８】つぎに、この実施の形態１に係る入出力制
御装置の動作について図面を参照しながら説明する。

【００２９】中央処理装置１は、シリアル伝送路６０を
介して、入出力御装置３０ａや３０ｂとフレーム同期方
式の半二重通信をおこなう。

【００３０】入出力制御装置３０ａがフレームを送信す
るとき、フレーム送信回路６４ａは、送信制御信号８０
ａの出力を論理「１」とする。送信をおこなわないとき
は、送信制御信号８０ａの出力を論理「０」とする。フ
レーム送信回路６４ａと受信バッファ回路６１ａの間
は、論理否定回路７０ａを介して接続されている為、入
出力制御装置３０ａがフレームを送信するときを除いて
論理否定回路７０ａの出力が論理「１」となるので、受
信バッファ回路６１ａはシリアル伝送路６０のシリアル
信号をフレーム受信回路６３ａに通知する。

【００３１】このフレーム受信回路６３ａは、シリアル
信号からフレームを生成する。フレームは、同期フラ
グ、アドレス、データ、及び誤り検出符号から構成され
る。フレーム受信回路６３ａは、同期フラグを元にフレ
ームを検出し、フレーム内のアドレスと入出カアドレス
スイッチ６７ａからのアドレス８１ａが一致し、さらに
フレーム誤りがないと判定した場合、フレーム内のデー
タを出力データとして入出力制御回路６５ａに通知す
る。入出力制御回路６５ａは、通知された出力データを
内部に保持し、入出力装置４ａへ定期的に出力する。

【００３２】入出力装置４ａからの入力データは、入出
力制御回路６５ａによって、定期的にスキャンされ、入
出力制御回路６５ａ内に保持される。フレーム送信回路
６４ａは、フレームを送信するとき、入出力アドレスス
イッチから６７ａのアドレス８１ａと入出力制御回路６
５ａからの入力データをもとにフレームを生成し、シリ
アル信号で送信バッファ回路６２ａへ出力する。

【００３３】状態監視回路６６ａは、入出力制御回路６
５ａが定期的にアクセスをおこなっているか、また入出
力制御装置３０ａの電源出力値や温度が一定範囲内であ
るかを監視することで、入出力制御装置３０ａの状態を
判断する。この状態監視回路６６ａが入出力制御装置３
０ａを正常であると判定した場合、状態正常信号８２ａ
の出力を論理「１」とし、これ以外は論理「０」を出力
する。優先度設定スイッチ６８ａの出力が論理「１」で
ある場合、論理和回路７２ａの出力は論理「１」となる
ため、論理積回路７１ａの出力は、状態正常信号８２ａ
の状態に依存する。

【００３４】仮に、状態正常信号８２ａの出力が論理
「１」で、優先度設定スイッチ６８ａの出力が論理
「１」である場合、論理積回路７１ａの出力は論理
「１」であるため、入出力制御装置３０ａがフレームを
送信しようとしたとき、フレーム送信回路６４ａから送
信制御信号８０ａも論理「１」となるので、論理積回路
６９ａの出力が論理「１」となり、フレーム送信回路６
４ａからのシリアル信号が、送信バッファ回路６２ａを
経由してシリアル伝送路６０に送信される。

【００３５】また、状態正常信号８２ａの出力が論理
「０」の場合、論理積回路７１ａと６９ａはともに論理
「０」であるため、論理積回路７１ａと６９ａの出力は
ともに論理「０」となるため、入出力制御装置３０ａが
フレームを送信しようとしても、送信バッファ回路６２
ａがシリアル伝送路６０と接続されていないため、フレ
ームはシリアル伝送路６０に送信されない。

【００３６】さらに、状態正常信号８２ａの出力が論理
「１」で、優先度設定スイッチ６８ａの出力が論理
「０」で、入出力制御装置３０ｂの状態監視回路６６ｂ
からの状態正常信号８３ａが論理「１」である場合、論
理否定回路７３ａの出力が論理「０」であるため、論理
積回路７１ａと６９ａの出力ともに論理「０」となり、
入出力制御装置３０ａがフレームを送信しようとして
も、送信バッファ回路６２ａがシリアル伝送路６０と接
続されていないため、フレームはシリアル伝送路６０に
送信されない。

【００３７】このとき、入出力制御装置３０ｂ内の状態
監視回路６６ｂが異常を検出した場合、状態正常信号８
３ａの論理が「０」となる。入出力制御装置３０ｂ内に
も入出力制御装置３０ａと同一回路が実装されている
為、フレームは入出力制御装置３０ｂからシリアル伝送
路６０に送信出来なくなる。一方、入出力制御装置３０
ａは、論理否定回路７３ａの出力が論理「１」となるた
め、論理積回路７１ａの出力が論理「１」となり、入出
力制御装置３０ａがフレームを送信しようとしたとき、
論理積回路６９ａの出力が論理「１」となり、フレーム
送信回路６４ａからのフレームがシリアル信号として送
信バッファ回路６２ａを経由してシリアル伝送路６０に
送信される。

【００３８】このように、入出力制御装置３０ａ、３０
ｂ内に交換回路を設けているので、中央処理装置１が異
常な場合や、シリアル伝送路６０に異常があった場合で
も、入出力制御装置３０ａ、３０ｂを交換することが可
能となり、また中央処理装置１が動作していない場合で
も、入出力制御装置３０ａ、３０ｂの交換が可能なた
め、中央処理装置１が動作直後から正常な入出力データ
を扱えるようになったため、制御システムとしての信頼
性を向上させることができる。

【００３９】さらに、中央処理装置１及びシリアル伝送
路６０は、交換のコマンド通知が不要となったため、入
出力データを扱える時間が増え、従来と比較し、きめ細
かな制御が可能となる。

【００４０】さらにまた、中央処理装置１と入出力制御
装置３０ａ、３０ｂ間がシリアル伝送路６０であるた
め、パラレルバスより伝送路長を長くとることが可能と
なるため、入出力装置４ａ、４ｂの近くに入出力制御装
置３０ａ、３０ｂを設置することができるようになる。
この結果、入出力制御装置と入出力装置間に多くの接続
ケーブルが必要となるが、二重化の制御システムを維持
しながら、ケーブルの省配線を実現することが出来る。

【００４１】実施の形態２．この発明の実施の形態２に
係る入出力制御装置について図面を参照しながら説明す
る。図２は、この発明の実施の形態２に係る入出力制御
装置の構成を示す図である。

【００４２】上記実施の形態１では、状態監視回路６６
ａは、自入出力制御装置３０ａ内の入出力制御回路６５
ａが一定間隔でアクセスしていることを監視している
が、この実施の形態２では、図２に示すように、状態監
視回路６６ａは、二重化のもう片方の入出力制御装置３
０ｂ内の入出力制御回路６５ｂを監視するものである。
上記実施の形態１と同様の効果を奏する。

【００４３】実施の形態３．この発明の実施の形態３に
係る入出力制御装置について図面を参照しながら説明す
る。図３は、この発明の実施の形態３に係る入出力制御
装置の構成を示す図である。

【００４４】この実施の形態３では、図３に示すよう
に、上記実施の形態１の優先度設定スイッチ６８ａを優
先度設定メモリ６８１ａに置き換え、また、上記実施の
形態１の入出力アドレススイッチ６７ａを入出力アドレ
スメモリ６７１ａに置き換えたものである。これによ
り、中央処理装置１から入出力制御回路６５ａを経由し
て優先度設定及びアドレス設定を変更することができ
る。

【００４５】実施の形態４．この発明の実施の形態４に
係る入出力制御装置について図面を参照しながら説明す
る。図４は、この発明の実施の形態４に係る入出力制御
装置の構成を示す図である。

【００４６】この実施の形態４では、図４に示すよう
に、受信バッファ回路６１ａと論理否定回路７０ａの間
に論理積回路９０ａを加えたものである。これにより、
自入出力制御装置３０ａが待機状態となっている場合で
も、上記実施の形態１では入出力装置４ａへ出力自体は
可能となっていたが、ここでは、出力自体も不可とする
ことができる。

【００４７】実施の形態５．この発明の実施の形態５に
係る入出力制御装置について図面を参照しながら説明す
る。図５は、この発明の実施の形態５に係る入出力制御
装置の構成を示す図である。

【００４８】この実施の形態５では、図５に示すよう
に、状態監視回路６６ａはフレーム受信回路６３ａが判
定する受信状態を監視できるようにしたものである。こ
れにより、自入出力制御装置３０ａがシリアル伝送路６
０からのフレームを正しく受信できない場合が続いた場
合、二重化のもう片方に切替えすることができる。

【００４９】実施の形態６．この発明の実施の形態６に
係る入出力制御装置について図面を参照しながら説明す
る。図６は、この発明の実施の形態６に係る入出力制御
装置の構成を示す図である。

【００５０】この実施の形態６では、図６に示すよう
に、二重化のもう片方の状態監視回路６６ｂの状態正常
信号８３ａを入出力制御回路６５ａに通知できるように
したものである。これにより、待機状態となっているも
う片方の入出力制御装置３０ｂが故障している場合を、
中央処理装置１は入出力制御装置３０ａを通じて認識で
きるようになる。

【００５１】制御システムの保守員は、現在制御状態と
なっている入出力制御装置３０ａが故障になる前（２台
とも故障になる前）に、待機側の入出力制御装置３０ｂ
の故障を修理して、正常に戻った入出力制御装置３０ｂ
と交換することができ、制御システムの信頼性を向上さ
せることができる。

【００５２】実施の形態７．この発明の実施の形態７に
係る入出力制御装置について図面を参照しながら説明す
る。図７は、この発明の実施の形態７に係る入出力制御
装置の構成を示す図である。

【００５３】この実施の形態７では、図７に示すよう
に、状態監視回路６６ａの出力をマイクロプロセッサ９
１ａに接続し、二重化のもう片方との状態のやり取りに
ついて、例えばＲＳ−２３２Ｃを使用したものである。

【００５４】マイクロプロセッサ９１ａのメモリ９３ａ
に記憶された切替えＳ／Ｗ（ソフトウエア）は、図８に
示すフローチャートに従い、切替えの制御を行う。これ
により、Ｈ／Ｗ（ハードウエア）の変更なく、切替えの
条件変更を容易にすることができる。さらに、切替えの
条件について、二重化の相手が正常か異常かの２値の情
報だけで判定するのではなく、異常の度合いによって判
定することが可能となり、きめ細かな切替えができる。

【００５５】ところで、上記各実施の形態の説明では、
制御システムに利用する場合を例示したが、情報システ
ム等でシリアル伝送路を持ち、二重化が要求される用途
に応用することができる。

【００５６】

【発明の効果】この発明に係る入出力制御装置は、以上
説明したとおり、シリアル伝送路からシリアル信号を受
信する受信バッファ回路と、入出力アドレスを設定する
入出力アドレススイッチと、前記受信バッファ回路から
のシリアル信号からフレームを生成し、前記フレーム内
のアドレスと前記入出カアドレススイッチからのアドレ
スが一致した場合、前記フレーム内のデータを出力する
フレーム受信回路と、前記フレーム受信回路から得たデ
ータを入出力装置へ定期的に出力するとともに、前記入
出力装置を定期的にスキャンして前記入出力装置からデ
ータを得る入出力制御回路と、フレームを送信すると
き、前記入出力アドレススイッチからのアドレス、及び
前記入出力制御回路からのデータをもとにフレームを生
成してシリアル信号で出力するフレーム送信回路と、前
記フレーム送信回路からのシリアル信号を前記シリアル
伝送路へ送信する送信バッファ回路と、自入出力制御装
置の状態を監視する状態監視回路と、優先度を設定する
優先度設定スイッチと、前記フレーム送信回路からの送
信制御信号、前記状態監視回路からの状態正常信号、二
重化された他方の入出力制御装置の状態監視回路からの
他方の状態正常信号、及び前記優先度設定スイッチから
の優先度に基いて、前記送信バッファ回路の送信を制御
する論理回路とを備えたので、中央処理装置が異常な場
合や、シリアル伝送路に異常があった場合でも、二重化
された入出力制御装置を交換することができるという効
果を奏する。

【００５７】また、この発明に係る入出力制御装置は、
以上説明したとおり、前記状態監視回路が、自入出力制
御装置の状態を監視する代わりに、二重化された他方の
入出力制御装置の状態を監視し、前記論理回路が、前記
フレーム送信回路からの送信制御信号、前記状態監視回
路からの状態正常信号、二重化された他方の入出力制御
装置の状態監視回路からの他方の状態正常信号、及び前
記優先度設定スイッチからの優先度に基いて、前記送信
バッファ回路の送信を制御する代わりに、前記フレーム
送信回路からの送信制御信号、二重化された他方の入出
力制御装置の状態監視回路からの自入出力制御装置の状
態を監視した他方の状態正常信号、前記状態監視回路か
らの前記二重化された他方の入出力制御装置の状態を監
視した状態正常信号、及び前記優先度設定スイッチから
の優先度に基いて、前記送信バッファ回路の送信を制御
するので、中央処理装置が異常な場合や、シリアル伝送
路に異常があった場合でも、二重化された入出力制御装
置を交換することができるという効果を奏する。

【００５８】また、この発明に係る入出力制御装置は、
以上説明したとおり、入出力アドレスを設定する入出力
アドレススイッチの代わりに、前記入出力制御回路に接
続された入出力アドレスメモリと、優先度を設定する優
先度設定スイッチの代わりに、前記入出力制御回路に接
続された優先度設定メモリとを備えたので、中央処理装
置から優先度設定及びアドレス設定を変更することがで
きるという効果を奏する。

【００５９】また、この発明に係る入出力制御装置は、
以上説明したとおり、前記論理回路が、前記フレーム送
信回路からの送信制御信号、前記状態監視回路からの状
態正常信号、二重化された他方の入出力制御装置の状態
監視回路からの他方の状態正常信号、及び前記優先度設
定スイッチからの優先度に基いて、前記受信バッファ回
路の受信を制御するので、自入出力制御装置が待機状態
となっている場合、出力自体も不可とすることができる
という効果を奏する。

【００６０】また、この発明に係る入出力制御装置は、
以上説明したとおり、前記状態監視回路が、前記入出力
制御回路が前記入出力装置へ定期的にアクセスをおこな
っているかを監視するとともに、前記フレーム受信回路
が判定する受信状態を監視するので、自入出力制御装置
がシリアル伝送路からのフレームを正しく受信できない
場合が続いた場合、二重化のもう片方に切替えすること
ができるという効果を奏する。

【００６１】また、この発明に係る入出力制御装置は、
以上説明したとおり、前記入出力制御回路が、前記二重
化された他方の入出力制御装置の状態監視回路からの他
方の状態正常信号を入力するので、システムの信頼性を
向上することができるという効果を奏する。

【００６２】さらに、この発明に係る入出力制御装置
は、以上説明したとおり、前記送信バッファ回路の送信
制御を、ハードウエアで構成された前記論理回路の代わ
りに、マイクロプロセッサによるソフトウエアで行うの
で、切替えの条件変更を容易にすることができるという
効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る入出力制御装
置の構成を示す図である。

【図２】 この発明の実施の形態２に係る入出力制御装
置の構成を示す図である。

【図３】 この発明の実施の形態３に係る入出力制御装
置の構成を示す図である。

【図４】 この発明の実施の形態４に係る入出力制御装
置の構成を示す図である。

【図５】 この発明の実施の形態５に係る入出力制御装
置の構成を示す図である。

【図６】 この発明の実施の形態６に係る入出力制御装
置の構成を示す図である。

【図７】 この発明の実施の形態７に係る入出力制御装
置の構成を示す図である。

【図８】 この発明の実施の形態７に係る入出力制御装
置のマイクロプロセッサの動作を示すフローチャートで
ある。

【図９】 従来の制御システムの構成を示す図である。

【図１０】 従来の入出力制御装置の構成を示す図であ
る。

【符号の説明】

１ 中央処理装置、４ａ、４ｂ 入出力装置、３０ａ、
３０ｂ 入出力制御装置、６０ シリアル伝送路、６１
ａ 受信バッファ回路、６２ａ 送信バッファ回路、６
３ａ フレーム受信回路、６４ａ フレーム送信回路、
６５ａ 入出力制御回路、６６ａ 状態監視回路、６７
ａ 入出力アドレススイッチ、６８ａ優先度設定スイッ
チ、６９ａ 論理積回路、７０ａ 論理否定回路、７１
ａ 論理積回路、７３ａ 論理否定回路、７２ａ 論理
和回路、９０ａ 論理積回路、９１ａ マイクロプロセ
ッサ、９２ａ ＲＳ−２３２Ｃ、９３ａ メモリ、６７
１ａ 入出力アドレスメモリ、６８１ａ 優先度設定メ
モリ。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 シリアル伝送路からシリアル信号を受信
   する受信バッファ回路と、 入出力アドレスを設定する入出力アドレススイッチと、 前記受信バッファ回路からのシリアル信号からフレーム
   を生成し、前記フレーム内のアドレスと前記入出カアド
   レススイッチからのアドレスが一致した場合、前記フレ
   ーム内のデータを出力するフレーム受信回路と、 前記フレーム受信回路から得たデータを入出力装置へ定
   期的に出力するとともに、前記入出力装置を定期的にス
   キャンして前記入出力装置からデータを得る入出力制御
   回路と、 フレームを送信するとき、前記入出力アドレススイッチ
   からのアドレス、及び前記入出力制御回路からのデータ
   をもとにフレームを生成してシリアル信号で出力するフ
   レーム送信回路と、 前記フレーム送信回路からのシリアル信号を前記シリア
   ル伝送路へ送信する送信バッファ回路と、 自入出力制御装置の状態を監視する状態監視回路と、 優先度を設定する優先度設定スイッチと、 前記フレーム送信回路からの送信制御信号、前記状態監
   視回路からの状態正常信号、二重化された他方の入出力
   制御装置の状態監視回路からの他方の状態正常信号、及
   び前記優先度設定スイッチからの優先度に基いて、前記
   送信バッファ回路の送信を制御する論理回路とを備えた
   ことを特徴とする入出力制御装置。
2. 【請求項２】 前記状態監視回路は、自入出力制御装置
   の状態を監視する代わりに、二重化された他方の入出力
   制御装置の状態を監視し、 前記論理回路は、前記フレーム送信回路からの送信制御
   信号、前記状態監視回路からの状態正常信号、二重化さ
   れた他方の入出力制御装置の状態監視回路からの他方の
   状態正常信号、及び前記優先度設定スイッチからの優先
   度に基いて、前記送信バッファ回路の送信を制御する代
   わりに、 前記フレーム送信回路からの送信制御信号、二重化され
   た他方の入出力制御装置の状態監視回路からの自入出力
   制御装置の状態を監視した他方の状態正常信号、前記状
   態監視回路からの前記二重化された他方の入出力制御装
   置の状態を監視した状態正常信号、及び前記優先度設定
   スイッチからの優先度に基いて、前記送信バッファ回路
   の送信を制御することを特徴とする請求項１記載の入出
   力制御装置。
3. 【請求項３】 入出力アドレスを設定する入出力アドレ
   ススイッチの代わりに、前記入出力制御回路に接続され
   た入出力アドレスメモリと、 優先度を設定する優先度設定スイッチの代わりに、前記
   入出力制御回路に接続された優先度設定メモリとを備え
   たことを特徴とする請求項１記載の入出力制御装置。
4. 【請求項４】 前記論理回路は、前記フレーム送信回路
   からの送信制御信号、前記状態監視回路からの状態正常
   信号、二重化された他方の入出力制御装置の状態監視回
   路からの他方の状態正常信号、及び前記優先度設定スイ
   ッチからの優先度に基いて、前記受信バッファ回路の受
   信を制御することを特徴とする請求項１記載の入出力制
   御装置。
5. 【請求項５】 前記状態監視回路は、前記入出力制御回
   路が前記入出力装置へ定期的にアクセスをおこなってい
   るかを監視するとともに、前記フレーム受信回路が判定
   する受信状態を監視することを特徴とする請求項１記載
   の入出力制御装置。
6. 【請求項６】 前記入出力制御回路は、前記二重化され
   た他方の入出力制御装置の状態監視回路からの他方の状
   態正常信号を入力することを特徴とする請求項１記載の
   入出力制御装置。
7. 【請求項７】 前記送信バッファ回路の送信制御を、ハ
   ードウエアで構成された前記論理回路の代わりに、マイ
   クロプロセッサによるソフトウエアで行うことを特徴と
   する請求項１記載の入出力制御装置。