JP2005056241A - シリアル通信二重系制御装置 - Google Patents

シリアル通信二重系制御装置 Download PDF

Info

Publication number
JP2005056241A
JP2005056241A JP2003287770A JP2003287770A JP2005056241A JP 2005056241 A JP2005056241 A JP 2005056241A JP 2003287770 A JP2003287770 A JP 2003287770A JP 2003287770 A JP2003287770 A JP 2003287770A JP 2005056241 A JP2005056241 A JP 2005056241A
Authority
JP
Japan
Prior art keywords
control
actuator
serial communication
main
arithmetic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003287770A
Other languages
English (en)
Other versions
JP4566531B2 (ja
Inventor
Shuntaro Suzuki
俊太郎 鈴木
Osamu Koyama
修 小山
Seiichiro Suzuki
誠一郎 鈴木
Yoshihisa Ihara
由久 伊原
Yasuhiro Omaki
康弘 大牧
Shuzo Yamamoto
修三 山本
Shigeki Murakami
茂樹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2003287770A priority Critical patent/JP4566531B2/ja
Publication of JP2005056241A publication Critical patent/JP2005056241A/ja
Application granted granted Critical
Publication of JP4566531B2 publication Critical patent/JP4566531B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

【課題】アクチュエータに負荷をかけずに制御を継続することができるシリアル通信二重系制御装置を提供する。
【解決手段】アクチュエータ1が主系及び従系の制御ユニット12,13に互いに独立したシリアル通信16で二重に接続されている。主系及び従系の制御ユニット12,13は、それぞれメモリ14と制御演算ユニット15を有し、各制御演算ユニットは、自己のメモリに基づき同一の制御演算を並行して実施する。主系の制御演算ユニット12は、自己のシリアル通信を介して、コマンドをアクチュエータ1へ送信し、その応答信号をアクチュエータから受信して自己のメモリに上書きする。従系の制御演算ユニット13は、主系の制御演算ユニットのコマンドに対する応答信号をアクチュエータから受信して自己のメモリに上書きする。主従選択モジュール20により、主系・従系の異常を高速で監視・判定し、いずれかが異常な場合、正常な方を主系に切り替える。
【選択図】図1

Description

本発明は、アクチュエータとシリアル通信で接続された主系と従系の制御装置を備え、一方に異常が発生したときに直ちに他方の制御装置に切り替えて制御を継続するシリアル通信二重系制御装置に関する。
制御装置の信頼性を高めるために複数の制御装置を備えた多重系制御装置が、従来から提案されている(例えば、特許文献1〜4)。
特許文献1の「ホットスタンバイ高速切替えシステム」は、図3に示すように、セション引継ぎファイル50には、起動識別子51と、一括引継ぎ領域サイズ52と、一括引継ぎ領域53と、逐次引継ぎ領域54とが設けられている。引継ぎファイルサイズ確認手段56および57はセション引継ぎファイル50にセション情報の引継ぎに十分な領域があるかを確認する。セション情報一括書込み手段58はセション情報を一括引継ぎ領域53に一括して書き込み、セション情報逐次書込み手段59はセション情報を逐次引継ぎ領域54に逐次書き込む。セション情報一括読取り手段60は一括引継ぎ領域53からセション情報を一括して読み込み、セション情報逐次読取り手段61は逐次引継ぎ領域54からセション情報を逐次読み取るものである。
特許文献2の「2重化ノードシステム」は、図4に示すように、LAN62で他の計算機と接続され、同一の論理アドレスを持つ現用系の計算機63と予備系の計算機64により構成されるホットスタンバイ型の2重化ノードシステムにおいて、予備系の計算機64は、現用系の計算機63がダウンしたかどうかを監視し、現用系の計算機63がダウンしたと認識した場合に、予備系の計算機64の論理アドレスを活性化し、かつ系間通信路65,66およびLAN62を経由して系切替え情報を通知して現用系の計算機62の論理アドレスを非活性化するものである。
特許文献3の「ホットスタンバイ送信監視方式」は、図5に示すように、第1および第2の送信機71A,71Bと、第1および第2の受信機72A,72Bと、前記第1および第2の送信機の出力の一方をメインアンテナ76に接続し、他方を周波数シフタ77に接続する送信スイッチ74と、第1の受信機72Aの入力をメインアンテナ76と周波数シフタ77とで切り替える第1の受信スイッチ78と、第2の受信機72Bの入力をサブアンテナ82と周波数シフタ77とで切り替える第2の受信スイッチ79と、第1および第2の受信機72A,72Bの各受信レベルを検出し、この検出結果により第1および第2の受信スイッチ78,79を切り替え動作させる制御器83とを備えるものである。
特許文献4の「三重系フォールトトレラントシステムのデータ変更方法」は、図6に示すように、第1から第3ユニット91,91,93が並設接続され、各ユニットの入出力部94から周期的に入力された各系のプラントデータを制御演算部95で演算した後、その各系の演算結果を多数決処理してプラントの操作系に周期的に出力する三重系フォールトトレラントシステムにおいて、第1から第3ユニットの入出力部94をデータ変更用動機信号線96で相互に接続し、各ユニットが外部のマンマシンインターフェンス97より変更データを受信した後、同期信号線96を介して全ユニット91,92,93に同期信号を出力し、全ユニットを同期させて上記変更データにより制御データを変更するものである。
特開平6−342382号公報 特開2001−344125号公報 特開平10−285080号公報 特開2000−66912号公報
高速で運転するガスタービン等の制御装置では、制御サイクルが10msec程度と極めて短く、制御対象であるアクチュエータと頻繁に通信をしている。しかし、アクチュエータが主系及び従系の制御ユニットにシリアル通信で二重に接続されている場合、制御サイクルの間に制御ユニットからコマンドを送信し、これに対するアクチュエータからの応答信号を制御ユニットが受信することにより、1つの制御ステップが完結するため、通信途中(コマンドの送信から応答信号の受信までの間)に主系と従系の制御ユニットの切り替えが行われると、制御が円滑に継続できなくなる問題点があった。
本発明は、かかる問題点を解決するために創案されたものである。すなわち、本発明の目的は、アクチュエータが主系及び従系の制御ユニットにシリアル通信で二重に接続されている制御系において、通信途中(コマンドの送信から応答信号の受信までの間)に主系と従系の制御ユニットを切り替えても、アクチュエータに負荷をかけることなく円滑な制御を継続することができるシリアル通信二重系制御装置を提供することにある。
本発明によれば、アクチュエータが主系及び従系の制御ユニットに互いに独立したシリアル通信で二重に接続されているシリアル通信二重系制御装置であって、
前記主系及び従系の制御ユニットは、それぞれメモリと制御演算ユニットを有し、該制御演算ユニットは、自己のメモリに基づき同一の制御演算を並行して実施するようになっており、
主系の制御演算ユニットは、自己のシリアル通信を介して、コマンドをアクチュエータへ送信し、かつその応答信号をアクチュエータから受信して自己のメモリに上書きし、
従系の制御演算ユニットは、自らコマンドを送信せず自己のシリアル通信を介して、主系の制御演算ユニットのコマンドに対する応答信号をアクチュエータから受信して自己のメモリに上書きし、
主従選択モジュールにより、主系・従系の異常を高速で監視・判定し、いずれかが異常な場合、正常な方を主系に切り替える、ことを特徴とするシリアル通信二重系制御装置が提供される。
本発明の好ましい実施形態によれば、従系に切り替った制御演算ユニットは、切り替え直後からコマンドの送信を停止し、アクチュエータからの受信のみを行い、
主系に切り替った制御演算ユニットは、切り替え直後からアクチュエータからの受信を行うが、切り替り直後から2制御サイクルの間、アクチュエータへのコマンド送信を停止する。
制御演算ユニットからのコマンドが中断した場合、通信エラーの異常信号を出力する。
上記本発明の構成によれば、主系及び従系の制御ユニットが、自己のメモリに基づき同一の制御演算を並行して実施し、かつ両方の制御ユニットが、アクチュエータからの応答信号を受信して自己のメモリに上書きするので、主系と従系のメモリは、常に同一の制御データを自己のメモリに保有する。従って、いずれかが異常な場合、正常な方を主系に切り替えることにより、主系から従系へ制御データを共有したまま円滑に制御を継続することができる。
また、通信途中(コマンドの送信から応答信号の受信までの間)に主系と従系の制御ユニットを切り替えた場合、主系に切り替った制御演算ユニットは、アクチュエータからの受信を行うが、切り替り直後から2制御サイクルの間、アクチュエータへのコマンド送信を停止するので、主系と従系の両方からほぼ同時に同一のコマンド(二重コマンド)が発生する可能性を皆無にでき、二重コマンドによる通信トラブルを回避できる。
更に、コマンド送信中に中断した場合には、チェックサムエラーにより通信エラー信号が出力されるので、主系に切り替った制御演算ユニットから同一のコマンドを再度送信することにより、円滑に制御を継続することができる。
さらにまた、コマンド送信後応答信号受信前に切り替った場合には、主系に切り替った制御演算ユニットが切り替え直後からアクチュエータからの受信を行うので、2制御サイクル経過後にそのまま円滑な制御を継続することができる。
従って、本発明の装置により、以下の効果が得られる。
(1)主従切り替りのタイミングがいつであっても、制御を継続可能となる。
(2)単一系の制御対象は、制御装置が単一系・二重系にかかわらず同じ動作となる。
以下、本発明の好ましい実施形態を図面を参照して説明する。なお各図において、共通する部分には同一の符号を付し、重複した説明は省略する。
図1は、本発明のシリアル通信二重系制御装置の構成図である。この図において、本発明のシリアル通信二重系制御装置10は、主系と従系の制御ユニット12,13と、制御ユニット12,13のいずれかを選択する主従選択モジュール20とを備える。
このシリアル通信二重系制御装置10は、例えば、高速で運転するガスタービン等の制御装置であり、図示しない複数のセンサから温度、流量、圧力等のデータを受信し、アクチュエータ1(制御弁等)を制御するようになっている二重系ガスタービン制御装置である。ガスタービン用制御装置の場合、制御サイクルは約10msec程度である。
この図において、本発明のシリアル通信二重系制御装置10は、同一のアクチュエータ1に主系及び従系の制御ユニット12,13の出力がシリアル通信16(RS-485)で二重に接続されている。このシリアル通信16は、制御サイクル(約10msec)毎に、制御ユニットからコマンドを送信し、これに対するアクチュエータからの応答信号を制御ユニットが受信することにより、1つの制御ステップが完結する。
主従選択モジュール20は、主系・従系の2つの制御ユニット12,13の異常を高速で監視・判定し、いずれかが異常な場合、正常な方を主系に切り替えを行う。従って、この切り替えにより、主系と従系は逆転する。例えば、図において、12が主系、13が従系であるとすると、切り替え後は12が従系、13が主系となる。なお、以下12を主系、13を従系として説明する。
図1において、主系及び従系の制御ユニット12,13は、それぞれメモリ14と制御演算ユニット15(CPU)を有する。主系と従系のメモリ14は、互いに独立しているが、原則として同一の制御データを共有するようになっている。また、主系と従系の制御演算ユニット15は、自己のメモリ14の制御データに基づき同一の制御演算を並行して実施する。
主系の制御演算ユニット12は、自己のシリアル通信16を介して、コマンドをアクチュエータ1へ送信し、かつその応答信号(例えば現在の位置信号)をアクチュエータ1から受信して自己のメモリに上書きする。
一方、従系の制御演算ユニット13は、自らコマンドを送信せず自己のシリアル通信16を介して、主系の制御演算ユニットのコマンドに対する応答信号をアクチュエータ1から受信して自己のメモリに上書きする。
この送信と受信は、制御サイクル(約10msec)毎に完結するので、切り替えのない定常状態においては、上述のように、主系及び従系のメモリ14は、同一の制御データを共有している。
主従選択モジュール20により、主系と従系の切り替えが行われると、この切り替えにより、主系と従系は逆転する。この切り替え時において、主系から従系に切り替った制御演算ユニット12は、切り替え直後からコマンドの送信を停止し、アクチュエータ1からの受信のみを行う。この場合に制御演算ユニット12は、コマンド送信を停止するので、制御特性には何らの影響も与えない。
一方、切り替えにより、従系から主系に切り替った制御演算ユニット13は、切り替え直後からアクチュエータ1からの受信を行うが、切り替り直後から2制御サイクルの間、アクチュエータ1へのコマンド送信を停止する。
切り替り直後から2制御サイクルの間、送信を停止するのは、コマンド送信を即座に行うと、切り替え直前に制御演算ユニット12から送信したコマンドとの衝突のおそれがあるからである。
また、制御演算ユニットからのコマンドが中断した場合、通信エラーの異常信号を出力するのが好ましい。
通信エラーの処理は、各基板において、チェックサムエラー及び通信エラーを高速制御演算周期で監視し、連続数回(例えば3回)発生した場合に、自己診断を実施するのがよい。この自己診断により、自己の基板が異常の場合には、その異常信号を出力し、他の基板が異常の場合には、その異常信号を出力する。
通信ダウンの処理は、通信ダウンを高速制御演算周期で監視し、連続数回(例えば3回)発生した場合に、通信ダウンの異常信号を出力する。
上記各異常信号は、主従選択モジュール20に入力され、これに基づき、主系・従系の2つの制御ユニット12,13の異常を高速で監視・判定し、必要な場合に正常な方を主系に切り替えを行う。
図2は、本発明のシリアル通信二重系制御装置の切替例である。この図において、GCU1は主系の制御ユニット12、GCU2は従系の制御ユニット14、FMV/PTはアクチュエータ1(この例では燃料バルブモータ制御装置と圧力変換器)である。また、図中の矩形は1制御サイクルを示し、黒い矩形はコマンド送信側、白い矩形は受信のみを示している。
図2に示すように、本発明の構成によれば、主系及び従系の制御ユニット12、13が、自己のメモリ14に基づき同一の制御演算を並行して実施し、かつ両方の制御ユニットが、アクチュエータ1からの応答信号を受信して自己のメモリ14に上書きするので、主系と従系のメモリは、常に同一の制御データを自己のメモリに保有する。従って、いずれかが異常な場合、正常な方を主系に切り替えることにより、主系から従系へ制御データを共有したまま円滑に制御を継続することができる。
また、通信途中(コマンドの送信から応答信号の受信までの間)に主系と従系の制御ユニット12、13を切り替えた場合、主系に切り替った制御演算ユニット13は、アクチュエータ1からの受信を行うが、切り替り直後から2制御サイクルの間、アクチュエータへのコマンド送信を停止するので、主系と従系の両方から同時に同一のコマンド(二重コマンド)が発生する可能性を皆無にでき、二重コマンドによる通信トラブルを回避できる。
更に、コマンド送信中に中断した場合には、チェックサムエラーにより通信エラー信号が出力されるので、主系に切り替った制御演算ユニット13から同一のコマンドを再度送信することにより、制御をそのまま継続することができる。
さらにまた、コマンド送信後応答信号受信前に切り替った場合には、主系に切り替った制御演算ユニット13が切り替え直後からアクチュエータ1からの受信を行うので、2制御サイクル経過後にそのまま円滑な制御を継続することができる。
なお、本発明は、上述した実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々に変更することができることは勿論である。例えば、本発明は、ガスタービン用制御装置に限定されず、その他の装置にも自由に適用することができる。
本発明のシリアル通信二重系制御装置の構成図である。 本発明のシリアル通信二重系制御装置の切替例である。 特許文献1の構成図である。 特許文献2の構成図である。 特許文献3の構成図である。 特許文献4の構成図である。
符号の説明
1 アクチュエータ、
10 シリアル通信二重系制御装置、
12,13 制御ユニット、
14 メモリ、
15 制御演算ユニット(CPU)、
16 シリアル通信、
20 主従選択モジュール

Claims (3)

  1. アクチュエータが主系及び従系の制御ユニットに互いに独立したシリアル通信で二重に接続されているシリアル通信二重系制御装置であって、
    前記主系及び従系の制御ユニットは、それぞれメモリと制御演算ユニットを有し、該制御演算ユニットは、自己のメモリに基づき同一の制御演算を並行して実施するようになっており、
    主系の制御演算ユニットは、自己のシリアル通信を介して、コマンドをアクチュエータへ送信し、かつその応答信号をアクチュエータから受信して自己のメモリに上書きし、
    従系の制御演算ユニットは、自らコマンドを送信せず自己のシリアル通信を介して、主系の制御演算ユニットのコマンドに対する応答信号をアクチュエータから受信して自己のメモリに上書きし、
    主従選択モジュールにより、主系・従系の異常を高速で監視・判定し、いずれかが異常な場合、正常な方を主系に切り替える、ことを特徴とするシリアル通信二重系制御装置。
  2. 従系に切り替った制御演算ユニットは、切り替え直後からコマンドの送信を停止し、アクチュエータからの受信のみを行い、
    主系に切り替った制御演算ユニットは、切り替え直後からアクチュエータからの受信を行うが、切り替り直後から2制御サイクルの間、アクチュエータへのコマンド送信を停止する、ことを特徴とする請求項1に記載のシリアル通信二重系制御装置。
  3. 制御演算ユニットからのコマンドが中断した場合、通信エラーの異常信号を出力する、ことを特徴とする請求項2に記載のシリアル通信二重系制御装置。


JP2003287770A 2003-08-06 2003-08-06 シリアル通信二重系制御装置 Expired - Lifetime JP4566531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003287770A JP4566531B2 (ja) 2003-08-06 2003-08-06 シリアル通信二重系制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003287770A JP4566531B2 (ja) 2003-08-06 2003-08-06 シリアル通信二重系制御装置

Publications (2)

Publication Number Publication Date
JP2005056241A true JP2005056241A (ja) 2005-03-03
JP4566531B2 JP4566531B2 (ja) 2010-10-20

Family

ID=34366661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287770A Expired - Lifetime JP4566531B2 (ja) 2003-08-06 2003-08-06 シリアル通信二重系制御装置

Country Status (1)

Country Link
JP (1) JP4566531B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010257246A (ja) * 2009-04-24 2010-11-11 Toshiba Corp 多重化制御システムおよび多重化制御システムの制御方法
US10089200B2 (en) 2014-03-07 2018-10-02 Mitsubishi Electric Corporation Computer apparatus and computer mechanism

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010257246A (ja) * 2009-04-24 2010-11-11 Toshiba Corp 多重化制御システムおよび多重化制御システムの制御方法
US10089200B2 (en) 2014-03-07 2018-10-02 Mitsubishi Electric Corporation Computer apparatus and computer mechanism

Also Published As

Publication number Publication date
JP4566531B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
JP4776374B2 (ja) 二重化監視制御システム、及び同システムの冗長化切替え方法
JP4782823B2 (ja) ユーザ端末、マスタ・ユニット、通信システムおよびその稼動方法
US7120820B2 (en) Redundant control system and control computer and peripheral unit for a control system of this type
JP4054509B2 (ja) フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
US8001306B2 (en) Interface unit and communication system having a master/slave structure
JP2752914B2 (ja) 二重化監視制御システム
JP4566531B2 (ja) シリアル通信二重系制御装置
JP2010136038A (ja) 伝送装置及び冗長構成部の系切替え方法
US6934882B2 (en) Method and device to transmit data
US11947432B2 (en) Fail-safe bus system for a process system
JP4161266B2 (ja) 高速二重系制御装置
JP3724386B2 (ja) パケット基地局とその二重化切替時の処理方法
JPH0537421A (ja) 伝送路切替制御方法およびその装置
JP5549570B2 (ja) データ伝送装置及びデータ伝送方法
JP2023161769A (ja) 二重化通信インターフェースモジュールの切替方法
JP2564397B2 (ja) 二重化システムのデータ出力装置
JP2000244520A (ja) 二重化ネットワークの異常診断方法
JP3125864B2 (ja) 二重化システム
JP4096849B2 (ja) 回線多重化構造を用いた入出力制御システム
JP3884335B2 (ja) 親子式伝送方式及び親子式伝送方式に用いられる記憶媒体
JPH08123503A (ja) プラント制御装置
KR20030027351A (ko) 버스 스위치를 이용한 관리포트의 이중화 방법
JP4788469B2 (ja) Cpu二重化システム
JP2001092683A (ja) ネットワークシステム
JPH0756762A (ja) データ伝送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080410

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Ref document number: 4566531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term