KR20000065980A - 에이티엠 시스템에서 셀 버스 이중화 및 제어장치 - Google Patents

에이티엠 시스템에서 셀 버스 이중화 및 제어장치 Download PDF

Info

Publication number
KR20000065980A
KR20000065980A KR1019990012787A KR19990012787A KR20000065980A KR 20000065980 A KR20000065980 A KR 20000065980A KR 1019990012787 A KR1019990012787 A KR 1019990012787A KR 19990012787 A KR19990012787 A KR 19990012787A KR 20000065980 A KR20000065980 A KR 20000065980A
Authority
KR
South Korea
Prior art keywords
cell
bus
atm
cell bus
redundant
Prior art date
Application number
KR1019990012787A
Other languages
English (en)
Other versions
KR100290560B1 (ko
Inventor
이동수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990012787A priority Critical patent/KR100290560B1/ko
Publication of KR20000065980A publication Critical patent/KR20000065980A/ko
Application granted granted Critical
Publication of KR100290560B1 publication Critical patent/KR100290560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/22—Alternate routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 셀 송수신을 위한 셀 버스를 이중화로 구현하여 셀 버스의 신뢰도를 향상시키고 셀 버스에 장애가 발생하는 경우 우회경로를 제공하여 셀의 송수신이 안정적으로 이루어지도록 한 에이티엠 시스템에서 셀 버스 이중화 및 제어장치에 관한 것으로서, 이러한 본 발명은, 이중화로 구현된 셀 버스, 이중화된 셀 버스와 일대일 대응하여 접속되도록 제1 및 제2 셀 버스 마스터로 이루어져 다수개의 ATM 노드간의 셀 버스 점유를 중재하고, 셀 송수신을 위한 제어신호 및 동기신호를 발생해주는 이중화 마스터 노드, 이중화된 셀 버스와 접속되고 이중화 마스터 노드로 셀 점유 요청신호를 발생하고 그 이중화 마스터 노드로부터 제어신호를 전달받아 다수개의 ATM 노드와 이중화 셀 버스를 통해 셀을 송수신하는 복수의 이중화 ATM 노드를 구비함으로써, 셀 버스에 장애가 발생한 경우에도 우회경로를 제공할 수 있어 ATM 셀 송수신에 안정화를 도모할 수 있다.

Description

에이티엠 시스템에서 셀 버스 이중화 및 제어장치{Apparatus for duplicating and controlling cell bus in ATM system}
본 발명은 비동기식 전송모드(ATM) 시스템에서 셀 버스(CellBus) 이중화 및 그 제어에 관한 것으로, 특히 ATM 셀 송수신을 위한 셀 버스를 이중화로 구현하여 셀 버스의 신뢰도를 향상시키고 이중화된 셀 버스 제어장치를 부가하여 셀 버스에 장애가 발생하는 경우 우회경로를 제공하여 셀의 송수신이 안정적으로 이루어지도록 한 에이티엠 시스템에서 셀 버스 이중화 및 제어장치에 관한 것이다.
일반적으로, ATM 시스템에서는 블록간의 ATM 셀 전송을 위하여 37비트로 구성된 셀 버스를 단일 경로로 구현하여 사용한다.
첨부한 도면 도1은 ATM 셀 송수신을 위한 일반적인 셀 버스를 보인 것이다.
도시된 바와 같이, 마스터 ATM 노드(1), 다수개의 ATM 노드(2 ~ 32), 공통버스인 셀 버스(CellBus : 33)로 이루어져, 하나의 셀 버스(33)를 통해 서로 다른 ATM 노드간의 통신이 이루어진다. 이때 여러 개의 ATM노드(1 ~ 32)가 셀 버스(33)를 동시에 점유하는 경우를 방지하기 위해서 마스터 ATM 노드(1)에서는 각각의 ATM 노드에 대하여 중재(Arbitration)를 수행한다. 마스터 ATM 노드(1)는 셀 버스(33)에 정합된 ATM 노드(1 ~ 32)중에서 운용자에 의하여 임의로 정해진다. 셀 버스(33) 점유를 허락 받은 ATM 노드는 32비트의 데이터버스에 57바이트의 데이터를 제어신호인 CBWC(CellBus Write Clock)에 동기하여 전송한다. 수신측 ATM 노드는 32비트의 데이터 버스를 검사하여 목적지 주소가 자신과 일치하는 경우에 제어신호인 CBRC(CellBus Read Clock)에 동기하여 수신한다.
첨부한 도면 도2는 상기 도1의 셀 버스에 사용되는 신호선의 종류를 나타낸 것이다.
도시된 바와 같이, 마스터 ATM 노드(1)는 셀 버스(33) 동기를 위한 CBF 신호(CellBus Frame)를 다른 ATM 노드로 송신하며, ATM 노드들간의 셀 버스(33) 중재를 제어한다. ATM 노드들간의 셀 버스 점유방식은 각 노드들이 자신의 고유한 셀 버스 점유 어드레스를 가지고, 마스터 ATM 노드(1)에 셀 버스 점유를 요청하면 마스터 ATM 노드(1)에서는 셀 버스 점유를 요구한 ATM 노드들의 셀 버스 점유 요청 순서에 따라서 점유 허가를 하는 방식이다.
여기서 셀 버스를 구성하는 신호선은 총37개이며, ATM 셀 전송을 위한 32비트의 데이터버스(CBD[31..0])와 송수신 데이터 및 제어신호를 클록에 동기하기 위한 제어신호인 CBWC(CellBus Write Clock)와 CBRC(CellBus Read Clock)가 있다. 또한 셀 버스에 정합된 ATM 노드들의 동기를 맞추기 위하여 셀 버스 마스터 보드에서 공급하는 프레임(Frame) 동기 신호인 CBF(CellBus Frame)신호가 있다. 그리고 ATM 셀 수신이 정상적으로 이루어졌음을 나타내는 신호인 Ack 신호가 있고, ATM 셀 수신이 비정상적으로 이루어졌음을 나타내는 신호인 Cong 신호가 있다. 여기서 CBF신호는 셀 버스 마스터 보드에서 다른 ATM 노드로 공급하는 신호이고, Ack과 Cong는 셀 버스에 정합된 모든 ATM 노드에서 송수신이 가능한 신호이다.
그러나 이러한 종래의 ATM셀 송수신을 위한 셀 버스는 단일 경로로 이루어져 있기 때문에, 셀 버스에 장애가 발생하는 경우에는 우회경로를 제공할 수 없으며, 블록간에 ATM 셀 전송이 완전히 차단되는 단점이 있다.
여기서 블록간 ATM 셀 전송이 차단되는 장애가 발생하면 ATM 시스템 전체가 비정상적으로 동작하는 문제점을 유발한다.
따라서 본 발명은 상기와 같은 종래 ATM 셀 전송을 위한 셀 버스에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,
본 발명의 목적은, ATM 셀 송수신을 위한 셀 버스를 이중화로 구현하여 셀 버스의 신뢰도를 향상시키고 이중화된 셀 버스 제어장치를 부가하여 셀 버스에 장애가 발생하는 경우 우회경로를 제공하여 셀의 송수신이 안정적으로 이루어지도록 한 에이티엠 시스템에서 셀 버스 이중화 및 제어장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명(장치)은,
셀 버스를 통해 하나의 마스터 노드와 다수개의 ATM 노드간의 셀을 송수신하는 ATM 셀 송수신장치에 있어서,
상기 셀 버스를 이중화로 구현하고,
상기 이중화된 셀 버스와 선택적으로 접속되어 상기 다수개의 ATM 노드간의 셀 버스 점유를 중재하고 셀 송수신을 위한 제어신호 및 동기신호를 발생해주는 이중화 마스터 노드와;
상기 이중화된 셀 버스와 접속되고 상기 이중화 마스터 노드로 셀 점유 요청신호를 발생하고 그 이중화 마스터 노드로부터 제어신호를 전달받아 다수개의 ATM 노드와 상기 이중화 셀 버스를 통해 셀을 송수신하는 복수의 이중화 ATM 노드로 이루어짐을 특징으로 한다.
도1은 일반적인 에이티엠(ATM) 시스템에서 ATM 셀 송수신용 셀 버스(Cell-Bus)의 구성도,
도2는 도1의 셀 버스를 통해 송, 수신되는 신호의 설명도,
도3은 본 발명에 의한 ATM 시스템에서 셀 버스 이중화 및 제어장치 개념도,
도4는 본 발명에서 이중화된 셀 버스 정합을 위한 ATM 노드의 구성도.
＜도면의 주요 부분에 대한 부호의 설명＞
110 : 이중화 마스터 노드111 : 제1셀 버스 마스터
112 : 제2셀 버스 마스터120 : 셀 버스
121 : 제1셀 버스122 : 제2셀 버스
131 : 이중화 ATM 노드
이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시에를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저, 본 발명의 바람직한 실시예를 설명하기에 앞서 본 발명의 전체적인 개념을 간략히 설명하면 다음과 같다.
ATM 셀 송수신을 위한 셀 버스를 이중화(셀 버스A, 셀 버스B)로 구현하여 하나의 셀 버스에서 장애가 발생하는 경우에 다른 셀 버스를 선택하도록 구성하였다. 이중화로 구성된 두 개의 셀 버스는 항상 액티브 상태이며, 송신측 ATM 노드에서는 셀 버스 A/B 모두에 ATM 셀을 전송하고, 수신측 ATM 노드에서는 어느 쪽의 ATM셀을 선택할지를 결정한다. 수신측 ATM 노드내의 이중화 제어부는 초기에 셀 버스A를 선택하고, 셀 버스A와 셀 버스B의 상태를 감시하여 현재 사용중인 셀 버스에서 장애가 발생하는 경우에는 셀 버스를 절체토록 제어한다. 셀 버스는 클록과 32비트 데이터 및 제어신호로 구성된 버스이며 셀 버스 정합용 블록인 CUBIT는 현재 수신된 ATM 셀의 장애상태를 취합하여 제어부로 전송한다. 제어부는 수신된 장애의 상태에 따라서 수신용 셀 버스 절체를 결정한다. 이중화로 구성된 ATM 셀 버스는 신뢰도를 향상시키고, 장애가 발생하는 경우에 우회경로를 제공한다.
이러한 개념을 참조하여 이하에서는 본 발명의 바람직한 실시예를 설명한다.
첨부한 도면 도3은 본 발명의 셀 버스 이중화 및 제어장치 개념도 이다.
도시된 바와 같이, 제1 및 제2 셀 버스 마스터(111)(112)로 이루어져 이중화된 셀 버스(120)와 일대일 대응되도록 접속되어 다수개의 ATM 노드간의 셀 버스 점유를 중재하고 셀 송수신을 위한 제어신호 및 동기신호를 발생해주는 이중화 마스터 노드(110)와, 상기 이중화된 셀 버스(120)와 접속되고 상기 이중화 마스터 노드(110)로 셀 점유 요청신호를 발생하고 그 이중화 마스터 노드(110)로부터 제어신호를 전달받아 다수개의 ATM 노드와 상기 이중화 셀 버스를 통해 셀을 송수신하는 복수의 이중화 ATM 노드(131 ~ 132)로 구성된다.
상기에서 셀 버스(120)는 셀 버스 동기를 위한 CBFA신호, ATM 셀 전송을 위한 32비트 데이터, 송수신 데이터 및 제어신호를 클록에 동기 시키기 위한 제어신호인 CBWCA 및 CBRCA와, 상기 셀 수신의 정상 및 비정상 상태를 나타내는 AckA/CongA신호가 전송되는 통로인 제1셀 버스(121)와, 셀 버스 동기를 위한 CBFB신호, ATM 셀 전송을 위한 32비트 데이터, 송수신 데이터 및 제어신호를 클록에 동기 시키기 위한 제어신호인 CBWCB 및 CBRCB와, 상기 셀 수신의 정상 및 비정상 상태를 나타내는 AckB/CongB신호가 전송되는 통로인 제2셀 버스(122)로 이중화된다.
또한, 상기 복수의 이중화 ATM 노드(131 ~ 132)중 하나의 이중화 ATM 노드(131)는, 상기 제1셀 버스(121)의 정합을 위한 제1버스 정합부(131a)와, 상기 제1버스 정합부(131a)와 연결되고 송, 수신되는 셀 데이터를 버퍼링하기 위한 제1 및 제2 버퍼(131c)(131d)와, 상기 제2셀 버스(122)의 정합을 위한 제2버스 정합부(131b)와, 상기 제2버스 정합부(131b)와 연결되고 송, 수신되는 셀 데이터를 버퍼링하기 위한 제3 및 제4 버퍼(131e)(131f)와, 상기 제1 내지 제4 버퍼(131c ~ 131f)의 동작을 선택적으로 제어하는 송신/수신 버퍼 제어부(131g)(131h)와, 상기 송신/수신 버퍼 제어부(131g)(131h)의 제어 데이터를 인터페이스하고 그 송신/수신 버퍼 제어부(131g)(131h)의 제어에 따라 상기 제1 내지 제4 버퍼(131c ~ 131f)와 선택적으로 연결되어 다른 ATM 노드의 셀 데이터를 수신하거나 다른 ATM 노드로 셀 데이터를 전송하는 유토피아 정합부(131i)로 구성된다.
이와 같이 구성된 본 발명에 의한 셀 버스 이중화 및 제어장치의 동작 및 작용은 다음과 같다.
먼저, 이중화로 구현된 이중화 마스터 노드(110)는 이중화로 구현된 셀 버스(120) 각각에 대하여 일대일로 대응되도록 제1 및 제2 셀 버스 마스터(111)(112)를 구비하며, 상기 제1 및 제2 셀 버스 마스터(111)(112)는 모두 액티브 상태로 동작한다. 여기서 제1 및 제2 셀 버스 마스터(111)(112)의 동작은 동일하므로, 이하에서는 하나의 셀 버스 마스터(여기서는 제1셀 버스 마스터를 의미함)의 동작만을 설명한다. 즉, 제1 셀 버스 마스터(111)는 그에 대응하여 접속되는 제1셀 버스(121)의 동기를 위한 CBFA 신호를 다른 이중화 ATM 노드로 송신하며, 각 이중화 ATM 노드들간의 셀 버스 중재를 제어한다. 여기서 제1셀 버스(121)를 구성하는 신호선은 총 37개이며, ATM 셀 전송을 위한 32비트의 데이터 버스 CBDA와 송수신 데이터 및 제어신호를 클록에 동기하기 위한 CBWCA와 CBRCA가 있다. 또한, 프레임 동기 신호인 CBFA가 있으며, 수신 ATM 셀의 정상 및 비정상을 나타내는 신호인 AckA 및 CongA신호가 있다.
한편, 상기 이중화 마스터 노드(110)내의 제1 및 제2 셀 버스 마스터(111)(112)와 일대일로 대응하도록 제1 및 제2 버스 정합부(131a)(131b)를 구비한 이중화 ATM 노드(131)는, 상기 제1 및 제2 버스 정합부(131a)(131b)가 상기 제1 및 제2 셀 버스(121)(122)에 각각 대응하게 연결되어 상기 제1 및 제2 셀 버스(121)(122)에 모두 ATM 셀 및 제어신호를 전송한다. 아울러 ATM 셀 및 제어신호 수신시에는 상기 제1 및 제2 셀 버스(121)(122)중 정상인 셀 버스에서 입력되는 ATM 셀 및 제어신호를 수신하도록 동작한다.
여기서 상기 이중화 ATM 노드(131)에서 이중화된 셀 버스(120)에 대한 수신용 셀 버스의 결정한 다음 표＜1-1＞와 같다.
표＜1-1＞ 수신용 셀 버스 결정 표
제1셀 버스(CellBus-A)상태 제2셀 버스(CellBus-B)상태 수신용 셀 버스
초기 상태 초기 상태 제1셀 버스
정 상 정 상 이전 상태 유지
정 상 비 정 상 제1셀 버스
비 정 상 정 상 제2셀 버스
비 정 상 비 정 상 이전 상태 유지
각각의 ATM 노드에서는 수신 버퍼 제어부(131h)의 제어에 따라 정상상태인 셀 버스를 점유하게 된다. 즉, 초기 상태에서는 제1셀 버스(121)를 선택한다. 이후 제1 및 제2 셀 버스(121)(122)의 상태를 체크하여 두 개의 셀 버스(121)(122)이 모두 정상상태이면 이전 상태를 유지하고, 상기 두 개의 셀 버스(121)(122)이 모두 비정상적인 경우에도 이전 상태를 유지한다. 개별 ATM 노드에서는 현재 사용중인 셀 버스의 상태를 모니터하며, 다음 표＜1-2＞와 같은 장애가 발생한 경우에 수신 셀 버스 절체를 결정한다.
표＜1-2＞ 셀 버스 장애 종류 및 셀 버스 절체 결정표
에러 명 발생 조건 동작 제 어
CBRC에러 셀 버스 읽기 클록에 에러가 발생한 경우 제어부에 장애상태 보고 임계값(연속된 2회) 및 상대방의 상태에 따라서 절체 결정
CBWC에러 셀 버스 기록 클록에 에러가 발생한 경우 제어부에 장애상태 보고 임계값(연속된 2회) 및 상대방의 상태에 따라서 절체 결정
CBF에러 셀 버스 프레임에 에러가 발생한 경우 제어부에 장애상태 보고 임계값(연속된 2회) 및 상대방의 상태에 따라서 절체 결정
CRC에러 셀 버스 데이터에 CRC에러가 발생한 경우 제어부에 장애상태 보고 임계값(연속된 2회) 및 상대방의 상태에 따라서 절체 결정
LOOPBACK에러 각 ATM노드에서 수행하는 루프백 데이터에 에러가 발생한 경우 제어부에 장애상태 보고 임계값(연속된 2회) 및 상대방의 상태에 따라서 절체 결정
즉, 송신 버퍼 제어부(131g)는 유토피아 정합부(131i)에서 출력되는 송신 클록과 제어신호를 이용하여 송신 데이터가 송신 버퍼인 제1 및 제3 버퍼(131c)(131e)에 기록될 수 있도록 제어신호를 생성하여 상기 제1 및 제3 버퍼(131c)(131e)를 제어하고, 아울러 그 제1 및 제3 버퍼(131c)(131e)에 저장된 송신 데이터가 제1 및 제2 버스 정합부(131a)(131b)에 기록될 수 있도록 제어를 하게되며, 상기 제1 및 제2 버스 정합부(131a)(131b)와 전송 제어를 위하여 제어신호를 인터페이스한다.
아울러 수신 버퍼 제어부(131h)는 상기 제1 및 제2 버스 정합부(131a)(131b)에서 출력되는 데이터가 수신 버퍼인 제2 및 제4 버퍼(131d)(131f)에 기록될 수 있도록 제어를 하며, 상기 제1 및 제2 버스 정합부(131a)(131b)와 전송 제어를 위한 제어신호를 인터페이스한다. 그리고 상기 제2 및 제4 버퍼(131d)(131f)에 저장된 데이터는 이중화 제어 결정에 의하여 선택된 쪽이 상기 수신 버퍼 제어부(131h)의 제어신호에 의하여 수신 데이터를 출력하여 상기 유토피아 정합부(131i)에 전달한다. 여기서 수신 클록은 상기 제2 및 제4 버퍼(131d)(131f)의 데이터를 읽기 위하여 상기 유토피아 정합부(131i)에서 출력하는 동기 클록을 이용한다.
이상에서 상술한 바와 같이 본 발명은, ATM 셀 송수신을 위한 셀 버스를 이중화로 구현하고, 각 ATM 노드 및 상기 각 ATM 노드의 셀 버스 중재를 수행하는 마스터 ATM 노드를 이중화로 구현함으로써, 하나의 셀 버스에 장애가 발생한 경우에도 우회 경로를 통해 데이터 전송이 가능토록 함으로써 ATM 시스템의 신뢰도를 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 셀 버스를 통해 하나의 마스터 노드와 다수개의 ATM 노드간의 셀을 송수신하는 ATM 셀 송수신장치에 있어서,
    상기 셀 버스를 이중화로 구현하고, 상기 이중화된 셀 버스와 일대일 대응하여 접속되도록 제1 및 제2 셀 버스 마스터로 이루어져 다수개의 ATM 노드간의 셀 버스 점유를 중재하고, 셀 송수신을 위한 제어신호 및 동기신호를 발생해주는 이중화 마스터 노드와;
    상기 이중화된 셀 버스와 접속되고 상기 이중화 마스터 노드로 셀 점유 요청신호를 발생하고 그 이중화 마스터 노드로부터 제어신호를 전달받아 다수개의 ATM 노드와 상기 이중화 셀 버스를 통해 셀을 송수신하는 복수의 이중화 ATM 노드를 포함하여 구성된 것을 특징으로 하는 에이티엠 시스템에서 셀 버스 이중화 및 제어장치.
  2. 제1항에 있어서, 상기 이중화 마스터 노드내의 제1 및 제2 셀 버스 마스터는 시스템 구동시 동시에 액티브상태로 활성화되어 동작되는 것을 특징으로 하는 에이티엠 시스템에서 셀 버스 이중화 및 제어장치.
  3. 제1항에 있어서, 상기 셀 버스는 셀 버스 동기를 위한 CBFA신호, ATM 셀 전송을 위한 32비트 데이터, 송수신 데이터 및 제어신호를 클록에 동기 시키기 위한 제어신호인 CBWCA 및 CBRCA와, 상기 셀 수신의 정상 및 비정상 상태를 나타내는 AckA/CongA신호가 전송되는 통로인 제1셀 버스와, 셀 버스 동기를 위한 CBFB신호, ATM 셀 전송을 위한 32비트 데이터, 송수신 데이터 및 제어신호를 클록에 동기 시키기 위한 제어신호인 CBWCB 및 CBRCB와, 상기 셀 수신의 정상 및 비정상 상태를 나타내는 AckB/CongB신호가 전송되는 통로인 제2셀 버스로 이중화된 것을 특징으로 하는 에이티엠 시스템에서 셀 버스 이중화 및 제어장치.
  4. 제1항에 있어서, 상기 복수의 이중화 ATM 노드중 하나의 이중화 ATM 노드는, 상기 제1셀 버스의 정합을 위한 제1버스 정합부와, 상기 제1버스 정합부와 연결되고 송, 수신되는 셀 데이터를 버퍼링하기 위한 제1 및 제2 버퍼와, 상기 제2셀 버스의 정합을 위한 제2버스 정합부와, 상기 제2버스 정합부와 연결되고 송, 수신되는 셀 데이터를 버퍼링하기 위한 제3 및 제4 버퍼와, 상기 제1 내지 제4 버퍼의 동작을 선택적으로 제어하는 송신/수신 버퍼 제어부와, 상기 송신/수신 버퍼 제어부의 제어 데이터를 인터페이스하고 그 송신/수신 버퍼 제어부의 제어에 따라 상기 제1 내지 제4 버퍼와 선택적으로 연결되어 다른 ATM 노드의 셀 데이터를 수신하거나 다른 ATM 노드로 셀 데이터를 전송하는 유토피아 정합부로 구성된 것을 특징으로 하는 에이티엠 시스템에서 셀 버스 이중화 및 제어장치.
KR1019990012787A 1999-04-12 1999-04-12 에이티엠 시스템에서 셀 버스 이중화 및 제어장치 KR100290560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990012787A KR100290560B1 (ko) 1999-04-12 1999-04-12 에이티엠 시스템에서 셀 버스 이중화 및 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012787A KR100290560B1 (ko) 1999-04-12 1999-04-12 에이티엠 시스템에서 셀 버스 이중화 및 제어장치

Publications (2)

Publication Number Publication Date
KR20000065980A true KR20000065980A (ko) 2000-11-15
KR100290560B1 KR100290560B1 (ko) 2001-05-15

Family

ID=19579467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012787A KR100290560B1 (ko) 1999-04-12 1999-04-12 에이티엠 시스템에서 셀 버스 이중화 및 제어장치

Country Status (1)

Country Link
KR (1) KR100290560B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374721B1 (ko) * 2000-11-23 2003-03-04 주식회사 하이닉스반도체 셀버스 및 블럭 상태 보드 이중화 장치 및 방법
KR100480605B1 (ko) * 2002-07-25 2005-04-06 삼성전자주식회사 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374721B1 (ko) * 2000-11-23 2003-03-04 주식회사 하이닉스반도체 셀버스 및 블럭 상태 보드 이중화 장치 및 방법
KR100480605B1 (ko) * 2002-07-25 2005-04-06 삼성전자주식회사 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기

Also Published As

Publication number Publication date
KR100290560B1 (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US7861110B2 (en) System, method, and adapter for creating fault-tolerant communication busses from standard components
US4490785A (en) Dual path bus structure for computer interconnection
US5107489A (en) Switch and its protocol for making dynamic connections
US7844730B2 (en) Computer system and method of communication between modules within computer system
US6425009B1 (en) Monitoring redundant control buses to provide a high availability local area network for a telecommunications device
JPH04242463A (ja) 状態変化通知装置及び方法
US20020087763A1 (en) Communication sytem with a communication bus
US6970961B1 (en) Reliable and redundant control signals in a multi-master system
US6895024B1 (en) Efficient implementation of 1+1 port redundancy through the use of ATM multicast
KR20080016438A (ko) 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법
JPH09130408A (ja) ネットワークインタフェース装置
KR100290560B1 (ko) 에이티엠 시스템에서 셀 버스 이중화 및 제어장치
US6799239B2 (en) Centrally distributed serial bus
US6034943A (en) Adaptive communication node for use in an inter-processor communications system
WO2005026904A2 (en) Programmable delay, transparent switching multi-port interface line card
CN114884767A (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
KR100359451B1 (ko) 이동통신 시스템의 셀버스 이중화 장치
KR960011136B1 (ko) 네트웍의 이중화장치 및 그 방법
JPH1013389A (ja) 二重化通信装置
JPH04337935A (ja) データ切替方式
KR100724881B1 (ko) 라인 정합 장치 스위칭을 수행하는 스위칭 시스템 및 그제어 방법
KR100273967B1 (ko) 교환시스템의유지보수용이중병렬버스운영방법및시스템
JPH10145408A (ja) リング型伝送装置のバイパス制御方式
JP3970535B2 (ja) 記憶装置システムのデータ二重化方法および記憶システム
KR100342490B1 (ko) 통신시스템의 링크 다중화 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee