JP2002358176A - 印刷機のためのパターン生成装置 - Google Patents
印刷機のためのパターン生成装置Info
- Publication number
- JP2002358176A JP2002358176A JP2002035687A JP2002035687A JP2002358176A JP 2002358176 A JP2002358176 A JP 2002358176A JP 2002035687 A JP2002035687 A JP 2002035687A JP 2002035687 A JP2002035687 A JP 2002035687A JP 2002358176 A JP2002358176 A JP 2002358176A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- memory
- pattern data
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/18—Conditioning data for presenting it to the physical printing elements
- G06K15/1848—Generation of the printable image
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Record Information Processing For Printing (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【課題】 生画像データからパターンデータを発生させ
るパターンプロセッサ５とパターンデータのための記憶
装置７が設けられている印刷機用パターン生成装置にお
いて、簡単なコンポーネントで高い動作速度を実現でき
るようにする。 【解決手段】 記憶装置をランダムアクセスの行われる
パターンメモリ７として設けられており、パターンプロ
セッサ５はパターンメモリ７にパターンデータを列ごと
に格納する。
るパターンプロセッサ５とパターンデータのための記憶
装置７が設けられている印刷機用パターン生成装置にお
いて、簡単なコンポーネントで高い動作速度を実現でき
るようにする。 【解決手段】 記憶装置をランダムアクセスの行われる
パターンメモリ７として設けられており、パターンプロ
セッサ５はパターンメモリ７にパターンデータを列ごと
に格納する。
Description
【０００１】
【発明の属する技術分野】本発明は、生画像データから
パターンデータないしはラスタデータを発生させる少な
くとも１つのパターンプロセッサ（５）と該パターンデ
ータのための記憶装置（７）が設けられている、画像形
成ユニット（１５）を備えた印刷機のためのパターン生
成装置に関する。
パターンデータないしはラスタデータを発生させる少な
くとも１つのパターンプロセッサ（５）と該パターンデ
ータのための記憶装置（７）が設けられている、画像形
成ユニット（１５）を備えた印刷機のためのパターン生
成装置に関する。
【０００２】
【従来の技術】この種の装置はたとえば DE 195 06 425
によって知られている。パターンデータはネットワー
クを介して印刷機につなげられているパターンデータ発
生器（ＲＩＰ）もしくはパターンプロセッサによって発
せられ、ネットワークを介して画像形成ユニットへダイ
レクトに供給されるかまたは印刷機内の大容量記憶装置
にコピー（ダウンロード）され、ローカルで後続処理さ
れる。この場合、パターンデータは生データから形成さ
れ、シーケンシャルなアクセスにより大容量記憶装置に
書き込まれる。このため画像形成ユニットにおいて使用
するために、やはりシーケンシャルなかたちでしかパタ
ーンデータを再び読み出せない。その際、パターンの記
憶、画像形成電子装置へ出力するためのパターンデータ
の伝送ならびに準備処理のためには、必要とされる速度
でデータを確実に供給する目的で大容量かつ高速な媒体
と高い計算能力が必要とされる。それゆえこれまで知ら
れている解決策は高価である。
によって知られている。パターンデータはネットワー
クを介して印刷機につなげられているパターンデータ発
生器（ＲＩＰ）もしくはパターンプロセッサによって発
せられ、ネットワークを介して画像形成ユニットへダイ
レクトに供給されるかまたは印刷機内の大容量記憶装置
にコピー（ダウンロード）され、ローカルで後続処理さ
れる。この場合、パターンデータは生データから形成さ
れ、シーケンシャルなアクセスにより大容量記憶装置に
書き込まれる。このため画像形成ユニットにおいて使用
するために、やはりシーケンシャルなかたちでしかパタ
ーンデータを再び読み出せない。その際、パターンの記
憶、画像形成電子装置へ出力するためのパターンデータ
の伝送ならびに準備処理のためには、必要とされる速度
でデータを確実に供給する目的で大容量かつ高速な媒体
と高い計算能力が必要とされる。それゆえこれまで知ら
れている解決策は高価である。
【０００３】大容量記憶装置としてたとえばＲＡＩＤコ
ントローラが用いられ、これによれば複数の高速なハー
ドディスクが並列で駆動され、それによってパターンデ
ータの記憶および読み出し時のデータスループットが改
善される。この場合、記憶が行われた後ではじめて、も
しくは伝送が行われた後ではじめて、パターンデータの
処理を開始することができる。パターンデータは行ごと
に生成され行ごとに大容量記憶装置に書き込まれ、画像
形成前に列ごとにもしくは FastScan 方向で再び読み出
される。その理由は、公知の画像形成システムは例外な
く列指向で動作するからである。その際、読み出しはデ
ータの行ごとの書き込みよりもかなり長くかかる。なぜ
ならば、記憶媒体の読み出しポインタを絶えず新たにポ
ジショニングしなければならないからである。このため
パターン記憶装置へのシーケンシャルなアクセスによ
り、パターンデータから画像形成電子装置に適合したフ
ォーマットへただちに変換することができなくなる。
ントローラが用いられ、これによれば複数の高速なハー
ドディスクが並列で駆動され、それによってパターンデ
ータの記憶および読み出し時のデータスループットが改
善される。この場合、記憶が行われた後ではじめて、も
しくは伝送が行われた後ではじめて、パターンデータの
処理を開始することができる。パターンデータは行ごと
に生成され行ごとに大容量記憶装置に書き込まれ、画像
形成前に列ごとにもしくは FastScan 方向で再び読み出
される。その理由は、公知の画像形成システムは例外な
く列指向で動作するからである。その際、読み出しはデ
ータの行ごとの書き込みよりもかなり長くかかる。なぜ
ならば、記憶媒体の読み出しポインタを絶えず新たにポ
ジショニングしなければならないからである。このため
パターン記憶装置へのシーケンシャルなアクセスによ
り、パターンデータから画像形成電子装置に適合したフ
ォーマットへただちに変換することができなくなる。
【０００４】しかも従来技術において欠点となっている
のは、処理の行われる場所へのデータの転送に必要とさ
れる時間に対しデータ伝送に使われるネットワークの帯
域幅が影響を及ぼすことである。しかしながらデータ伝
送用の高速ネットワークは高価であり、専用の配線が必
要とされる。
のは、処理の行われる場所へのデータの転送に必要とさ
れる時間に対しデータ伝送に使われるネットワークの帯
域幅が影響を及ぼすことである。しかしながらデータ伝
送用の高速ネットワークは高価であり、専用の配線が必
要とされる。
【０００５】さらに従来技術による欠点を挙げると、画
像形成ユニットに対するパターンデータジェネレータ
（ＲＩＰ）のインタフェースは画像形成ユニットの動作
形態に強く依存している。公知であるのは、ソフトウェ
アによりパターンデータを準備処理して、画像形成電子
装置の必要とする物理的な列指向のフォーマットにする
ことである。その後、ソフトウェアによりパターンデー
タがダイレクトに出力コンポーネント（ＦＩＦＯ）に書
き込まれるようにして、画像形成電子装置への出力が行
われる。ソフトウェアはこのプロセスを、画像形成が終
了するまで画像形成ユニットの各出力ごとおよび各列ご
とに実行しなければならない。このためソフトウェアは
上述のように、画像形成電子装置の必要とするデータの
順序が得られるようパターンデータをソートしなおさな
ければならない。このようなソートは手間がかかるし、
使用される出力チャネル（たとえばレーザダイオード）
の個数とチャネルもしくは画像形成ヘッドの物理的な動
きに殊に左右される。画像形成中、パターンプロセッサ
においてデータ伝送を担当するＣＰＵは、高いデータス
ループット、次のデータのポジションのひっきりなしの
計算ならびにバッファステータスの監視に起因して能力
ぎりぎりまで大きく負担がかかり、速度が高いにもかか
わらず並行して実行される別のタスクについて制約され
るかたちでしか利用できない。また、データ伝送中のデ
ータの欠落を避けることができるよう、出力バッファ
（ＦＩＦＯ）もそれ相応に大きくなければならない。
像形成ユニットに対するパターンデータジェネレータ
（ＲＩＰ）のインタフェースは画像形成ユニットの動作
形態に強く依存している。公知であるのは、ソフトウェ
アによりパターンデータを準備処理して、画像形成電子
装置の必要とする物理的な列指向のフォーマットにする
ことである。その後、ソフトウェアによりパターンデー
タがダイレクトに出力コンポーネント（ＦＩＦＯ）に書
き込まれるようにして、画像形成電子装置への出力が行
われる。ソフトウェアはこのプロセスを、画像形成が終
了するまで画像形成ユニットの各出力ごとおよび各列ご
とに実行しなければならない。このためソフトウェアは
上述のように、画像形成電子装置の必要とするデータの
順序が得られるようパターンデータをソートしなおさな
ければならない。このようなソートは手間がかかるし、
使用される出力チャネル（たとえばレーザダイオード）
の個数とチャネルもしくは画像形成ヘッドの物理的な動
きに殊に左右される。画像形成中、パターンプロセッサ
においてデータ伝送を担当するＣＰＵは、高いデータス
ループット、次のデータのポジションのひっきりなしの
計算ならびにバッファステータスの監視に起因して能力
ぎりぎりまで大きく負担がかかり、速度が高いにもかか
わらず並行して実行される別のタスクについて制約され
るかたちでしか利用できない。また、データ伝送中のデ
ータの欠落を避けることができるよう、出力バッファ
（ＦＩＦＯ）もそれ相応に大きくなければならない。
【０００６】さらに EP 0 566 696 B1 により画像形成
装置が知られており、この場合、回転可能なシリンダの
上に印刷面が配置されている。まずはじめにディジタル
形式の画像情報がたとえば磁気ディスクを介して装置の
コンピュータに引き渡され、さらにそこから後置接続さ
れた制御ユニットへ転送される。印刷面における相前後
する印刷ポイント間の周囲間隔を変更できるようにする
目的で、パターンデータのための補正データがランダム
アクセスメモリ（ＲＡＭ）に格納されている。
装置が知られており、この場合、回転可能なシリンダの
上に印刷面が配置されている。まずはじめにディジタル
形式の画像情報がたとえば磁気ディスクを介して装置の
コンピュータに引き渡され、さらにそこから後置接続さ
れた制御ユニットへ転送される。印刷面における相前後
する印刷ポイント間の周囲間隔を変更できるようにする
目的で、パターンデータのための補正データがランダム
アクセスメモリ（ＲＡＭ）に格納されている。
【０００７】
【発明が解決しようとする課題】本発明の課題は、冒頭
で述べた形式のパターン生成装置において、簡単なコン
ポーネントで高い動作速度を実現できるようにすること
にある。
で述べた形式のパターン生成装置において、簡単なコン
ポーネントで高い動作速度を実現できるようにすること
にある。
【０００８】
【課題を解決するための手段】本発明によればこの課題
は、記憶装置はランダムアクセスのパターンメモリによ
り構成されており、パターンプロセッサは該パターンメ
モリにパターンデータを列ごとに格納することにより解
決される。
は、記憶装置はランダムアクセスのパターンメモリによ
り構成されており、パターンプロセッサは該パターンメ
モリにパターンデータを列ごとに格納することにより解
決される。
【０００９】
【発明の実施の形態】本発明によれば従来技術が拡張さ
れて、生成されたパターンデータをランダムアクセスの
パターンメモリに格納し、それによって画像形成電子装
置による後続のデータ準備処理を不要とした。パターン
データは行ごとに生成され、すでに９０゜だけ回転させ
られて Fastscanフォーマットで列ごとに格納される。
ランダムアクセスが行われるため、書き込み／読み出し
ポインタのポジショニングは不要である。この場合、デ
ータの付加的な準備処理なくパターンプロセス終了後た
だちに画像形成を行うことができる。その際、記憶装置
として用いられるハードディスクでは一般的であるよう
な機械的可動部材やＲＡＩＤコントローラなどのような
高価な専用コンポーネントあるいはデータ伝送用の非常
に高速なネットワークを省くことができる。
れて、生成されたパターンデータをランダムアクセスの
パターンメモリに格納し、それによって画像形成電子装
置による後続のデータ準備処理を不要とした。パターン
データは行ごとに生成され、すでに９０゜だけ回転させ
られて Fastscanフォーマットで列ごとに格納される。
ランダムアクセスが行われるため、書き込み／読み出し
ポインタのポジショニングは不要である。この場合、デ
ータの付加的な準備処理なくパターンプロセス終了後た
だちに画像形成を行うことができる。その際、記憶装置
として用いられるハードディスクでは一般的であるよう
な機械的可動部材やＲＡＩＤコントローラなどのような
高価な専用コンポーネントあるいはデータ伝送用の非常
に高速なネットワークを省くことができる。
【００１０】有利には、パターン生成装置がＤＭＡコン
トローラをもつように構成することができ、これによっ
てパターンメモリから画像形成ユニットへのパターンデ
ータの伝送が制御される。パターンプロセスのＣＰＵの
代わりにＤＭＡコントローラによりパターンデータの伝
送が行われることで数多くの利点が得られる。一方で
は、画像形成におけるパターンプロセッサのＣＰＵの負
荷は本発明によれば僅かであり、その理由は、手間のか
かる計算が不要であり、ＣＰＵとは無関係にＤＭＡコン
トローラによりバックグラウンドで伝送が実行されるか
らである。他方、システムのフレキシビリティも高ま
り、その理由は、画像形成ユニットもしくはレーザダイ
オードのチャネルの個数ならびに画像形成ヘッドの動作
が画像形成ソフトウェアに対し僅かな作用しか及ぼさな
いからであり、つまり本発明によればパターンメモリに
おけるパターンデータ準備処理プロセスとは無関係だか
らである。つまり画像形成電子装置を、ソフトウェアを
変更する必要なく他のタイプに置き換えることができ
る。ＤＭＡ制御されるデータ伝送の速度はＣＰＵ制御さ
れる伝送よりも高く、これによりいっそう高いデータレ
ートを達成できる。その結果として待ち時間が低くなる
ことから、出力バッファ（ＦＩＦＯ）のサイズをそれに
応じて小さくすることができる。
トローラをもつように構成することができ、これによっ
てパターンメモリから画像形成ユニットへのパターンデ
ータの伝送が制御される。パターンプロセスのＣＰＵの
代わりにＤＭＡコントローラによりパターンデータの伝
送が行われることで数多くの利点が得られる。一方で
は、画像形成におけるパターンプロセッサのＣＰＵの負
荷は本発明によれば僅かであり、その理由は、手間のか
かる計算が不要であり、ＣＰＵとは無関係にＤＭＡコン
トローラによりバックグラウンドで伝送が実行されるか
らである。他方、システムのフレキシビリティも高ま
り、その理由は、画像形成ユニットもしくはレーザダイ
オードのチャネルの個数ならびに画像形成ヘッドの動作
が画像形成ソフトウェアに対し僅かな作用しか及ぼさな
いからであり、つまり本発明によればパターンメモリに
おけるパターンデータ準備処理プロセスとは無関係だか
らである。つまり画像形成電子装置を、ソフトウェアを
変更する必要なく他のタイプに置き換えることができ
る。ＤＭＡ制御されるデータ伝送の速度はＣＰＵ制御さ
れる伝送よりも高く、これによりいっそう高いデータレ
ートを達成できる。その結果として待ち時間が低くなる
ことから、出力バッファ（ＦＩＦＯ）のサイズをそれに
応じて小さくすることができる。
【００１１】パターン生成装置を簡単にしそのフレキシ
ビリティをさらに拡大する目的で、パターンメモリとパ
ターンプロセッサＣＰＵが第１のプラグインインタフェ
ースカード上に配置されており、ＤＭＡコントローラと
バッファメモリが第２のプラグインインタフェースカー
ド上に配置されており、それらは標準バスを介して互い
に接続可能である。
ビリティをさらに拡大する目的で、パターンメモリとパ
ターンプロセッサＣＰＵが第１のプラグインインタフェ
ースカード上に配置されており、ＤＭＡコントローラと
バッファメモリが第２のプラグインインタフェースカー
ド上に配置されており、それらは標準バスを介して互い
に接続可能である。
【００１２】次に、図面を参照しながら本発明によるパ
ターン生成装置ならびにパターンデータ処理方法の実施
例について説明する。
ターン生成装置ならびにパターンデータ処理方法の実施
例について説明する。
【００１３】
【実施例】図１に示されているパターン発生装置は前処
理ユニット１を有しており、これはネットワーク３を介
してパターンデータ処理用のパターンプロセッサ５（Ｒ
ＩＰ）と接続されている。さらにパターン発生装置は、
パターンデータ用のランダムアクセスパターンメモリ
（ＲＡＭ）７と、バッファメモリ１１へのパターンデー
タの出力を制御するＤＭＡコントローラ９を有してい
る。バッファメモリ１１は、多数のレーザダイオード１
５をもつ画像形成ユニットの画像電子装置１３と接続さ
れている。この場合、パターンプロセッサ５とそのＣＰ
ＵならびにＲＡＭパターンメモリ７は第１のプラグイン
インタフェースカード１７上に配置されており、標準バ
スたとえば CompactPCI または VMEシステムを介して第
２のプラグインインタフェースカード１９と接続されて
いる。この第２のプラグインインタフェースカード１９
上にはＤＭＡコントローラ９、バッファメモリ１１およ
び場合によっては画像形成電子装置１３もしくはレーザ
制御装置が配置されている。
理ユニット１を有しており、これはネットワーク３を介
してパターンデータ処理用のパターンプロセッサ５（Ｒ
ＩＰ）と接続されている。さらにパターン発生装置は、
パターンデータ用のランダムアクセスパターンメモリ
（ＲＡＭ）７と、バッファメモリ１１へのパターンデー
タの出力を制御するＤＭＡコントローラ９を有してい
る。バッファメモリ１１は、多数のレーザダイオード１
５をもつ画像形成ユニットの画像電子装置１３と接続さ
れている。この場合、パターンプロセッサ５とそのＣＰ
ＵならびにＲＡＭパターンメモリ７は第１のプラグイン
インタフェースカード１７上に配置されており、標準バ
スたとえば CompactPCI または VMEシステムを介して第
２のプラグインインタフェースカード１９と接続されて
いる。この第２のプラグインインタフェースカード１９
上にはＤＭＡコントローラ９、バッファメモリ１１およ
び場合によっては画像形成電子装置１３もしくはレーザ
制御装置が配置されている。
【００１４】前処理ユニット１は、たとえばＰＤＦフォ
ーマットなど慣用の電子フォーマットで記録された生画
像データを処理する。前処理ユニット１は、印刷すべき
画像の各点ごとに種々の印刷インキの階調値を指定する
それらの生画像データを換算する。これにより生画像デ
ータは、それぞれ１つの印刷インキに対応する複数の部
分画像に分解される。さらにたとえば、印刷中に使用す
べきインキや印刷材料ならびに刷版材料についての情報
も考慮される。前処理ユニット１は、較正データセット
に基づきまえもって較正されたデータリストを、ネット
ワーク３を介して複数のパターンプロセッサ５のうちの
１つへそれぞれ転送する。これらのパターンプロセッサ
はそれぞれ、部分画像パターンデータの出力のため多数
のレーザダイオード１５から成る画像形成ユニットに固
定的に対応づけられている。択一的に、画像形成ユニッ
ト１５のためにただ１つのパターンプロセッサ５を設け
るように構成してもよいが、その場合にはデータ伝送は
それ相応にゆっくりになる（簡単にするため図１ではそ
のように描かれている）。
ーマットなど慣用の電子フォーマットで記録された生画
像データを処理する。前処理ユニット１は、印刷すべき
画像の各点ごとに種々の印刷インキの階調値を指定する
それらの生画像データを換算する。これにより生画像デ
ータは、それぞれ１つの印刷インキに対応する複数の部
分画像に分解される。さらにたとえば、印刷中に使用す
べきインキや印刷材料ならびに刷版材料についての情報
も考慮される。前処理ユニット１は、較正データセット
に基づきまえもって較正されたデータリストを、ネット
ワーク３を介して複数のパターンプロセッサ５のうちの
１つへそれぞれ転送する。これらのパターンプロセッサ
はそれぞれ、部分画像パターンデータの出力のため多数
のレーザダイオード１５から成る画像形成ユニットに固
定的に対応づけられている。択一的に、画像形成ユニッ
ト１５のためにただ１つのパターンプロセッサ５を設け
るように構成してもよいが、その場合にはデータ伝送は
それ相応にゆっくりになる（簡単にするため図１ではそ
のように描かれている）。
【００１５】第１のプラグインインタフェースカード１
７上にはパターンプロセッサもしくはＣＰＵ５のほか
に、たとえば２００ＭＢｙｔｅのサイズをもつパターン
メモリ７が配置されている。パターンデータはまずはじ
め生データとして行ごとに（Ｚ１．．Ｚｍ）生成され前
処理ユニット１へ引き渡されて処理され、ついでパター
ンプロセッサ５により引き続き処理されてパターンデー
タが形成され、その後、列ごとに（Ｓ１．．Ｓｎ）Fast
Scanフォーマットでパターンメモリ７に格納される（図
２）。列データは列ごとの格納によりすでに順次連続す
るアドレスで配置されており、それにより非常に高速に
画像形成電子装置１３または外部のハードウェアにより
読み出して出力することができる。画像電子装置１３に
よりパターンデータをさらに準備処理する必要はない。
これにより列ごとにのパターンデータの配向を前提とす
る画像形成を、パターンプロセス終了後ただちに行うこ
とができる。つまり本発明によれば生成されるパターン
データはそのままＲＡＭパターンメモリ７において形成
され、また、そこにそのままおかれる。この場合、パタ
ーンプロセッサ５から画像形成ユニットを備えた印刷機
へパターンデータをダウンロードするステップが省かれ
る。ダイオード１５もしくは相応のバッファメモリ１１
に対するデータ流を、パターンメモリ７からそのままに
発生させることができる。パターンプロセッサはすでに
生成されたすべてのパターンデータをダイレクトにアク
セスすることができ、それらをシーケンシャルに媒体に
書き込む必要がないので、任意の出力フォーマットを簡
単に形成することができる。パターンデータ発生直後に
画像形成を行うことができ、最高速度は使用されている
画像形成電子装置１３によって制約される。
７上にはパターンプロセッサもしくはＣＰＵ５のほか
に、たとえば２００ＭＢｙｔｅのサイズをもつパターン
メモリ７が配置されている。パターンデータはまずはじ
め生データとして行ごとに（Ｚ１．．Ｚｍ）生成され前
処理ユニット１へ引き渡されて処理され、ついでパター
ンプロセッサ５により引き続き処理されてパターンデー
タが形成され、その後、列ごとに（Ｓ１．．Ｓｎ）Fast
Scanフォーマットでパターンメモリ７に格納される（図
２）。列データは列ごとの格納によりすでに順次連続す
るアドレスで配置されており、それにより非常に高速に
画像形成電子装置１３または外部のハードウェアにより
読み出して出力することができる。画像電子装置１３に
よりパターンデータをさらに準備処理する必要はない。
これにより列ごとにのパターンデータの配向を前提とす
る画像形成を、パターンプロセス終了後ただちに行うこ
とができる。つまり本発明によれば生成されるパターン
データはそのままＲＡＭパターンメモリ７において形成
され、また、そこにそのままおかれる。この場合、パタ
ーンプロセッサ５から画像形成ユニットを備えた印刷機
へパターンデータをダウンロードするステップが省かれ
る。ダイオード１５もしくは相応のバッファメモリ１１
に対するデータ流を、パターンメモリ７からそのままに
発生させることができる。パターンプロセッサはすでに
生成されたすべてのパターンデータをダイレクトにアク
セスすることができ、それらをシーケンシャルに媒体に
書き込む必要がないので、任意の出力フォーマットを簡
単に形成することができる。パターンデータ発生直後に
画像形成を行うことができ、最高速度は使用されている
画像形成電子装置１３によって制約される。
【００１６】中間段階またはパターンプロセッサ（ＲＩ
Ｐ）から画像形成ユニット１５への変換なくパターンデ
ータがダイレクトに流れることから、第１のプラグイン
インタフェースカード１７を任意の印刷機における汎用
ユニットとして組み込むことができる。また、９０゜回
転させたデータフォーマットや高速ＲＡＭパターンメモ
リ７へのランダムアクセスにより、手間をかけてフォー
マットを変更することなく様々な画像形成ユニットとつ
なぐことができる。
Ｐ）から画像形成ユニット１５への変換なくパターンデ
ータがダイレクトに流れることから、第１のプラグイン
インタフェースカード１７を任意の印刷機における汎用
ユニットとして組み込むことができる。また、９０゜回
転させたデータフォーマットや高速ＲＡＭパターンメモ
リ７へのランダムアクセスにより、手間をかけてフォー
マットを変更することなく様々な画像形成ユニットとつ
なぐことができる。
【００１７】図１または図３による装置の場合、画像形
成ユニットの各チャネルもしくは各レーザダイオード１
５は、必要とされるパターンデータをバッファメモリ１
１（ＦＩＦＯ）を介してＲＡＭパターンメモリ７からダ
イレクトに読み出す。これはパターンプロセッサ５のＣ
ＰＵの最低限の負荷で、それ自体公知のダイレクトメモ
リアクセス（Direct Memory Access）により行われる。
パターンデータはＤＭＡコントローラ９によりパターン
メモリ７から読み出され、そのまま画像形成ユニットに
おけるレーザダイオード１５の対応するバッファメモリ
１１に書き込まれる。このためには、そのチャネル１５
のためのパターンデータが順次連続するアドレスでパタ
ーンメモリ７内に存在していなければならない（図
２）。第２のプラグインインタフェースカード１９はた
とえば２つの８チャネルＤＭＡコントローラ９と、１６
１Ｋｂｙｔｅ*８のＦＩＦＯ１１と、シーケンスカウン
タのための相応のロジックもしくは画像形成電子装置１
３を有している。画像形成開始にあたりパターンプロセ
ッサ５のＣＰＵは列データの開始アドレスとそのサイズ
つまりＤＭＡコントローラ９のレジスタに伝送すべきデ
ータの量（列の長さ）をプログラミングし、アドレスバ
スとデータバスをＤＭＡコントローラ９に引き渡し、シ
ーケンスをスタートさせる。ＤＭＡコントローラ９は完
全な列データを自主的に読み出し、それをバッファメモ
リ１１へ転送する。この場合、コントローラ９は、パタ
ーンメモリ７からソースデータを読み出すためにメモリ
読み出しサイクルを発生させ、メモリ読み出しプロセス
終了時にバッファメモリ１１に対し次のデータを受け取
れることを通報する。その際にＤＭＡコントローラ９は
自動的に目下の状態つまりバッファメモリ１１の充填状
態を考慮し、バッファがいっぱいであれば短期間、デー
タ伝送を中止し、バッファが再びパターンデータを受け
取れるようになれば伝送を続ける。パターンプロセッサ
５のＣＰＵは伝送終了後に割り込みにより通知され、次
の列のための次の伝送を始めることができる（図４、図
５）。ＣＰＵ５はデータ伝送の終了を待ち、その期間は
別の動作を実行する。その後、ＣＰＵは次のデータの伝
送つまり列の伝送を開始する。このことにより、パター
ンプロセッサ５のＣＰＵにかかる負担をごく僅かにして
最高の性能でデータ伝送が実現される。
成ユニットの各チャネルもしくは各レーザダイオード１
５は、必要とされるパターンデータをバッファメモリ１
１（ＦＩＦＯ）を介してＲＡＭパターンメモリ７からダ
イレクトに読み出す。これはパターンプロセッサ５のＣ
ＰＵの最低限の負荷で、それ自体公知のダイレクトメモ
リアクセス（Direct Memory Access）により行われる。
パターンデータはＤＭＡコントローラ９によりパターン
メモリ７から読み出され、そのまま画像形成ユニットに
おけるレーザダイオード１５の対応するバッファメモリ
１１に書き込まれる。このためには、そのチャネル１５
のためのパターンデータが順次連続するアドレスでパタ
ーンメモリ７内に存在していなければならない（図
２）。第２のプラグインインタフェースカード１９はた
とえば２つの８チャネルＤＭＡコントローラ９と、１６
１Ｋｂｙｔｅ*８のＦＩＦＯ１１と、シーケンスカウン
タのための相応のロジックもしくは画像形成電子装置１
３を有している。画像形成開始にあたりパターンプロセ
ッサ５のＣＰＵは列データの開始アドレスとそのサイズ
つまりＤＭＡコントローラ９のレジスタに伝送すべきデ
ータの量（列の長さ）をプログラミングし、アドレスバ
スとデータバスをＤＭＡコントローラ９に引き渡し、シ
ーケンスをスタートさせる。ＤＭＡコントローラ９は完
全な列データを自主的に読み出し、それをバッファメモ
リ１１へ転送する。この場合、コントローラ９は、パタ
ーンメモリ７からソースデータを読み出すためにメモリ
読み出しサイクルを発生させ、メモリ読み出しプロセス
終了時にバッファメモリ１１に対し次のデータを受け取
れることを通報する。その際にＤＭＡコントローラ９は
自動的に目下の状態つまりバッファメモリ１１の充填状
態を考慮し、バッファがいっぱいであれば短期間、デー
タ伝送を中止し、バッファが再びパターンデータを受け
取れるようになれば伝送を続ける。パターンプロセッサ
５のＣＰＵは伝送終了後に割り込みにより通知され、次
の列のための次の伝送を始めることができる（図４、図
５）。ＣＰＵ５はデータ伝送の終了を待ち、その期間は
別の動作を実行する。その後、ＣＰＵは次のデータの伝
送つまり列の伝送を開始する。このことにより、パター
ンプロセッサ５のＣＰＵにかかる負担をごく僅かにして
最高の性能でデータ伝送が実現される。
【図面の簡単な説明】
【図１】パターン生成装置のブロック図である。
【図２】ＲＡＭパターンメモリに格納されたパターンデ
ータを示す図である。
ータを示す図である。
【図３】パターンデータ読み出しのために重要なコンポ
ーネントのブロック図である。
ーネントのブロック図である。
【図４】データ伝送の基本的な流れを示すフローチャー
トである。
トである。
【図５】ＤＭＡコントローラにより制御されるデータ伝
送の流れを示すフローチャートである。
送の流れを示すフローチャートである。
【符号の説明】 １ 前処理ユニット ３ ネットワーク ５ パターンプロセッサ（ＲＩＰ） ７ パターンメモリ（ＲＡＭ） ９ ＤＭＡコントローラ １１ バッファメモリ（ＦＩＦＯ） １３ 画像形成電子装置 １５ レーザダイオード １７ 第１のプラグインインタフェースカード １９ 第２のプラグインインタフェースカード
フロントページの続き (71)出願人 390009232 Ｋｕｒｆｕｅｒｓｔｅｎ−Ａｎｌａｇｅ 52−60，Ｈｅｉｄｅｌｂｅｒｇ，Ｆｅｄｅ ｒａｌ Ｒｅｐｕｂｌｉｃ ｏｆ Ｇｅｒ ｍａｎｙ (72)発明者 ペーター アイゼレ ドイツ連邦共和国 エストリンゲン ディ ンケルスベルクシュトラーセ ５ Ｆターム(参考） 2C187 AC07 AE07 BF05 FC03 FD01 FD20 5B021 AA01 BB02 BB11 DD07 5B060 CB01 KA03
Claims (7)
- 【請求項１】 生画像データからパターンデータを発生
させる少なくとも１つのパターンプロセッサ（５）と該
パターンデータのための記憶装置（７）が設けられてい
る、画像形成ユニット（１５）を備えた印刷機のための
パターン生成装置において、 前記記憶装置はランダムアクセスのパターンメモリ
（７）により構成されており、前記パターンプロセッサ
（５）は該パターンメモリ（７）にパターンデータを列
ごとに格納することを特徴とする、印刷機のためのパタ
ーン生成装置。 - 【請求項２】 前記のパターンメモリ（７）とパターン
プロセッサ（５）は第１のプラグインインタフェースカ
ード（１５）上に配置されている、請求項１記載のパタ
ーン生成装置。 - 【請求項３】 ＤＭＡコントローラ（９）が設けられて
おり、該コントローラはパターンメモリ（７）から画像
形成ユニット（１３）へのパターンデータの伝送を制御
する、請求項１記載のパターン生成装置。 - 【請求項４】 前記ＤＭＡコントローラ（９）の出力は
バッファメモリ（１１）によりバッファリングされる、
請求項３記載のパターン生成装置。 - 【請求項５】 ＤＭＡコントローラ（９）とバッファメ
モリ（１１）は第２のプラグインインタフェースカード
（１７）上に配置されている、請求項４記載のパターン
生成装置。 - 【請求項６】 印刷機の画像形成ユニット（１５）のた
めのパターンデータ処理方法において、 ａ）パターンデータを生画像データから列ごとに生成す
るステップと、 ｂ）パターンデータをパターンメモリ（７）にランダム
アクセスにより列ごとに格納するステップと、 ｃ）パターンデータを列ごとに読み出して画像形成ユニ
ット（１５）へ送出するステップを有することを特徴と
する、パターンデータ処理方法。 - 【請求項７】 パターンデータの読み出しをＤＭＡコン
トローラ（９）により制御し、読み出されたパターンデ
ータをバッファメモリ（１１）に一時記憶する、請求項
６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10107047.0 | 2001-02-13 | ||
| DE10107047 | 2001-02-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002358176A true JP2002358176A (ja) | 2002-12-13 |
| JP4130740B2 JP4130740B2 (ja) | 2008-08-06 |
Family
ID=7674144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002035687A Expired - Fee Related JP4130740B2 (ja) | 2001-02-13 | 2002-02-13 | 印刷機のためのパターン生成装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4130740B2 (ja) |
| CA (1) | CA2365443C (ja) |
| DE (1) | DE10201998A1 (ja) |
| IL (1) | IL148001A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10360637B4 (de) * | 2003-12-19 | 2010-10-07 | Infineon Technologies Ag | Programmgesteuerte Einheit |
-
2001
- 2001-12-17 CA CA002365443A patent/CA2365443C/en not_active Expired - Fee Related
-
2002
- 2002-01-21 DE DE2002101998 patent/DE10201998A1/de not_active Withdrawn
- 2002-02-04 IL IL148001A patent/IL148001A/en not_active IP Right Cessation
- 2002-02-13 JP JP2002035687A patent/JP4130740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2365443C (en) | 2008-12-09 |
| DE10201998A1 (de) | 2002-08-14 |
| JP4130740B2 (ja) | 2008-08-06 |
| IL148001A (en) | 2007-09-20 |
| IL148001A0 (en) | 2002-09-12 |
| CA2365443A1 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7336380B2 (en) | Raster generation system and method of processing raster data | |
| JP2002358176A (ja) | 印刷機のためのパターン生成装置 | |
| JPH08152977A (ja) | イメージ回転印刷処理方法およびシステム | |
| JP3017713B2 (ja) | ディジタル複写方法 | |
| JP3958141B2 (ja) | 画像処理装置 | |
| JPH1120242A (ja) | 多ポート対応プリンタ装置 | |
| JP2000172630A (ja) | 半導体装置、画像処理装置および印刷装置 | |
| JP3093245B2 (ja) | 画像処理装置および出力制御装置および画像処理システム及びその方法 | |
| JPH11179975A (ja) | カラープリンタ制御装置 | |
| US7380069B2 (en) | Method and apparatus for DMA-generated memory write-back | |
| JPH08267866A (ja) | データ変換装置 | |
| JP2000141835A (ja) | 画像形成装置 | |
| JPH05254184A (ja) | プリンタ装置 | |
| JPH0229357A (ja) | プリンタのインターフェース | |
| JPH09179813A (ja) | Ｄｍａ転送装置 | |
| JP2000235469A (ja) | ネットワークプリンタ、ネットワークおよび印刷処理方法 | |
| JPH11187227A (ja) | 画像形成装置 | |
| JPH04130945A (ja) | 情報処理装置 | |
| JPH10326249A (ja) | Ｄｍａ転送領域の制御方法および装置 | |
| JPH11320985A (ja) | 出力方法及び装置並びに記憶媒体 | |
| JPH08305507A (ja) | ロードバランス調整機能付プリンタ装置 | |
| JPH04152173A (ja) | 画像読取システム | |
| JPS60216378A (ja) | レ−ザプリンタの信号発生装置 | |
| JP2005025527A (ja) | データインタフェース装置及び画像形成装置 | |
| JPH07501498A (ja) | プリンタ・ビデオ・プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |