JP4130740B2 - 印刷機のためのパターン生成装置 - Google Patents
印刷機のためのパターン生成装置 Download PDFInfo
- Publication number
- JP4130740B2 JP4130740B2 JP2002035687A JP2002035687A JP4130740B2 JP 4130740 B2 JP4130740 B2 JP 4130740B2 JP 2002035687 A JP2002035687 A JP 2002035687A JP 2002035687 A JP2002035687 A JP 2002035687A JP 4130740 B2 JP4130740 B2 JP 4130740B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data
- image forming
- memory
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/18—Conditioning data for presenting it to the physical printing elements
- G06K15/1848—Generation of the printable image
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Record Information Processing For Printing (AREA)
- Image Input (AREA)
Description
【発明の属する技術分野】
本発明は、画像形成ユニットを備えた印刷機のためのパターン生成装置であって、該パターン生成装置は、生画像データからパターンデータを発生させる少なくとも1つのパターンプロセッサと該パターンデータのための記憶装置とを有しており、ここで生画像データはそれぞれ1つの印刷インキに相応している、複数の部分画像に分解される形式のものに関する。
【0002】
【従来の技術】
この種の装置はたとえば DE 195 06 425 によって知られている。パターンデータはネットワークを介して印刷機につなげられているパターンデータ発生器(RIP)もしくはパターンプロセッサによって発せられ、ネットワークを介して画像形成ユニットへダイレクトに供給されるかまたは印刷機内の大容量記憶装置にコピー(ダウンロード)され、ローカルで後続処理される。この場合、パターンデータは生データから形成され、シーケンシャルなアクセスにより大容量記憶装置に書き込まれる。このため画像形成ユニットにおいて使用するために、やはりシーケンシャルなかたちでしかパターンデータを再び読み出せない。その際、パターンの記憶、画像形成電子装置へ出力するためのパターンデータの伝送ならびに準備処理のためには、必要とされる速度でデータを確実に供給する目的で大容量かつ高速な媒体と高い計算能力が必要とされる。それゆえこれまで知られている解決策は高価である。
【0003】
大容量記憶装置としてたとえばRAIDコントローラが用いられ、これによれば複数の高速なハードディスクが並列で駆動され、それによってパターンデータの記憶および読み出し時のデータスループットが改善される。この場合、記憶が行われた後ではじめて、もしくは伝送が行われた後ではじめて、パターンデータの処理を開始することができる。パターンデータは行ごとに生成され行ごとに大容量記憶装置に書き込まれ、画像形成前に列ごとにもしくは FastScan 方向で再び読み出される。その理由は、公知の画像形成システムは例外なく列指向で動作するからである。その際、読み出しはデータの行ごとの書き込みよりもかなり長くかかる。なぜならば、記憶媒体の読み出しポインタを絶えず新たにポジショニングしなければならないからである。このためパターン記憶装置へのシーケンシャルなアクセスにより、パターンデータから画像形成電子装置に適合したフォーマットへただちに変換することができなくなる。
【0004】
しかも従来技術において欠点となっているのは、処理の行われる場所へのデータの転送に必要とされる時間に対しデータ伝送に使われるネットワークの帯域幅が影響を及ぼすことである。しかしながらデータ伝送用の高速ネットワークは高価であり、専用の配線が必要とされる。
【0005】
さらに従来技術による欠点を挙げると、画像形成ユニットに対するパターンデータジェネレータ(RIP)のインタフェースは画像形成ユニットの動作形態に強く依存している。公知であるのは、ソフトウェアによりパターンデータを準備処理して、画像形成電子装置の必要とする物理的な列指向のフォーマットにすることである。その後、ソフトウェアによりパターンデータがダイレクトに出力コンポーネント(FIFO)に書き込まれるようにして、画像形成電子装置への出力が行われる。ソフトウェアはこのプロセスを、画像形成が終了するまで画像形成ユニットの各出力ごとおよび各列ごとに実行しなければならない。このためソフトウェアは上述のように、画像形成電子装置の必要とするデータの順序が得られるようパターンデータをソートしなおさなければならない。このようなソートは手間がかかるし、使用される出力チャネル(たとえばレーザダイオード)の個数とチャネルもしくは画像形成ヘッドの物理的な動きに殊に左右される。画像形成中、パターンプロセッサにおいてデータ伝送を担当するCPUは、高いデータスループット、次のデータのポジションのひっきりなしの計算ならびにバッファステータスの監視に起因して能力ぎりぎりまで大きく負担がかかり、速度が高いにもかかわらず並行して実行される別のタスクについて制約されるかたちでしか利用できない。また、データ伝送中のデータの欠落を避けることができるよう、出力バッファ(FIFO)もそれ相応に大きくなければならない。
【0006】
さらに EP 0 566 696 B1 により画像形成装置が知られており、この場合、回転可能なシリンダの上に印刷面が配置されている。まずはじめにディジタル形式の画像情報がたとえば磁気ディスクを介して装置のコンピュータに引き渡され、さらにそこから後置接続された制御ユニットへ転送される。印刷面における相前後する印刷ポイント間の周囲間隔を変更できるようにする目的で、パターンデータのための補正データがランダムアクセスメモリ(RAM)に格納されている。
【0007】
【発明が解決しようとする課題】
本発明の課題は、冒頭で述べた形式のパターン生成装置において、簡単なコンポーネントで高い動作速度を実現できるようにすることにある。
【0008】
【課題を解決するための手段】
本発明によればこの課題は、冒頭に述べた形式の装置において、記憶装置はランダムアクセスのパターンメモリにより構成されており、記憶装置および前記パターンプロセッサは第1のプラグインインタフェースカードに配置されており、かつ分解された生画像データは前記パターンプロセッサにおいてパターンデータに処理されかつ該分解された生画像データから生成されたパターンデータは列ごとに前記パターンプロセッサに格納されることにより解決される。
【0009】
【発明の実施の形態】
本発明によれば従来技術が拡張されて、生成されたパターンデータをランダムアクセスのパターンメモリに格納し、それによって画像形成電子装置による後続のデータ準備処理を不要とした。パターンデータは行ごとに生成され、すでに90゜だけ回転させられて Fastscanフォーマットで列ごとに格納される。ランダムアクセスが行われるため、書き込み/読み出しポインタのポジショニングは不要である。この場合、データの付加的な準備処理なくパターンプロセス終了後ただちに画像形成を行うことができる。その際、記憶装置として用いられるハードディスクでは一般的であるような機械的可動部材やRAIDコントローラなどのような高価な専用コンポーネントあるいはデータ伝送用の非常に高速なネットワークを省くことができる。
【0010】
有利には、パターン生成装置がDMAコントローラをもつように構成することができ、これによってパターンメモリから画像形成ユニットへのパターンデータの伝送が制御される。パターンプロセスのCPUの代わりにDMAコントローラによりパターンデータの伝送が行われることで数多くの利点が得られる。一方では、画像形成におけるパターンプロセッサのCPUの負荷は本発明によれば僅かであり、その理由は、手間のかかる計算が不要であり、CPUとは無関係にDMAコントローラによりバックグラウンドで伝送が実行されるからである。他方、システムのフレキシビリティも高まり、その理由は、画像形成ユニットもしくはレーザダイオードのチャネルの個数ならびに画像形成ヘッドの動作が画像形成ソフトウェアに対し僅かな作用しか及ぼさないからであり、つまり本発明によればパターンメモリにおけるパターンデータ準備処理プロセスとは無関係だからである。つまり画像形成電子装置を、ソフトウェアを変更する必要なく他のタイプに置き換えることができる。DMA制御されるデータ伝送の速度はCPU制御される伝送よりも高く、これによりいっそう高いデータレートを達成できる。その結果として待ち時間が低くなることから、出力バッファ(FIFO)のサイズをそれに応じて小さくすることができる。
【0011】
パターン生成装置を簡単にしそのフレキシビリティをさらに拡大する目的で、パターンメモリとパターンプロセッサCPUが第1のプラグインインタフェースカード上に配置されており、DMAコントローラとバッファメモリが第2のプラグインインタフェースカード上に配置されており、それらは標準バスを介して互いに接続可能である。
【0012】
次に、図面を参照しながら本発明によるパターン生成装置ならびにパターンデータ処理方法の実施例について説明する。
【0013】
【実施例】
図1に示されているパターン発生装置は前処理ユニット1を有しており、これはネットワーク3を介してパターンデータ処理用のパターンプロセッサ5(RIP)と接続されている。さらにパターン発生装置は、パターンデータ用のランダムアクセスパターンメモリ(RAM)7と、バッファメモリ11へのパターンデータの出力を制御するDMAコントローラ9を有している。バッファメモリ11は、多数のレーザダイオード15をもつ画像形成ユニットの画像電子装置13と接続されている。この場合、パターンプロセッサ5とそのCPUならびにRAMパターンメモリ7は第1のプラグインインタフェースカード17上に配置されており、標準バスたとえば CompactPCI または VMEシステムを介して第2のプラグインインタフェースカード19と接続されている。この第2のプラグインインタフェースカード19上にはDMAコントローラ9、バッファメモリ11および場合によっては画像形成電子装置13もしくはレーザ制御装置が配置されている。
【0014】
前処理ユニット1は、たとえばPDFフォーマットなど慣用の電子フォーマットで記録された生画像データを処理する。前処理ユニット1は、印刷すべき画像の各点ごとに種々の印刷インキの階調値を指定するそれらの生画像データを換算する。これにより生画像データは、それぞれ1つの印刷インキに対応する複数の部分画像に分解される。さらにたとえば、印刷中に使用すべきインキや印刷材料ならびに刷版材料についての情報も考慮される。前処理ユニット1は、較正データセットに基づきまえもって較正されたデータリストを、ネットワーク3を介して複数のパターンプロセッサ5のうちの1つへそれぞれ転送する。これらのパターンプロセッサはそれぞれ、部分画像パターンデータの出力のため多数のレーザダイオード15から成る画像形成ユニットに固定的に対応づけられている。択一的に、画像形成ユニット15のためにただ1つのパターンプロセッサ5を設けるように構成してもよいが、その場合にはデータ伝送はそれ相応にゆっくりになる(簡単にするため図1ではそのように描かれている)。
【0015】
第1のプラグインインタフェースカード17上にはパターンプロセッサもしくはCPU5のほかに、たとえば200MByteのサイズをもつパターンメモリ7が配置されている。パターンデータはまずはじめ生データとして行ごとに(Z1..Zm)生成され前処理ユニット1へ引き渡されて処理され、ついでパターンプロセッサ5により引き続き処理されてパターンデータが形成され、その後、列ごとに(S1..Sn)FastScanフォーマットでパターンメモリ7に格納される(図2)。列データは列ごとの格納によりすでに順次連続するアドレスで配置されており、それにより非常に高速に画像形成電子装置13または外部のハードウェアにより読み出して出力することができる。画像電子装置13によりパターンデータをさらに準備処理する必要はない。これにより列ごとにのパターンデータの配向を前提とする画像形成を、パターンプロセス終了後ただちに行うことができる。つまり本発明によれば生成されるパターンデータはそのままRAMパターンメモリ7において形成され、また、そこにそのままおかれる。この場合、パターンプロセッサ5から画像形成ユニットを備えた印刷機へパターンデータをダウンロードするステップが省かれる。ダイオード15もしくは相応のバッファメモリ11に対するデータ流を、パターンメモリ7からそのままに発生させることができる。パターンプロセッサはすでに生成されたすべてのパターンデータをダイレクトにアクセスすることができ、それらをシーケンシャルに媒体に書き込む必要がないので、任意の出力フォーマットを簡単に形成することができる。パターンデータ発生直後に画像形成を行うことができ、最高速度は使用されている画像形成電子装置13によって制約される。
【0016】
中間段階またはパターンプロセッサ(RIP)から画像形成ユニット15への変換なくパターンデータがダイレクトに流れることから、第1のプラグインインタフェースカード17を任意の印刷機における汎用ユニットとして組み込むことができる。また、90゜回転させたデータフォーマットや高速RAMパターンメモリ7へのランダムアクセスにより、手間をかけてフォーマットを変更することなく様々な画像形成ユニットとつなぐことができる。
【0017】
図1または図3による装置の場合、画像形成ユニットの各チャネルもしくは各レーザダイオード15は、必要とされるパターンデータをバッファメモリ11(FIFO)を介してRAMパターンメモリ7からダイレクトに読み出す。これはパターンプロセッサ5のCPUの最低限の負荷で、それ自体公知のダイレクトメモリアクセス(Direct Memory Access)により行われる。パターンデータはDMAコントローラ9によりパターンメモリ7から読み出され、そのまま画像形成ユニットにおけるレーザダイオード15の対応するバッファメモリ11に書き込まれる。このためには、そのチャネル15のためのパターンデータが順次連続するアドレスでパターンメモリ7内に存在していなければならない(図2)。第2のプラグインインタフェースカード19はたとえば2つの8チャネルDMAコントローラ9と、161Kbyte*8のFIFO11と、シーケンスカウンタのための相応のロジックもしくは画像形成電子装置13を有している。画像形成開始にあたりパターンプロセッサ5のCPUは列データの開始アドレスとそのサイズつまりDMAコントローラ9のレジスタに伝送すべきデータの量(列の長さ)をプログラミングし、アドレスバスとデータバスをDMAコントローラ9に引き渡し、シーケンスをスタートさせる。DMAコントローラ9は完全な列データを自主的に読み出し、それをバッファメモリ11へ転送する。この場合、コントローラ9は、パターンメモリ7からソースデータを読み出すためにメモリ読み出しサイクルを発生させ、メモリ読み出しプロセス終了時にバッファメモリ11に対し次のデータを受け取れることを通報する。その際にDMAコントローラ9は自動的に目下の状態つまりバッファメモリ11の充填状態を考慮し、バッファがいっぱいであれば短期間、データ伝送を中止し、バッファが再びパターンデータを受け取れるようになれば伝送を続ける。パターンプロセッサ5のCPUは伝送終了後に割り込みにより通知され、次の列のための次の伝送を始めることができる(図4、図5)。CPU5はデータ伝送の終了を待ち、その期間は別の動作を実行する。その後、CPUは次のデータの伝送つまり列の伝送を開始する。このことにより、パターンプロセッサ5のCPUにかかる負担をごく僅かにして最高の性能でデータ伝送が実現される。
【図面の簡単な説明】
【図1】パターン生成装置のブロック図である。
【図2】RAMパターンメモリに格納されたパターンデータを示す図である。
【図3】パターンデータ読み出しのために重要なコンポーネントのブロック図である。
【図4】データ伝送の基本的な流れを示すフローチャートである。
【図5】DMAコントローラにより制御されるデータ伝送の流れを示すフローチャートである。
【符号の説明】
1 前処理ユニット
3 ネットワーク
5 パターンプロセッサ(RIP)
7 パターンメモリ(RAM)
9 DMAコントローラ
11 バッファメモリ(FIFO)
13 画像形成電子装置
15 レーザダイオード
17 第1のプラグインインタフェースカード
19 第2のプラグインインタフェースカード
Claims (4)
- 画像形成ユニット(15)を備えた印刷機のためのパターン生成装置であって、該パターン生成装置は、生画像データからパターンデータを発生させる少なくとも1つのパターンプロセッサ(5)と該パターンデータのための記憶装置(7)とを有しており、生画像データはそれぞれ1つの印刷インキに相応している、複数の部分画像に分解される形式のものにおいて、
前記記憶装置はランダムアクセスのパターンメモリ(7)により構成されており、
前記記憶装置(7)および前記パターンプロセッサ(5)は第1のプラグインインタフェースカード(17)に配置されており、かつ
前記分解された生画像データは前記パターンプロセッサ(5)においてパターンデータに処理されかつ該分解された生画像データから生成されたパターンデータは列ごとに前記パターンプロセッサ(5)に格納される
ことを特徴とする、印刷機のためのパターン生成装置。 - DMAコントローラ(9)が設けられており、該コントローラはパターンメモリ(7)から画像形成ユニット(13)へのパターンデータの伝送を制御する、請求項1記載のパターン生成装置。
- 前記DMAコントローラ(9)の出力はバッファメモリ(11)によりバッファリングされる、請求項3記載のパターン生成装置。
- DMAコントローラ(9)とバッファメモリ(11)は第2のプラグインインタフェースカード(19)上に配置されている、請求項3記載のパターン生成装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10107047.0 | 2001-02-13 | ||
DE10107047 | 2001-02-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002358176A JP2002358176A (ja) | 2002-12-13 |
JP4130740B2 true JP4130740B2 (ja) | 2008-08-06 |
Family
ID=7674144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002035687A Expired - Fee Related JP4130740B2 (ja) | 2001-02-13 | 2002-02-13 | 印刷機のためのパターン生成装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4130740B2 (ja) |
CA (1) | CA2365443C (ja) |
DE (1) | DE10201998A1 (ja) |
IL (1) | IL148001A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10360637B4 (de) * | 2003-12-19 | 2010-10-07 | Infineon Technologies Ag | Programmgesteuerte Einheit |
-
2001
- 2001-12-17 CA CA002365443A patent/CA2365443C/en not_active Expired - Fee Related
-
2002
- 2002-01-21 DE DE2002101998 patent/DE10201998A1/de not_active Withdrawn
- 2002-02-04 IL IL148001A patent/IL148001A/en not_active IP Right Cessation
- 2002-02-13 JP JP2002035687A patent/JP4130740B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE10201998A1 (de) | 2002-08-14 |
IL148001A0 (en) | 2002-09-12 |
JP2002358176A (ja) | 2002-12-13 |
CA2365443A1 (en) | 2002-08-13 |
CA2365443C (en) | 2008-12-09 |
IL148001A (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7336380B2 (en) | Raster generation system and method of processing raster data | |
JP4130740B2 (ja) | 印刷機のためのパターン生成装置 | |
CN1055340C (zh) | 打印机的输入缓冲装置和数据输入方法 | |
CN104461406B (zh) | 一种打印输出方法及装置 | |
JP2711673B2 (ja) | 画像データ転送制御方式及び装置 | |
JPH11348358A (ja) | 画像形成装置 | |
JPH1120242A (ja) | 多ポート対応プリンタ装置 | |
JP2008093942A (ja) | 印刷装置 | |
JP2000172630A (ja) | 半導体装置、画像処理装置および印刷装置 | |
JPH11179975A (ja) | カラープリンタ制御装置 | |
JPH09179813A (ja) | Dma転送装置 | |
JPS63250736A (ja) | 画像デ−タ処理装置 | |
JPH04130945A (ja) | 情報処理装置 | |
WO2000054218A1 (en) | Bit string conversion device | |
JP2000141835A (ja) | 画像形成装置 | |
JPH0229357A (ja) | プリンタのインターフェース | |
JPH1145333A (ja) | スキャナインタフェース回路 | |
JPH03213361A (ja) | ページプリンタ | |
JPH05254184A (ja) | プリンタ装置 | |
JPS62152040A (ja) | シリアルプリンタのデ−タ転送方式 | |
JP2000115480A (ja) | 画像読取装置 | |
JPH08267866A (ja) | データ変換装置 | |
JPH04140163A (ja) | 印刷装置 | |
JPH02185460A (ja) | 複数ページ画像の出力処理方式 | |
JPH04244867A (ja) | キャラクタフォントデータの配列転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |