JP2002352706A - 電界放射型電子源の製造方法 - Google Patents

電界放射型電子源の製造方法

Info

Publication number
JP2002352706A
JP2002352706A JP2001159626A JP2001159626A JP2002352706A JP 2002352706 A JP2002352706 A JP 2002352706A JP 2001159626 A JP2001159626 A JP 2001159626A JP 2001159626 A JP2001159626 A JP 2001159626A JP 2002352706 A JP2002352706 A JP 2002352706A
Authority
JP
Japan
Prior art keywords
layer
electrode
polycrystalline silicon
porous
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001159626A
Other languages
English (en)
Other versions
JP3648599B2 (ja
Inventor
Tsutomu Kunugibara
勉 櫟原
Takuya Komoda
卓哉 菰田
Koichi Aizawa
浩一 相澤
Yoshiaki Honda
由明 本多
Yoshifumi Watabe
祥文 渡部
Takashi Hatai
崇 幡井
Toru Baba
徹 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001159626A priority Critical patent/JP3648599B2/ja
Priority to TW91114073A priority patent/TW564454B/zh
Publication of JP2002352706A publication Critical patent/JP2002352706A/ja
Application granted granted Critical
Publication of JP3648599B2 publication Critical patent/JP3648599B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】絶縁耐圧の向上および長寿命化が可能な電界放
射型電子源の製造方法を提供する。 【解決手段】導電性基板を構成するn形シリコン基板1
上に多結晶シリコン層3を形成した後、陽極酸化処理工
程にて多結晶シリコン層3を多孔質化して多結晶シリコ
ンのグレインおよびシリコン微結晶を含む多孔質多結晶
シリコン層4を形成する。その後、酸化工程にて多孔質
多結晶シリコン層4を酸化して強電界ドリフト層6を形
成する。強電界ドリフト層6を形成した後、表面電極7
を形成する。陽極酸化処理工程と酸化工程との間の指定
期間には多孔質多結晶シリコン層4を大気に曝さないよ
うにしてシリコン微結晶の表面への自然酸化膜の形成を
防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源の製造方法
に関するものである。
【0002】
【従来の技術】従来より、導電性基板の一表面側に酸化
した多孔質半導体層よりなる強電界ドリフト層を形成
し、強電界ドリフト層上に表面電極を形成した電界放射
型電子源が提案されている。なお、導電性基板として
は、例えば、抵抗率が導体の導電率に比較的近い半導体
基板、金属基板、ガラス基板(絶縁性基板)の一表面に
導電性層を形成したものなどが用いられている。
【0003】この種の電界放射型電子源は、例えば、図
5に示すように導電性基板としてのn形シリコン基板1
の主表面側に酸化した多孔質多結晶シリコン層よりなる
強電界ドリフト層6’が形成され、強電界ドリフト層
6’上に表面電極7が形成されている。また、n形シリ
コン基板1の裏面にはオーミック電極2が形成されてい
る。なお、図5に示す例では、n形シリコン基板1と強
電界ドリフト層6’との間にノンドープの多結晶シリコ
ン層よりなる半導体層3を介在させてあるが、半導体層
3を介在させずにn形シリコン基板1の主表面上に強電
界ドリフト層6’を形成した構成も提案されている。
【0004】図5に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7がn形シリ
コン基板1(オーミック電極2)に対して高電位側(正
極)となるように表面電極7とn形シリコン基板1との
間に直流電圧Vpsを印加するとともに、コレクタ電極2
1が表面電極7に対して高電位側となるようにコレクタ
電極21と表面電極7との間に直流電圧Vcを印加す
る。各直流電圧Vps,Vcを適宜に設定すれば、n形シ
リコン基板1から注入された電子が強電界ドリフト層
6’をドリフトし表面電極7を通して放出される(な
お、図5中の一点鎖線は表面電極7を通して放出された
電子e-の流れを示す)。表面電極7には仕事関数の小
さな材料(例えば、金)が採用され、表面電極7の膜厚
は10〜15nm程度に設定されている。
【0005】上述の構成を有する電界放射型電子源1
0’では、表面電極7とオーミック電極2との間に流れ
る電流をダイオード電流Ipsと呼び、コレクタ電極21
と表面電極7との間に流れる電流をエミッション電流
(放出電子電流)Ieと呼ぶことにすれば(図5参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率が高
くなる。なお、この電界放射型電子源10’では、表面
電極7とオーミック電極2との間に印加する直流電圧V
psを10〜20V程度の低電圧としても電子を放出させ
ることができる。
【0006】この電界放射型電子源10’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。
【0007】ところで、上述の電界放射型電子源10’
の製造プロセスにおいて強電界ドリフト層6’を形成す
るにあたっては、導電性基板たるn形シリコン基板1の
一表面側にノンドープの多結晶シリコン層を堆積させる
成膜工程と、この多結晶シリコン層を陽極酸化すること
により多結晶シリコンのグレインおよびシリコン微結晶
を含む多孔質多結晶シリコン層を形成する陽極酸化処理
工程と、多孔質多結晶シリコン層を急速加熱法によって
酸化してグレインおよびシリコン微結晶の表面にそれぞ
れ薄い酸化膜を形成する酸化工程とを有している。ここ
において、陽極酸化処理工程は、陽極酸化に用いる電解
液としてフッ化水素水溶液とエタノールとを略1:1で
混合した混合液を用いている。また、酸化工程では、ラ
ンプアニール装置を用い、基板温度を乾燥酸素中で室温
から900℃まで短時間で上昇させた後、基板温度を9
00℃で1時間維持することで酸化し、その後、基板温
度を室温まで下降させている。
【0008】上述のようにして形成された強電界ドリフ
ト層6’は、図6に示すように、少なくとも、柱状の多
結晶シリコンのグレイン51と、グレイン51の表面に
形成された薄いシリコン酸化膜52と、グレイン51間
に介在するナノメータオーダのシリコン微結晶63と、
シリコン微結晶63の表面に形成され当該シリコン微結
晶63の結晶粒径よりも小さな膜厚のシリコン酸化膜6
4とから構成されると考えられる。すなわち、強電界ド
リフト層6’は、陽極酸化処理を行う前の多結晶シリコ
ン層に含まれていた各グレインの表面が多孔質化し各グ
レインの中心部分では結晶状態が維持されているものと
考えられる。したがって、強電界ドリフト層6’に印加
された電界の大部分はシリコン酸化膜64を集中的に通
り、注入された電子はシリコン酸化膜64を通る強電界
により加速されグレイン51間を表面に向かって図6中
の矢印Aの向き(図6中の上方向)へドリフトするの
で、電子放出効率を向上させることができる。ここにお
いて、電界放射型電子源10’は、シリコン微結晶63
のサイズ(結晶粒径)およびシリコン酸化膜64の膜厚
それぞれを電子の平均自由行程以下にすることで起こる
弾道性伝導現象を利用している。なお、強電界ドリフト
層6’の表面に到達した電子はホットエレクトロンであ
ると考えられ、表面電極7を容易にトンネルし真空中に
放出される。
【0009】上述の電界放射型電子源10’では、導電
性基板としてn形シリコン基板を用いているが、図7に
示すように、ガラス基板からなる絶縁性基板11の一表
面に導電性層12を形成したものを用いた電界放射型電
子源10’も提案されている。ここに、図5の電界放射
型電子源10’と同様の構成要素には同一の符号を付し
て説明を省略する。なお、図7に示す構成の電界放射型
電子源10’の強電界ドリフト層6’は上述の成膜工
程、陽極酸化処理工程、酸化工程により形成される。
【0010】図7に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が導電性層
12に対して高電位側(正極)となるように表面電極7
と導電性層12との間に直流電圧Vpsを印加するととも
に、コレクタ電極21が表面電極7に対して高電位側と
なるようにコレクタ電極21と表面電極7との間に直流
電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設
定すれば、導電性層12から注入された電子が強電界ド
リフト層6’をドリフトし表面電極7を通して放出され
る(なお、図7中の一点鎖線は表面電極7を通して放出
された電子e-の流れを示す。)図7に示す構成の電界
放射型電子源10’では、表面電極7と導電性層12と
の間に流れる電流をダイオード電流Ipsと呼び、コレク
タ電極21と表面電極7との間に流れる電流をエミッシ
ョン電流(放出電子電流)Ieと呼ぶことにすれば(図
7参照)、ダイオード電流Ipsに対するエミッション電
流Ieの比率(=Ie/Ips)が大きいほど電子放出効率
が高くなる。なお、この電界放射型電子源10’では、
表面電極7と導電性層12との間に印加する直流電圧V
psを10〜20V程度の低電圧としても電子を放出させ
ることができる。
【0011】
【発明が解決しようとする課題】ところで、上記各従来
構成における強電界ドリフト層6’は、その形成過程に
おいて、陽極酸化処理工程後の多孔質多結晶シリコン層
が活性であり、陽極酸化処理工程と酸化工程との間(例
えば、仕掛品の停滞期間)に大気に曝されると、多孔質
多結晶シリコン層を構成しているシリコン微結晶および
多結晶シリコンのグレインの表面に自然酸化膜が形成さ
れてしまうので、自然酸化膜が上述のシリコン酸化膜5
2,64の絶縁耐性に悪影響を及ぼし、絶縁破壊による
電子源の破壊や短寿命化の原因になる恐れがあった。す
なわち、シリコン酸化膜52,64はナノメータオーダ
の薄い酸化膜であるから、シリコン酸化膜52,64の
膜厚全体における自然酸化膜の膜厚の相対的な割合が高
く、自然酸化膜が存在することが原因で欠陥密度の高い
シリコン酸化膜52,64が形成されたり、シリコン酸
化膜52,64の膜厚制御が難しくなり、結果的に絶縁
耐圧不良などを発生し、歩留まりが低下してしまうもの
と考えられる。
【0012】本発明は上記事由に鑑みて為されたもので
あり、その目的は、絶縁耐圧の向上および長寿命化が可
能な電界放射型電子源の製造方法を提供することにあ
る。
【0013】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、下部電極と、下部電極に対向す
る表面電極と、下部電極と表面電極との間に介在する酸
化した多孔質半導体層よりなる強電界ドリフト層とを備
え、強電界ドリフト層がナノメータオーダの半導体微結
晶と半導体微結晶の表面に形成され当該半導体微結晶の
結晶粒径よりも小さな膜厚の酸化膜とを有し、下部電極
と表面電極との間に表面電極を高電位側として電圧を印
加することにより下部電極から注入された電子が強電界
ドリフト層をドリフトし表面電極を通して放出される電
界放射型電子源の製造方法であって、前記強電界ドリフ
ト層の形成にあたっては、陽極酸化により半導体微結晶
を含む多孔質半導体層を形成する陽極酸化処理工程と、
多孔質半導体層を酸化して半導体微結晶の表面に酸化膜
を形成する酸化工程とを有し、陽極酸化処理工程と酸化
工程との間の指定期間に多孔質半導体層を大気に曝さな
いようにして半導体微結晶の表面への自然酸化膜の形成
を防止するようにしたことを特徴とし、陽極酸化処理工
程と酸化工程との間の指定期間に半導体微結晶の表面に
自然酸化膜が形成されるのを防止することができ、酸化
工程で半導体微結晶の表面に形成される酸化膜の品質を
向上できることになり、従来に比べて絶縁耐圧の向上お
よび長寿命化が可能な電界放射型電子源を提供できる。
【0014】請求項2の発明は、請求項1の発明におい
て、前記指定期間には前記多孔質半導体層の表面を非酸
化性の液体で覆うので、例えば陽極酸化処理工程でリン
スに非酸化性の液体を用いた場合、その非酸化性の液体
を利用して自然酸化膜の形成を防止することができる。
【0015】請求項3の発明は、請求項2の発明におい
て、前記液体がアルコールであり、陽極酸化処理工程で
リンスにアルコールを用いた場合、そのアルコールを利
用することが可能になるとともに前記液体の取り扱いが
容易になり、しかも、前記多孔質半導体層の汚染を抑制
できる。
【0016】請求項4の発明は、請求項1の発明におい
て、前記指定期間の雰囲気を不活性ガスとしたので、前
記多孔質半導体層の汚染を抑制できる。
【0017】請求項5の発明は、請求項1の発明におい
て、前記指定期間には少なくとも前記多孔質半導体層を
真空中に保つので、前記多孔質半導体層への不純物の付
着を抑制できる。
【0018】請求項6の発明は、請求項1ないし請求項
5の発明において、前記酸化工程が、前記多孔質半導体
層を電気化学的に酸化する工程であるので、従来のよう
な急速加熱法による酸化工程に比べてプロセス温度の低
温化を図れる。
【0019】
【発明の実施の形態】(実施形態1)本実施形態では、
導電性基板として抵抗率が導体の抵抗率に比較的近い単
結晶のn形シリコン基板(例えば、抵抗率が略0.01
Ωcm〜0.02Ωcmの(100)基板)を用いてい
る。
【0020】本実施形態の電界放射型電子源10は、図
2に示すように、導電性基板たるn形シリコン基板1の
主表面側に酸化した多孔質多結晶シリコン層よりなる強
電界ドリフト層6が形成され、強電界ドリフト層6上に
導電性薄膜(例えば、金薄膜)よりなる表面電極7が形
成され、n形シリコン基板1の裏面にオーミック電極2
が形成されている。なお、本実施形態では、n形シリコ
ン基板1が下部電極を構成している。したがって、表面
電極7は下部電極に対向しており、下部電極と表面電極
7との間に強電界ドリフト層6が介在している。
【0021】図2に示す構成の電界放射型電子源10で
は、表面電極7を真空中に配置するとともに表面電極7
に対向してコレクタ電極21を配置し、表面電極7をn
形シリコン基板1(オーミック電極2)に対して正極と
して直流電圧Vpsを印加するとともに、コレクタ電極2
1を表面電極7に対して正極として直流電圧Vcを印加
することにより、n形シリコン基板1から注入された電
子が強電界ドリフト層6をドリフトし表面電極7を通し
て放出される(なお、図2中の一点鎖線は表面電極7を
通して放出された電子e-の流れを示す)。したがっ
て、表面電極7としては、仕事関数の小さな材料を用い
ることが望ましい。ここにおいて、表面電極7とn形シ
リコン基板1(オーミック電極2)との間に流れる電流
をダイオード電流Ipsと称し、コレクタ電極21と表面
電極7との間に流れる電流を放出電子電流Ieと称し、
ダイオード電流Ipsに対する放出電子電流Ieが大きい
(Ie/Ipsが大きい)ほど電子放出効率が高くなる。
【0022】強電界ドリフト層6は、従来例で説明した
図6のように、少なくとも、柱状の多結晶シリコンのグ
レイン51と、グレイン51の表面に形成された薄いシ
リコン酸化膜52と、グレイン51間に介在するナノメ
ータオーダのシリコン微結晶63と、シリコン微結晶6
3の表面に形成され当該シリコン微結晶63の結晶粒径
よりも小さな膜厚の酸化膜たるシリコン酸化膜64とか
ら構成されると考えられる。すなわち、強電界ドリフト
層6は、陽極酸化処理を行う前の多結晶シリコン層に含
まれていた各グレインの表面が多孔質化し各グレインの
中心部分では結晶状態が維持されているものと考えられ
る。したがって、強電界ドリフト層6に印加された電界
の大部分はシリコン酸化膜64を集中的に通り、注入さ
れた電子はシリコン酸化膜64を通る強電界により加速
されグレイン51間を表面に向かって図6中の矢印Aの
向き(図6中の上方向)へドリフトするので、電子放出
効率を向上させることができる。ここにおいて、電界放
射型電子源10は、シリコン微結晶63のサイズ(結晶
粒径)およびシリコン酸化膜64の膜厚それぞれを電子
の平均自由行程以下にすることで起こる弾道性伝導現象
を利用している。なお、強電界ドリフト層6の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極7を容易にトンネルし真空中に放出される。
【0023】表面電極7には仕事関数の小さな材料が採
用され、表面電極7の厚さは10nmに設定されている
が、この膜厚は特に限定するものではなく、強電界ドリ
フト層6を通ってきた電子がトンネルできる膜厚であれ
ばよく、表面電極7の厚さは10〜15nm程度に設定
すればよい。
【0024】以下、本実施形態の電界放射型電子源10
の製造方法について図1を参照しながら説明する。
【0025】まず、n形シリコン基板1の裏面にオーミ
ック電極2を形成した後、n形シリコン基板1の主表面
上に半導体層としてノンドープの多結晶シリコン層3を
形成することにより、図1(a)に示すような構造が得
られる。なお、多結晶シリコン層3の成膜方法として
は、例えば、CVD法(例えば、LPCVD法、プラズ
マCVD法、触媒CVD法など)やスパッタ法やCGS
(Continuous Grain Silicon)法などを採用すればよ
い。
【0026】ノンドープの多結晶シリコン層3を形成し
た後、陽極酸化処理工程にて多結晶シリコン層3を多孔
質化することにより、多孔質半導体層たる多孔質多結晶
シリコン層4が形成され、図1(b)に示すような構造
が得られる。ここにおいて、陽極酸化処理工程では、5
5wt%のフッ化水素水溶液とエタノールとを略1:1
で混合した混合液よりなる電解液の入った陽極酸化処理
槽を利用し、白金電極(図示せず)を負極、n形シリコ
ン基板1(オーミック電極2)を正極として、多結晶シ
リコン層3に光照射を行いながら定電流で陽極酸化を行
うことによって多孔質多結晶シリコン層4が形成され
る。このようにして形成された多孔質多結晶シリコン層
4は、従来構成において図6で説明したグレイン51お
よびシリコン微結晶63それぞれの元になるグレインお
よびシリコン微結晶を有している。なお、本実施形態で
は、多結晶シリコン層3の全部を多孔質化しているが、
一部を多孔質化するようにしてもよい。
【0027】上述の陽極酸化処理工程の終了した後に、
多孔質多結晶シリコン層4を酸化工程にて酸化すること
によって酸化した多孔質多結晶シリコン層よりなる強電
界ドリフト層6が形成され、図1(c)に示すような構
造が得られる。酸化工程では、電解質溶液(例えば、希
硫酸、希硝酸、王水など)の入った酸化処理槽を利用
し、白金電極(図示せず)を負極、n形シリコン基板1
(オーミック電極2)を正極として、定電流を流し多孔
質多結晶シリコン層4を酸化することによって上述のグ
レイン51、シリコン微結晶63、各シリコン酸化膜5
2,64を含む強電界ドリフト層6が形成される。とこ
ろで、本実施形態における製造方法では、陽極酸化処理
工程と酸化工程との間の指定期間には多孔質多結晶シリ
コン層4を大気に曝さないようにして半導体微結晶たる
シリコン微結晶の表面への自然酸化膜の形成を防止する
するようにしている。ここにおいて、本実施形態では、
指定期間に自然酸化膜の形成を防止するために、陽極酸
化処理工程において多結晶シリコン層3を多孔質化した
後、例えば、アルコール(例えば、エタノール、イソプ
ロピルアルコール、メチルアルコールなど)によりリン
スを行い、リンス後、多孔質多結晶シリコン層4の表面
をアルコールで覆った状態に保ったまま直ちに酸化処理
槽の電解質溶液中に浸漬するようにしている。したがっ
て、多孔質多結晶シリコン層4に自然酸化膜が形成され
るのを防止できるとともに、汚染を抑制できる。なお、
本実施形態では、上記アルコールが非酸化性の液体を構
成している。また、指定期間に多孔質多結晶シリコン層
4を大気に曝さないようにする手段として、指定期間の
雰囲気を不活性ガスとしたり、指定期間には少なくとも
多孔質多結晶シリコン層4を真空中に保つようにしても
よい。指定期間の雰囲気を不活性ガスとすれば、自然酸
化膜の形成を防止することができるとともに、多孔質多
結晶シリコン層4の汚染を抑制できる。また、多孔質多
結晶シリコン層4を真空中に保つようにすれば、自然酸
化膜の形成を防止することができるとともに、多孔質多
結晶シリコン層4への不純物の付着を抑制できる。
【0028】強電界ドリフト層6を形成した後は、強電
界ドリフト層6上に金薄膜からなる表面電極7を形成す
ることにより、図1(d)に示す構造の電界放射型電子
源10が得られる。なお、本実施形態では、表面電極7
を電子ビーム蒸着法により形成しているが、表面電極7
の形成方法は電子ビーム蒸着法に限定されるものではな
く、例えばスパッタ法を用いてもよい。
【0029】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6を形成するにあたって、
陽極酸化により多孔質多結晶シリコン層4を形成する陽
極酸化処理工程と、多孔質多結晶シリコン層4を酸化し
てグレイン51およびシリコン微結晶63の各表面にそ
れぞれシリコン酸化膜52,64を形成する酸化工程と
を有し、陽極酸化処理工程と酸化工程との間の指定期間
で多孔質多結晶シリコン層4を大気に曝さないようにし
てシリコン微結晶63の表面への自然酸化膜の形成を防
止するするようにしたので、陽極酸化処理工程と酸化工
程との間の指定期間にシリコン微結晶63の表面に自然
酸化膜が形成されるのを防止することができ、酸化工程
でシリコン微結晶の表面に形成されるシリコン酸化膜の
品質を向上できることになり、従来に比べて絶縁耐圧の
向上および長寿命化が可能な電界放射型電子源10を提
供できる。また、本実施形態の製造方法により製造した
電界放射型電子源10では、従来の製造方法により製造
した電界放射型電子源10’に比べて電子放出効率が向
上するが、電子放出効率が向上する要因としては、上記
自然酸化膜の形成を防止したことによって強電界ドリフ
ト層6内の各シリコン酸化膜52,64それぞれの膜厚
のばらつきや、各シリコン酸化膜52,64の欠陥密
度、シリコン酸化膜64とシリコン微結晶63との界面
の欠陥密度などを従来の強電界ドリフト層6’に比べて
低減できて、シリコン酸化膜64での散乱確率を従来よ
りも低減でき、散乱による損失が少なくなるためである
と考えられる。
【0030】(実施形態2)本実施形態では、導電性基
板としてガラス基板からなる絶縁性基板の一表面上に金
属膜(例えば、タングステン膜)よりなる導電性層を設
けたものを用いている。このように絶縁性基板の一表面
側に導電性層を形成した基板を用いる場合には、実施形
態1のように導電性基板として半導体基板を用いる場合
に比べて、電子源の大面積化および低コスト化が可能に
なる。
【0031】本実施形態の電界放射型電子源10は、図
4に示すように、絶縁性基板11上の導電性層12上に
酸化した多孔質多結晶シリコン層よりなる強電界ドリフ
ト層6が形成され、強電界ドリフト層6上に導電性薄膜
(例えば、金薄膜)よりなる表面電極7が形成されてい
る。なお、本実施形態では、導電性層12が下部電極を
構成している。したがって、本実施形態においても、表
面電極7は下部電極に対向しており、下部電極と表面電
極7との間に強電界ドリフト層6が介在している。
【0032】図4に示す構成の電界放射型電子源10か
ら電子を放出させるには、表面電極7に対向配置された
コレクタ電極21を設け、表面電極7とコレクタ電極2
1との間を真空とした状態で、表面電極7が導電性層1
2に対して高電位側(正極)となるように表面電極7と
導電性層12との間に直流電圧Vpsを印加するととも
に、コレクタ電極21が表面電極7に対して高電位側と
なるようにコレクタ電極21と表面電極7との間に直流
電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設
定すれば、導電性層12から注入された電子が強電界ド
リフト層6をドリフトし表面電極7を通して放出される
(図4中の一点鎖線は表面電極7を通して放出された電
子e-の流れを示す)。なお、強電界ドリフト層6の表
面に到達した電子はホットエレクトロンであると考えら
れ、表面電極7を容易にトンネルし真空中に放出され
る。
【0033】本実施形態の電界放射型電子源10では、
表面電極7と導電性層12との間に流れる電流をダイオ
ード電流Ipsと呼び、コレクタ電極21と表面電極7と
の間に流れる電流をエミッション電流(放出電子電流)
Ieと呼ぶことにすれば(図4参照)、ダイオード電流
Ipsに対するエミッション電流Ieの比率(=Ie/I
ps)が大きいほど電子放出効率が高くなる。
【0034】強電界ドリフト層6は、従来例で説明した
図6のように、少なくとも、柱状の多結晶シリコンのグ
レイン51と、グレイン51の表面に形成された薄いシ
リコン酸化膜52と、グレイン51間に介在するナノメ
ータオーダのシリコン微結晶63と、シリコン微結晶6
3の表面に形成され当該シリコン微結晶63の結晶粒径
よりも小さな膜厚の酸化膜たるシリコン酸化膜64とか
ら構成されると考えられる。すなわち、強電界ドリフト
層6は、陽極酸化処理を行う前の多結晶シリコン層に含
まれていた各グレインの表面が多孔質化し各グレインの
中心部分では結晶状態が維持されているものと考えられ
る。したがって、強電界ドリフト層6に印加された電界
の大部分はシリコン酸化膜64を集中的に通り、注入さ
れた電子はシリコン酸化膜64を通る強電界により加速
されグレイン51間を表面に向かって図6中の矢印Aの
向き(図6中の上方向)へドリフトするので、電子放出
効率を向上させることができる。ここにおいて、電界放
射型電子源10は、シリコン微結晶63のサイズ(結晶
粒径)およびシリコン酸化膜64の膜厚それぞれを電子
の平均自由行程以下にすることで起こる弾道性伝導現象
を利用している。なお、強電界ドリフト層6の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極7を容易にトンネルし真空中に放出される。
【0035】表面電極7には仕事関数の小さな材料が採
用され、表面電極7の厚さは10nmに設定されている
が、この膜厚は特に限定するものではなく、強電界ドリ
フト層6を通ってきた電子がトンネルできる膜厚であれ
ばよく、表面電極7の厚さは10〜15nm程度に設定
すればよい。
【0036】なお、本実施形態の電界放射型電子源10
をディスプレイの電子源として利用する場合には下部電
極、表面電極7などを適宜にパターニングすればよい。
【0037】以下、本実施形態の電界放射型電子源10
の製造方法について図3を参照しながら説明する。
【0038】まず、絶縁性基板11の一表面側にスパッ
タ法などによって金属膜(例えば、タングステン膜)か
らなる導電性層12を形成して導電性基板を構成した
後、導電性基板の主表面側(ここでは、導電性層12
上)に半導体層としてノンドープの多結晶シリコン層3
を形成することにより、図3(a)に示すような構造が
得られる。なお、多結晶シリコン層3の成膜方法として
は、例えば、CVD法(LPCVD法、プラズマCVD
法、触媒CVD法など)やスパッタ法やCGS(Contin
uous Grain Silicon)法などを採用すればよい。
【0039】ノンドープの多結晶シリコン層3を形成し
た後、陽極酸化処理工程にて多結晶シリコン層3を多孔
質化することにより、多孔質半導体層たる多孔質多結晶
シリコン層4が形成され、図3(b)に示すような構造
が得られる。ここにおいて、陽極酸化処理工程では、5
5wt%のフッ化水素水溶液とエタノールとを略1:1
で混合した混合液よりなる電解液の入った陽極酸化処理
槽を利用し、白金電極(図示せず)を負極、導電性層1
2を正極として、多結晶シリコン層3に光照射を行いな
がら定電流で陽極酸化処理を行うことによって多孔質多
結晶シリコン層4が形成される。このようにして形成さ
れた多孔質多結晶シリコン層4は、従来構成において図
6で説明したグレイン51およびシリコン微結晶63そ
れぞれの元になるグレインおよびシリコン微結晶を有し
ている。なお、本実施形態では、多結晶シリコン層3の
全部を多孔質化しているが、一部を多孔質化するように
してもよい。
【0040】上述の陽極酸化処理工程の終了した後に、
多孔質多結晶シリコン層4を酸化工程にて酸化すること
によって酸化した多孔質多結晶シリコン層よりなる強電
界ドリフト層6が形成され、図3(c)に示すような構
造が得られる。酸化工程では、電解質溶液(例えば、希
硫酸、希硝酸、王水など)の入った酸化処理槽を利用
し、白金電極(図示せず)を負極、導電性層12を正極
として、定電流を流し多孔質多結晶シリコン層4を酸化
することによって上述のグレイン51、シリコン微結晶
63、各シリコン酸化膜52,64を含む強電界ドリフ
ト層6が形成される。ところで、本実施形態における製
造方法では、実施形態1と同様に、陽極酸化処理工程と
酸化工程との間の指定期間には多孔質半導体層たる多孔
質多結晶シリコン層4を大気に曝さないようにして半導
体微結晶たるシリコン微結晶の表面への自然酸化膜の形
成を防止するようにしている。
【0041】強電界ドリフト層6を形成した後は、強電
界ドリフト層6上に金薄膜からなる表面電極7を形成す
ることにより、図3(d)に示す構造の電界放射型電子
源10が得られる。なお、本実施形態では、表面電極7
を電子ビーム蒸着法により形成しているが、表面電極7
の形成方法は電子ビーム蒸着法に限定されるものではな
く、例えばスパッタ法を用いてもよい。
【0042】しかして、本実施形態の電界放射型電子源
10では、強電界ドリフト層6を形成するにあたって、
陽極酸化処理により多孔質多結晶シリコン層4を形成す
る陽極酸化処理工程と、多孔質多結晶シリコン層4を酸
化してグレイン51およびシリコン微結晶63の各表面
にそれぞれシリコン酸化膜52,64を形成する酸化工
程とを有し、陽極酸化処理工程と酸化工程との間の指定
期間で多孔質多結晶シリコン層4を大気に曝さないよう
にしてシリコン微結晶63の表面への自然酸化膜の形成
を防止するようにしたので、陽極酸化処理工程と酸化工
程との間の指定期間にシリコン微結晶63の表面に自然
酸化膜が形成されるのを防止することができ、酸化工程
でシリコン微結晶の表面に形成されるシリコン酸化膜の
品質を向上できることになり、従来に比べて絶縁耐圧の
向上および長寿命化が可能な電界放射型電子源10を提
供できる。また、本実施形態の製造方法により製造した
電界放射型電子源10では、従来の製造方法により製造
した電界放射型電子源10’に比べて電子放出効率が向
上するが、電子放出効率が向上する要因としては、上記
自然酸化膜の形成を防止したことによって強電界ドリフ
ト層6内の各シリコン酸化膜52,64それぞれの膜厚
のばらつきや、各シリコン酸化膜52,64の欠陥密
度、シリコン酸化膜64とシリコン微結晶63との界面
の欠陥密度などを従来の強電界ドリフト層6’に比べて
低減できて、シリコン酸化膜64での散乱確率を従来よ
りも低減でき、散乱による損失が少なくなるためである
と考えられる。
【0043】ところで、上記各実施形態では、強電界ド
リフト層6を酸化した多孔質多結晶シリコン層により構
成しているが、その他の酸化した多孔質半導体層により
構成してもよい。
【0044】また、上記各実施形態では、表面電極7の
材料として金を採用しているが、表面電極7の材料は金
に限定されるものではなく、例えば、アルミニウム、ク
ロム、タングステン、ニッケル、白金などを用いてもよ
い。
【0045】また、表面電極7を厚み方向に積層された
少なくとも2層の薄膜層で構成してもよい。表面電極7
が2層の薄膜層で構成される場合には、上層の薄膜層の
材料としては、例えば金などを用いることができる。ま
た、下層の薄膜層(強電界ドリフト層6側の薄膜層)の
材料としては、例えば、クロム、ニッケル、白金、チタ
ン、イリジウムなどを用いることができる。
【0046】
【発明の効果】請求項1の発明は、下部電極と、下部電
極に対向する表面電極と、下部電極と表面電極との間に
介在する酸化した多孔質半導体層よりなる強電界ドリフ
ト層とを備え、強電界ドリフト層がナノメータオーダの
半導体微結晶と半導体微結晶の表面に形成され当該半導
体微結晶の結晶粒径よりも小さな膜厚の酸化膜とを有
し、下部電極と表面電極との間に表面電極を高電位側と
して電圧を印加することにより下部電極から注入された
電子が強電界ドリフト層をドリフトし表面電極を通して
放出される電界放射型電子源の製造方法であって、前記
強電界ドリフト層の形成にあたっては、陽極酸化により
半導体微結晶を含む多孔質半導体層を形成する陽極酸化
処理工程と、多孔質半導体層を酸化して半導体微結晶の
表面に酸化膜を形成する酸化工程とを有し、陽極酸化処
理工程と酸化工程との間の指定期間に多孔質半導体層を
大気に曝さないようにして半導体微結晶の表面への自然
酸化膜の形成を防止するようにしたので、陽極酸化処理
工程と酸化工程との間の指定期間に半導体微結晶の表面
に自然酸化膜が形成されるのを防止することができ、酸
化工程で半導体微結晶の表面に形成される酸化膜の品質
を向上できることになり、従来に比べて絶縁耐圧の向上
および長寿命化が可能な電界放射型電子源を提供できる
という効果がある。
【0047】請求項2の発明は、請求項1の発明におい
て、前記指定期間には前記多孔質半導体層の表面を非酸
化性の液体で覆うので、例えば陽極酸化処理工程でリン
スに非酸化性の液体を用いた場合、その非酸化性の液体
を利用して自然酸化膜の形成を防止することができると
いう効果がある。
【0048】請求項3の発明は、請求項2の発明におい
て、前記液体がアルコールであり、陽極酸化処理工程で
リンスにアルコールを用いた場合、そのアルコールを利
用することが可能になるとともに前記液体の取り扱いが
容易になり、しかも、前記多孔質半導体層の汚染を抑制
できるという効果がある。
【0049】請求項4の発明は、請求項1の発明におい
て、前記指定期間の雰囲気を不活性ガスとしたので、前
記多孔質半導体層の汚染を抑制できるという効果があ
る。
【0050】請求項5の発明は、請求項1の発明におい
て、前記指定期間には少なくとも前記多孔質半導体層を
真空中に保つので、前記多孔質半導体層への不純物の付
着を抑制できるという効果がある。
【0051】請求項6の発明は、請求項1ないし請求項
5の発明において、前記酸化工程が、前記多孔質半導体
層を電気化学的に酸化する工程であるので、従来のよう
な急速加熱法による酸化工程に比べてプロセス温度の低
温化を図れるという効果がある。
【図面の簡単な説明】
【図1】実施形態1の電界放射型電子源の製造方法を説
明するための主要工程断面図である。
【図2】同上の電界放射型電子源の動作説明図である。
【図3】実施形態2の電界放射型電子源の製造方法を説
明するための主要工程断面図である。
【図4】同上の電界放射型電子源の動作説明図である。
【図5】従来例を示す電界放射型電子源の動作説明図で
ある。
【図6】同上の動作説明図である。
【図7】他の従来例を示す電界放射型電子源の動作説明
図である。
【符号の説明】
1 n形シリコン基板 2 オーミック電極 3 多結晶シリコン層 4 多孔質多結晶シリコン層 6 強電界ドリフト層 7 表面電極 10 電界放射型電子源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 本多 由明 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 馬場 徹 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 下部電極と、下部電極に対向する表面電
    極と、下部電極と表面電極との間に介在する酸化した多
    孔質半導体層よりなる強電界ドリフト層とを備え、強電
    界ドリフト層がナノメータオーダの半導体微結晶と半導
    体微結晶の表面に形成され当該半導体微結晶の結晶粒径
    よりも小さな膜厚の酸化膜とを有し、下部電極と表面電
    極との間に表面電極を高電位側として電圧を印加するこ
    とにより下部電極から注入された電子が強電界ドリフト
    層をドリフトし表面電極を通して放出される電界放射型
    電子源の製造方法であって、前記強電界ドリフト層の形
    成にあたっては、陽極酸化により半導体微結晶を含む多
    孔質半導体層を形成する陽極酸化処理工程と、多孔質半
    導体層を酸化して半導体微結晶の表面に酸化膜を形成す
    る酸化工程とを有し、陽極酸化処理工程と酸化工程との
    間の指定期間に多孔質半導体層を大気に曝さないように
    して半導体微結晶の表面への自然酸化膜の形成を防止す
    るようにしたことを特徴とする電界放射型電子源の製造
    方法。
  2. 【請求項2】 前記指定期間には前記多孔質半導体層の
    表面を非酸化性の液体で覆うことを特徴とする請求項1
    記載の電界放射型電子源の製造方法。
  3. 【請求項3】 前記液体がアルコールであることを特徴
    とする請求項2記載の電界放射型電子源の製造方法。
  4. 【請求項4】 前記指定期間の雰囲気を不活性ガスとし
    たことを特徴とする請求項1記載の電界放射型電子源の
    製造方法。
  5. 【請求項5】 前記指定期間には少なくとも前記多孔質
    半導体層を真空中に保つことを特徴とする請求項1記載
    の電界放射型電子源の製造方法。
  6. 【請求項6】 前記酸化工程は、前記多孔質半導体層を
    電気化学的に酸化する工程であることを特徴とする請求
    項1ないし請求項5のいずれかに記載の電界放射型電子
    源の製造方法。
JP2001159626A 2001-05-28 2001-05-28 電界放射型電子源の製造方法 Expired - Fee Related JP3648599B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001159626A JP3648599B2 (ja) 2001-05-28 2001-05-28 電界放射型電子源の製造方法
TW91114073A TW564454B (en) 2001-05-28 2002-06-26 Method of and apparatus for, manufacturing field emission-type electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001159626A JP3648599B2 (ja) 2001-05-28 2001-05-28 電界放射型電子源の製造方法

Publications (2)

Publication Number Publication Date
JP2002352706A true JP2002352706A (ja) 2002-12-06
JP3648599B2 JP3648599B2 (ja) 2005-05-18

Family

ID=19003166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001159626A Expired - Fee Related JP3648599B2 (ja) 2001-05-28 2001-05-28 電界放射型電子源の製造方法

Country Status (1)

Country Link
JP (1) JP3648599B2 (ja)

Also Published As

Publication number Publication date
JP3648599B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JP3648599B2 (ja) 電界放射型電子源の製造方法
JP3084272B2 (ja) 電界放射型電子源
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JP4120398B2 (ja) 電界放射型電子源の製造方法
JP3480464B2 (ja) 電界放射型電子源の製造方法
JP3687520B2 (ja) 電界放射型電子源およびその製造方法
JP4321009B2 (ja) 電界放射型電子源の製造方法
JP3648602B2 (ja) 電界放射型電子源の製造方法
JP3963121B2 (ja) 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法
JP4616538B2 (ja) 電界放射型電子源の製造方法
JP3985445B2 (ja) 電界放射型電子源の製造方法
JP3079086B2 (ja) 電界放射型電子源の製造方法
JP3669291B2 (ja) 電界放射型電子源の製造方法
JP3603682B2 (ja) 電界放射型電子源
JP3589172B2 (ja) 電界放射型電子源
JP3508651B2 (ja) 電界放射型電子源およびその製造方法
JP3478206B2 (ja) 電界放射型電子源の製造方法
JP3551862B2 (ja) 電界放射型電子源の製造方法
JP4433857B2 (ja) 電界放射型電子源
JP3648603B2 (ja) 電界放射型電子源の製造方法
JP3478279B2 (ja) 電界放射型電子源の製造方法
JP3687527B2 (ja) 電界放射型電子源の製造方法、電界放射型電子源
JP2001118500A (ja) 電界放射型電子源およびその製造方法
JP2003016930A (ja) 電界放射型電子源の製造方法
JP2001210229A (ja) 電界放射型電子源の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees