JP2002343675A - 積層セラミック電子部品の製造方法および製造装置 - Google Patents
積層セラミック電子部品の製造方法および製造装置Info
- Publication number
- JP2002343675A JP2002343675A JP2002066333A JP2002066333A JP2002343675A JP 2002343675 A JP2002343675 A JP 2002343675A JP 2002066333 A JP2002066333 A JP 2002066333A JP 2002066333 A JP2002066333 A JP 2002066333A JP 2002343675 A JP2002343675 A JP 2002343675A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- sheet
- zone
- laminated
- dielectric sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
を低減でき、量産性に優れ、低コストでの製造が可能な
積層セラミック電子部品の製造方法および製造装置を提
供すること。 【解決手段】第1誘電体シート2aの導電体部12a
を、第2誘電体シート2cの誘電体部10dに対向させ
る工程と、導電体部12aが前記誘電体部の非形成部1
0eに挿入され、前記誘電体部10dが前記導電体部の
非形成部12bに挿入されるように、前記第1誘電体シ
ート2aと前記第2誘電体シート2cとを重ね合わせて
単位積層ブロック50aを得る工程と、前記単位積層ブ
ロック50aを所定数積層して焼成前積層素体を得る工
程とを有する積層セラミック電子部品の製造方法であ
る。
Description
ンデンサなどの積層セラミック電子部品の製造方法と、
積層セラミック電子部品の製造装置とに関する。
積層型セラミックチップコンデンサは、通常、以下の手
順で製造される。まず、キャリアフィルム上に、誘電体
塗料を用いて、ドクターブレード法などにより誘電体グ
リーンシートを形成する。次いで、誘電体グリーンシー
ト上に、内部電極用の導電体ペーストをスクリーン印刷
などにより所定パターンで形成する。次いで、導電体ペ
ーストが所定パターンで形成された誘電体グリーンシー
トを、キャリアフィルムから剥離し、パターンの位置合
わせを行いつつこれを所望枚数積層して積層ブロックと
した後、所定のサイズに切断してグリーンチップとす
る。次いで、グリーンチップを、所定の雰囲気、温度で
焼成して焼結チップとする。次いで、焼結チップの端部
に、外部電極用ペーストを塗布し、焼き付けて外部電極
を形成し、積層セラミックチップコンデンサを得る。
ズに切断前の積層ブロックを示す断面図、図12は図1
1の積層ブロックを切断して得られたグリーンチップを
焼成して得られる積層セラミックチップコンデンサの断
面図である。
電体グリーンシート202上には内部電極パターン20
4のみが形成してあるため、これを複数枚積層すると、
隣り合う内部電極パターン204の間に隙間206が多
数生じることになる。その結果、内部電極パターン20
4と誘電体グリーンシート202とが交互に隙間なく積
層されるB部分に対し、上下の誘電体グリーンシート2
02,202の間に隙間206を介在させながら積層さ
れるC部分ができる。隙間206は、積層ブロック20
0を加圧して圧着する過程で押しつぶされることから、
積層数が多くなるほどB部分とC部分との段差が増大
し、B部分の盛り上がりが顕著になってしまう。その結
果、積層ブロック200の形状に異方性が生じ易い。
に対してB部分の誘電体層(誘電体グリーンシート20
2)は、より強く圧着されて密度が上がるが、C部分の
密度はB部分ほど上がらない。このチップ内部の密度差
により、製品チップの変形、クラック、デラミネーショ
ンなどの原因となり、特にチップの変形に伴い、基板な
どにマウントする際の取り扱い性が悪くなる。なお、図
11中、波線はチップ化する際の切断位置を示す。図1
2中、符号「300」は積層セラミックチップコンデン
サ、符号「208」は外部電極を示す。
あたりの誘電体層の厚みを内部電極の厚み程度にまで薄
くした場合、前記段差部分において誘電体層が切断され
やすくなり、その結果、内部電極間の短絡などによるシ
ョート不良を生じ易く、不良率が増大する傾向にある。
問題を解決するために、種々の提案がなされている。
報および特開昭52−133553号公報では、内部電
極層に対応する部分を空隙にした誘電体スペーサーシー
トを段差部に介挿させる方法が開示してある。
ーンシートを凹に加工して平坦化する方法が開示してあ
る。
部電極および誘電体の両方を所定の形状に打ち抜き、交
互に積層する方法が開示してある。
2636307号公報では、内部電極層をまず支持体フ
ィルム上に形成し、その上に誘電体層を塗布することに
よって形成して内部電極層を誘電体層の中に埋め込むこ
とにより内部電極を含む面を平坦化する方法が開示して
ある。
部電極の塗布に引き続き、隙間部分への誘電体層の塗布
を行い、塗布面を平坦化しつつ積層する方法が開示して
ある。
も隣り合う内部電極間の隙間を誘電体層で埋めるための
方法を開示したものである。
報記載の技術では、以下に示す問題があった。
開昭52−133553号公報のように、1枚毎に、誘
電体スペーサシートを、電極に対応する部分を切除して
介挿することは、量産上問題が多く、実現性は少ない。
は、凹凸をつけたシートを電極層1層毎に挿入しなけれ
ば、段差問題の本質的な解決は困難である。また、電極
層1層毎にシートを挿入する場合、凹凸加工やハンドリ
ングに耐えうる、機械的なシート物性の向上が必要とな
る上、生産効率も低下するため、量産上問題となる。
も、特に電極の薄層化に伴い打ち抜き寸法の精度や歩留
まりに問題を生じやすく、実現性は困難といえる。
2636307号公報の方法では、予め電極が形成され
たシート上に誘電体塗膜を形成した場合、塗布直後のウ
エットな段階では平坦な面となる。しかし、これを乾燥
すると、塗布厚みの薄い電極上の誘電体層の実際の総厚
量が、隙間上に塗布された誘電体層より少なくなるた
め、結局は電極部の突出が残り、段差問題の本質的な解
決には繋がらない。
とえば図13(A)に示すように、各誘電体グリーンシ
ート202の表面に形成された隣り合う内部電極パター
ン204間の隙間に、誘電体余白パターン210aを印
刷すると、隣接するパターン204および210aの間
に、V字状の隙間211が生じてしまう。これは、各パ
ターン204および210aを印刷法で形成する場合に
は、パターンの断面は、正確な長方形にならず、上辺が
下辺に対して短い台形状になるためである。この隙間2
11が存在するグリーンシート202を積層すると、積
層によって、この隙間211に空気が閉じこめられる確
率が高くなり、局部的なデラミネーションや変形を生じ
やすいと言う課題を有する。
13(B)に示すように、誘電体余白パターン210b
を、内部電極パターン204の端部に重なるように印刷
すると、内部電極パターン204の端部において、凸部
212が形成される可能性が高くなり、この凸部212
のために、積層不良の原因となり易い。
ように、誘電体グリーンシートの下面に、凹溝を形成
し、積層すべき他の誘電体グリーンシートの上面に形成
した内部電極パターンと凹凸嵌合させる方法も提案され
ている。
グリーンシートの下面に凹溝を形成するために、凸部が
形成されたPETシートを転写部材として用いる必要が
あり、その製造工程が煩雑である。また、凸部が形成さ
れたPETシートを転写部材として用いて、グリーンシ
ートの下面に凹溝を形成するために、各凹溝の断面形状
は、必ずしも内部電極パターンの断面形状と一致しな
い。このため、グリーンシートの積層時に空気が閉じこ
められる確率が高くなり、局部的なデラミネーションや
変形を生じやすいと言う課題を有する。さらに、この公
報に示す技術では、下面に凹溝が形成されたグリーンシ
ートの上面に、凹溝に位置合わせして内部電極パターン
を印刷法などで形成する必要があり、その位置合わせが
困難である。さらにまた、この公報に示す技術では、下
面に凹溝が形成されたグリーンシートの上面に、内部電
極パターンを印刷法などで形成する必要があることか
ら、グリーンシートの薄層化が困難であるという課題を
有する。グリーンシートの下面に凹溝を形成するために
は、少なくとも凹溝の深さに余裕寸法を加えた厚み以下
にグリーンシートを薄層化することは困難である。たと
えばグリーンシートの厚みが3μm以下になると、シー
ト中の微小な亀裂や空隙などが、積層後のショート不良
を招きやすくなる。
技術の問題、コストの問題を抱えているか、あるいは期
待したほどの効果が得られないといった問題が残存し、
現実問題としてはその実現が困難であった。
多層化が進んでも、グリーンシートの積層時に空気など
を混入させることなく良好に積層させることができ、し
かも積層時の位置合わせが容易であり、積層後には、内
部電極の短絡などによる不良率を低減でき、量産性に優
れ、低コストでの製造が可能な積層セラミック電子部品
の製造方法および製造装置を提供することである。
に、本発明に係る積層セラミック電子部品の製造方法
は、所定パターンの導電体部が、誘電体グリーンシート
の表面に、印刷法により形成された第1誘電体シート
と、前記導電体部の非形成部と同一パターンの誘電体部
が、誘電体グリーンシートの表面に、印刷法により形成
された第2誘電体シートとを用い、前記第1誘電体シー
トの導電体部を、前記第2誘電体シートの誘電体部に対
向させる工程と、前記導電体部が前記誘電体部の非形成
部に挿入され、前記誘電体部が前記導電体部の非形成部
に挿入されるように、前記第1誘電体シートと前記第2
誘電体シートとを相対的に重ね合わせて単位積層ブロッ
クを得る工程と、前記単位積層ブロックを所定数積層し
て焼成前積層素体を得る工程とを有する。
造装置は、所定パターンの導電体部が、誘電体グリーン
シートの表面に形成された第1誘電体シートを得る第1
ゾーンと、前記導電体部の非形成部と同一パターンの誘
電体部が、誘電体グリーンシートの表面に形成された第
2誘電体シートを得る第2ゾーンと、前記導電体部が前
記誘電体部の非形成部に挿入され、前記誘電体部が前記
導電体部の非形成部に挿入されるように、前記第1誘電
体シートと前記第2誘電体シートとを相対的に重ね合わ
せて単位積層ブロックを得る第3ゾーンと、前記単位積
層ブロックを所定数積層して焼成前積層素体を得る第4
ゾーンと、前記第1ゾーンで得られた第1誘電体シート
を、前記第3ゾーンに移送する第1移送手段と、前記第
2ゾーンで得られた第2誘電体シートを、前記第3ゾー
ンに移送する第2移送手段と、前記第1誘電体シートの
導電体部を、前記第2誘電体シートの誘電体部に対向さ
せる対向手段と、前記第3ゾーンで得られた単位積層ブ
ロックを、第4ゾーンに移送する第3移送手段とを有す
る。
ストを印刷して形成されている。
ストを印刷して形成されている。
厚さが0.5〜3μmである。
法では、第1誘電体シートの表面に所定パターンの導電
体部が印刷法により形成され、第2誘電体シートの表面
に前記導電体部の非形成部と同一パターンの誘電体部が
印刷法により形成されている。そして、導電体部と誘電
体部とが向き合うように、二つの誘電体シートが向き合
わされる。
により形成されることから、それらのパターンの断面
は、上辺が下辺に比べて短い台形形状となる。そのた
め、二つの第1および第2誘電体シートを重ね合わせる
と、誘電体部が導電体部の非形成部に隙間無く嵌合し、
積層面を平坦化できる。すなわち、本発明では、誘電体
シートの片面のみに導電体部と誘電体部とが形成される
従来の方法に比較して、積層面の境界に空気が入り込む
おそれが少なく、局部的なデラミネーションや変形を防
止することができる。また、導電体部と誘電体部との境
界部に突起が形成されることもなく、その点でも、積層
面を平坦化できる。
形成された導電体部のパターンの断面形状と、第2誘電
体シートに形成された誘電体部のパターンの断面形状と
が、双方ともに、台形形状であるために、これらのシー
トを重ね合わせする際に、自己整合的に位置合わせが成
される。すなわち、パターンの断面が台形であるため
に、シート相互を重ね合わせする際に、噛み合わされる
パターンのテーパ状側壁が相互に接触し、パターン相互
を自己整合的に位置合わせすることができる。したがっ
て、誘電体シート相互の位置合わせも容易である。
0号公報に示す従来の方法と異なり、第1誘電体シート
と第2誘電体シートとを重ね合わせて得られる単位積層
ブロックを所定数積層して焼成前積層素体を得るので、
積層方向に隣接する導電体層の間には、二層の誘電体シ
ートが介在される。このため、誘電体層の薄層化および
多層化が進んでも、内部電極の短絡などによる不良率を
低減できる。
品の製造装置では、本発明に係る製造方法を効率的に実
現し、量産性に優れ、低コストでの製造が可能な積層セ
ラミック電子部品の製造方法を実現することができる。
層素体を焼成して得られる電子部品素体の形状に異方性
を生じるおそれは少ない。その結果、この電子部品素体
を有するチップコンデンサなどの積層セラミック電子部
品を基板などにマウントする際の取り扱い性が向上す
る。
数が増大しても、素体内部に段差を生じるおそれも少な
い。その結果、内部電極の短絡などによるショート不良
を生じ難く、不良率が少ない積層セラミック電子部品を
得ることができる。
決して現実に実現可能である。
定されないが、積層セラミックコンデンサ、圧電素子、
チップインダクタ、チップバリスタ、チップサーミス
タ、チップ抵抗、その他の表面実装(SMD)チップ型
電子部品などが例示される。
形態に基づき説明する。
ミックコンデンサの一部破断断面図、図2(A)〜図2
(G)はコンデンサの製造過程に用いる第1誘電体シー
トの製造方法の一例を示す工程図、図3(A)〜図3
(G)はコンデンサの製造過程に用いる第2誘電体シー
トの製造方法の一例を示す工程図、図4(A)〜図4
(C)は第1単位積層ブロックの製造方法の一例を示す
工程図、図5(A)および図5(B)はそれぞれ図4
(A)および図4(B)の要部拡大断面図、図6はグリ
ーンチップの製造方法の一例を示す工程図、図7はグリ
ーンチップの製造に用いる積層装置の一例を示す要部断
面図、図8(A)〜図8(G)はコンデンサの製造過程
に用いる第2誘電体シートの製造方法の他の例を示す工
程図、図9(A)〜図9(B)はコンデンサの製造過程
に用いる第1誘電体シートの製造方法の一例を示す斜視
図、図10(A)〜図10(B)はコンデンサの製造過
程に用いる第1誘電体シートの製造方法の一例を示す工
程図、図11は従来の方法で積層した、所定サイズに切
断前の積層ブロックを示す断面図、図12は図11の積
層ブロックを切断して得られたグリーンチップを焼成し
て得られる積層セラミックチップコンデンサの断面図で
ある。
ての積層セラミックコンデンサ2は、コンデンサ素体4
と、第1外部電極6と、第2外部電極8とを有する。
部電極層12とを有し、誘電体層10の間に、内部電極
層12が対向する形で交互に積層してある多層構造を持
つ。各内部電極層12の一端は、コンデンサ素体4の第
1端部4aの外側に形成してある第1外部電極6の内側
に対して電気的に接続してあり、また対向する内部電極
層12の一端は、コンデンサ素体4の第2端部4bの外
側に形成してある第2外部電極8の内側に対して電気的
に接続してある。
や用途に応じて適宜決定すればよく、コンデンサ2が直
方体形状の場合は、サイズは、通常、縦(0.6〜3.
2mm)×横(0.3〜1.6mm)×厚み(0.1〜
1.2mm)程度である。特にコンデンサ素体4は、後
述する本発明の積層方法により得られるグリーンチップ
を用いて製造されるので、その形状に異方性を生じてい
ない。
ウム、チタン酸ストロンチウムおよび/またはチタン酸
バリウムなどの誘電体材料で構成でき、本発明では特に
限定されない。
る誘電体層10の厚みが、後述する内部電極層12の厚
さの0.5〜3倍の厚さの範囲で効果的であり、さらに
1〜2倍の厚さにおいて最も効果的である。
は通常100層以上、好ましくは200層以上である。
に限定されないが、Cu、Niおよびこれらの合金から
選ばれる少なくとも1種で構成してあることが好まし
く、より好ましくはNiまたはNi合金である。Niま
たはNi合金としては、Mn、Cr、CoおよびAlか
ら選択される少なくとも1種の元素とNiとの合金が好
ましく、合金中のNi含有量は95重量%以上であるこ
とが好ましい。なお、NiまたはNi合金中には、P、
Fe、Mgなどの各種微量成分が0.1重量%程度以下
含まれていてもよい。
て適宜決定すればよいが、現状の技術で可能な範囲とし
ては通常1〜2μm、好ましくは1〜1.5μm程度で
ある。ただし、特性上悪影響を及ぼすほどの電極の途切
れが生じることがない範囲で薄い方が望ましい。
ないが、通常、銅や銅合金、ニッケルやニッケル合金な
どが用いられるが、銀や銀とパラジウムの合金なども使
用することができる。外部電極6および8の厚みも特に
限定されないが、通常10〜50μm程度である。
法の一例を説明する。
めには、誘電体塗料を準備する。
1参照)を形成するためのものであり、誘電体原料と結
合剤とを混練して得られた有機溶剤系塗料、または水溶
性溶剤系塗料で構成される。
となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化
物、有機金属化合物などから適宜選択され、混合して用
いることができる。誘電体塗料中の誘電体原料の含有量
は、15〜50重量%程度とすればよい。
ース系樹脂、ブチラール系樹脂、アクリル系樹脂、オレ
フィン系樹脂、ウレタン系樹脂、スチレン系樹脂などの
各種バインダが用いられる。誘電体塗料中の結合剤の含
有量は、特に限定されず、1〜15重量%程度とすれば
よい。
種分散剤、可塑剤などから選択される添加物が含有して
あってもよい。
よび図3(A)に示す誘電体グリーンシート10aおよ
び10cをそれぞれ製造する。これらの誘電体グリーン
シート10aおよび10cは、たとえばドクターブレー
ド法、グラビア法、スプレー法、ロール法、ノズル法、
ワイヤ法など各種塗布方法により製造できる。
の厚さは、特に限定されないが、好ましくは0.5〜5
μm、より好ましくは0.5〜3μm、さらに好ましく
は1〜3μmである。誘電体グリーンシート10aおよ
び10cの厚さが厚すぎると取得容量が少なくなり、高
容量化には適さない一方、あまりに薄すぎると、均一な
誘電体層を形成することが困難となり、短絡不良が多発
するという問題が生じやすい。誘電体グリーンシート1
0aおよび10cの厚さがこのような範囲にあるときに
本発明の効果を最も発揮できることが本発明者により確
認されている。キャリアフィルム11の材質は、剥離時
の適当な柔軟性と、支持体としての剛性とを持つもので
あれば特に限定されないが、通常、ポリエチレンテレフ
タレートなどのポリエステルフィルムなどが好ましく用
いられる。
た誘電体グリーンシート10aの表面に、図1に示す内
部電極層12となる所定パターンの導電体部(内部電極
パターン)12aを形成する。
形成できる方法であれば特に限定されないが、スクリー
ン印刷法が好ましく用いられる。
ーストは、上述した内部電極層12(図1参照)を形成
するためのものであり、上述した各種導電性金属や合金
からなる導電体材料あるいは焼成後に上述した導電体材
料となる各種酸化物、有機金属化合物、レジネートなど
と、上述した結合剤とを混練して調製される。
に限定されず、通常の含有量、たとえば1〜15重量%
程度とすればよい。導電体ペースト中の導電体材料の含
有量は、40〜60重量%程度とすればよい。
て各種分散剤、可塑剤、誘電体、絶縁体などから選択さ
れる添加物が含有してあってもよい。
m、好ましくは1〜1.5μmである。導電体部12a
の厚さが厚すぎると、積層数を減少せざるをえなくなり
取得容量が少なくなり、高容量化しにくくなる。一方、
厚みが薄すぎると均一に形成することが困難であり、電
極途切れが発生しやすくなる。導電体部12aの厚さ
は、特に限定されず、現状の技術では前記範囲の程度で
あるが、電極の途切れが生じない範囲で薄い方がより望
ましい。
ト2aは、図2(A)に示すように、所定パターンの導
電体部12aが、誘電体グリーンシート10aの表面に
形成してある。
た誘電体グリーンシート10cの表面に、前記導電体部
12aの非形成部12b(図2(A)参照)と同一パタ
ーンの誘電体部10dを形成する。
形成できる方法であれば特に限定されないが、スクリー
ン印刷法が好ましく用いられる。スクリーン印刷法を用
いる場合、誘電体ペーストは、上述した誘電体塗料に用
いられる誘電体原料と、上述した結合剤とを混錬して調
製される。
に限定されず、通常の含有量、たとえば1〜20重量%
程度とすればよい。誘電体ペースト中の誘電体原料の含
有量は、30〜60重量%程度とすればよい。
2a(図2(A)参照)の厚さと同一であることが好ま
しい。同一でないと段差が生じるからである。誘電体部
10dの面積は、前記導電体部の非形成部12b(図2
(A)参照)と同一であることが好ましい。段差をなく
すためである。
ト2cは、図3(A)に示すように、前記導電体部12
aの非形成部12b(図2(A)参照)と同一パターン
の誘電体部10dが、誘電体グリーンシート10cの表
面に形成してある。
い、たとえば図7に示すような構造の積層装置100を
用いてグリーンチップを製造する。
装置100は、第1誘電体シートを得る第1ゾーン10
1と、第2誘電体シートを得る第2ゾーン103と、こ
れら第1誘電体シートと第2誘電体シートとを重ね合わ
せて単位積層ブロックを得る第3ゾーン106と、前記
単位積層ブロックを所定数積層してグリーンチップを得
る第4ゾーン(図示省略)とを有する。第1ゾーン10
1は、第1吸着盤40aおよび第2吸着盤40bを有
し、これら吸着盤40a,40bは、互いに接近あるい
は離反可能に装着してある。
aの下面、および第2吸着盤40bの上面には、それぞ
れ吸引用開口部42a,42bが形成してある。開口部
42a,42bはいずれも真空吸引装置などの吸引手段
(図示省略)に接続されている。
吸着盤40bは、第1ゾーン101から第3ゾーン10
6まで移動自在になっている。
よび第4吸着盤40dを有し、これら吸着盤40c,4
0dは、互いに接近あるいは離反可能に装着してある。
cの上面、および第4吸着盤40dの下面には、それぞ
れ吸引用開口部42c,42dが形成してある。開口部
42c,42dはいずれも真空吸引装置などの吸引手段
(図示省略)に接続されている。
吸着盤40dは、第2ゾーン103から第3ゾーン10
6まで移動自在となっている。第3ゾーン106へ移動
してきた第4吸着盤40d,第2吸着盤40bは、ここ
で互いに接近あるいは離反することができる。
103から第3ゾーン106に移動する方向に対して垂
直方向(図7では紙面方向)に配置された第4ゾーン
(図示省略)まで移動自在となっており、この第4ゾー
ンにてグリーンチップが積層される。
0を用いてグリーンチップを製造する方法を詳述する。
ように、誘電体グリーンシート10aを所定大きさで剥
離するために、誘電体グリーンシート10aにカッター
などの切り込み手段を用いて切り込み30aを入れ、こ
れを第1ゾーン101(図7参照)に配置された第1吸
着盤40aの下方に移送する。その後、吸引用開口部4
2aに第1誘電体シート2aの導電体部12aの面を当
接させ、吸引手段(図示省略)を稼働させることにより
吸引固定する。
ように、第1吸着盤40aに吸引固定した状態で、キャ
リアフィルム11を剥離して、所定大きさの第1誘電体
シート2aを得る。
ように、第1吸着盤40aを下降させることにより、キ
ャリアフィルム11を剥離した第1誘電体シート2a
を、第2吸着盤40bの上方に移送する。その後、吸引
用開口部42bに、第1誘電体シート2aの誘電体グリ
ーンシート10aの面を当接させ、吸引手段(図示省
略)を稼働させることにより吸引固定する。このとき、
前記第1吸着盤40aの吸引手段の駆動を中止すること
により、第1誘電体シート2aは第2吸着盤40b側に
移動して、導電体部12aの面が外(図中上方)に解放
される。
ように、誘電体グリーンシート10cを所定大きさで剥
離するために、誘電体グリーンシート10cにカッター
などの切り込み手段を用いて切り込み30bを入れ、こ
れを第2ゾーン103(図7参照)に配置された第3吸
着盤40cの上方に移送する。その後、吸引用開口部4
2cに、第2誘電体シート2cの誘電体部10dの面を
当接させ、吸引手段(図示省略)を稼働させることによ
り吸引固定する。
ように、第3吸着盤40cに吸引固定した状態で、キャ
リアフィルム11を剥離して、所定大きさの第2誘電体
シート2cを得る。
ように、第3吸着盤40cを上昇させることにより、キ
ャリアフィルム11を剥離した第2誘電体シート2c
を、第4吸着盤40dの下方に移送する。その後、吸引
用開口部42dに、第2誘電体シート2cの誘電体グリ
ーンシート10cの面を当接させ、吸引手段(図示省
略)を稼働させることにより吸引固定する。このとき、
前記第3吸着盤40cの吸引手段の駆動を中止すること
により、第2誘電体シート2cは第4吸着盤40d側に
移動して、誘電体部10dの面が外(図中下方)に解放
される。
た第2吸着盤40bと、第2誘電体シート2cを吸引固
定した第4吸着盤40dとを、それぞれ第3ゾーン10
6(図7参照)に移動させた後、図4(A)に示すよう
に、第1誘電体シート2aの導電体部12aと、第2誘
電体シート2cの誘電体部10dとを対向させる。
体シート2aの導電体部12aが、第2誘電体シート2
cの誘電体部10dの非形成部10eに挿入され、第2
誘電体シート2cの誘電体部10dが、第1誘電体シー
ト2aの導電体部の非形成部12bに挿入されるよう
に、第1誘電体シート2aと第2誘電体シート2cとを
重ね合わせることにより、内部電極層12となる所定パ
ターンの導電体部(内部電極パターン)12aが内蔵さ
れた単位積層ブロック50aが得られる。このとき、第
2吸着盤40bの吸引手段の駆動を中止することによ
り、図4(C)に示すように、単位積層ブロック50a
は第4吸着盤40d側に移動し、第1誘電体シート2a
の誘電体グリーンシート10a側が外(図中下方)に解
放される。
した状態で、第4吸着盤40dを第3ゾーン106から
第4ゾーン(図示省略)に移動させる。
に示す単位積層ブロック50aを、内部電極層が交互に
形成された構造となるように、交互に位置をずらして所
定数積層・加圧した積層体の上下に保護用グリーンシー
トを積層して外層部を形成する。その後、個々のチップ
に切断することで、グリーンチップを得ることができ
る。
る外層部は、上述のように単位積層ブロック50aを所
定数積層・加圧した後に形成する必要は必ずしもなく、
一方の外層部を予め形成しておき、この上に単位積層ブ
ロック50aを内部電極層が交互に形成された構造とな
るように積層していき、最後にもう一方の外層部を形成
することとしてもよい。
よびアニール グリーンチップの脱バインダ処理は、内部電極層ペース
ト中の導電材の種類に応じて適宜決定されればよいが、
導電材としてNiやNi合金等の卑金属を用いる場合、
脱バインダ雰囲気中の酸素分圧を10−45 〜10
5 Paとすることが好ましい。酸素分圧が前記範囲未
満であると、脱バインダ効果が低下する。また酸素分圧
が前記範囲を超えると、内部電極層が酸化する傾向にあ
る。
は、昇温速度を好ましくは5〜300℃/時間、より好
ましくは10〜100℃/時間、保持温度を好ましくは
180〜400℃、より好ましくは200〜350℃、
温度保持時間を好ましくは0.5〜24時間、より好ま
しくは2〜20時間とする。また、焼成雰囲気は、空気
もしくは還元性雰囲気とすることが好ましく、還元性雰
囲気における雰囲気ガスとしては、たとえばN2 とH
2 との混合ガスを加湿して用いることが好ましい。
層用ペースト中の導電材の種類に応じて適宜決定されれ
ばよいが、導電材としてNiやNi合金等の卑金属を用
いる場合、焼成雰囲気中の酸素分圧は、10−7〜10
−3Paとすることが好ましい。酸素分圧が前記範囲未
満であると、内部電極層の導電材が異常焼結を起こし、
途切れてしまうことがある。また、酸素分圧が前記範囲
を超えると、内部電極層が酸化する傾向にある。
〜1400℃、より好ましくは1200〜1380℃、
さらに好ましくは1260〜1360℃である。保持温
度が前記範囲未満であると緻密化が不十分となり、前記
範囲を超えると、内部電極層の異常焼結による電極の途
切れや、内部電極層構成材料の拡散による容量温度特性
の悪化、誘電体磁器組成物の還元が生じやすくなる。
好ましくは50〜500℃/時間、より好ましくは20
0〜300℃/時間、温度保持時間を好ましくは0.5
〜8時間、より好ましくは1〜3時間、冷却速度を好ま
しくは50〜500℃/時間、より好ましくは200〜
300℃/時間とする。また、焼成雰囲気は還元性雰囲
気とすることが好ましく、雰囲気ガスとしてはたとえ
ば、N2 とH2 との混合ガスを加湿して用いること
が好ましい。
サコンデンサ素体にはアニールを施すことが好ましい。
アニールは、誘電体層を再酸化するための処理であり、
これによりIR寿命を著しく長くすることができるの
で、信頼性が向上する。
a以上、特に0.1〜10Paとすることが好ましい。
酸素分圧が前記範囲未満であると誘電体層の再酸化が困
難であり、前記範囲を超えると内部電極層が酸化する傾
向にある。
下、特に500〜1100℃とすることが好ましい。保
持温度が前記範囲未満であると誘電体層の酸化が不十分
となるので、IRが低く、また、IR寿命が短くなりや
すい。一方、保持温度が前記範囲を超えると、内部電極
層が酸化して容量が低下するだけでなく、内部電極層が
誘電体素地と反応してしまい、容量温度特性の悪化、I
Rの低下、IR寿命の低下が生じやすくなる。なお、ア
ニールは昇温過程および降温過程だけから構成してもよ
い。すなわち、温度保持時間を零としてもよい。この場
合、保持温度は最高温度と同義である。
持時間を好ましくは0〜20時間、より好ましくは2〜
10時間、冷却速度を好ましくは50〜500℃/時
間、より好ましくは100〜300℃/時間とする。ま
た、アニールの雰囲気ガスとしては、たとえば、加湿し
たN2 ガス等を用いることが好ましい。
ールにおいて、N2 ガスや混合ガス等を加湿するに
は、例えばウェッター等を使用すればよい。この場合、
水温は5〜75℃程度が好ましい。
連続して行なっても、独立に行なってもよい。これらを
連続して行なう場合、脱バインダ処理後、冷却せずに雰
囲気を変更し、続いて焼成の際の保持温度まで昇温して
焼成を行ない、次いで冷却し、アニールの保持温度に達
したときに雰囲気を変更してアニールを行なうことが好
ましい。一方、これらを独立して行なう場合、焼成に際
しては、脱バインダ処理時の保持温度までN2 ガスあ
るいは加湿したN2 ガス雰囲気下で昇温した後、雰囲
気を変更してさらに昇温を続けることが好ましく、アニ
ール時の保持温度まで冷却した後は、再びN2 ガスあ
るいは加湿したN2 ガス雰囲気に変更して冷却を続け
ることが好ましい。また、アニールに際しては、N2
ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更
してもよく、アニールの全過程を加湿したN2 ガス雰
囲気としてもよい。
サ素体4)に、たとえば、バレル研磨やサンドブラスト
により端面研磨を施し、外部電極用ペーストを印刷また
は転写して焼成し、外部電極6および8を形成する。
表面にメッキ等により被覆層(パッド層)を形成しても
よい。
層セラミックコンデンサ2は、はんだ付け等によってプ
リント基板上に実装され、各種電子機器に用いられる。
サ2の製造方法では、図5(A)に示すように、第1誘
電体グリーンシート10aの表面に所定パターンの導電
体部12aが印刷法により形成され、第2誘電体グリー
ンシート10cの表面に導電体部12aの非形成部12
bと同一パターンの誘電体部10dが印刷法により形成
されている。そして、導電体部12aと誘電体部10d
とが向き合うように、二つの誘電体グリーンシート10
aおよび10cが向き合わされる。
れぞれ印刷法により形成されることから、それらのパタ
ーンの断面は、上辺が下辺に比べて短い台形形状とな
る。そのため、二つの第1および第2誘電体グリーンシ
ート10aおよび10cを重ね合わせると、図5(B)
に示すように、誘電体部10dが導電体部12aの非形
成部12bに隙間無く嵌合し、積層面を平坦化できる。
すなわち、本実施形態では、誘電体シートの片面のみに
導電体部と誘電体部とが形成される従来の方法に比較し
て、積層面の境界に空気が入り込むおそれが少なく、局
部的なデラミネーションや変形を防止することができ
る。また、導電体部と誘電体部との境界部に突起が形成
されることもなく、その点でも、積層面を平坦化でき
る。
ーンシート10aに形成された導電体部12aのパター
ンの断面形状と、第2誘電体シート10cに形成された
誘電体部10dのパターンの断面形状とが、双方とも
に、台形形状であるために、これらのシートを重ね合わ
せする際に、自己整合的に位置合わせが成される。すな
わち、パターンの断面が台形であるために、シート相互
を重ね合わせする際に、噛み合わされるパターンのテー
パ状側壁が相互に接触し、パターン相互を自己整合的に
位置合わせすることができる。したがって、誘電体グリ
ーンシート10a,10c相互の位置合わせも容易であ
る。
710号公報に示す従来の方法と異なり、第1誘電体グ
リーンシート10aと第2誘電体グリーンシート10c
とを重ね合わせて得られる単位積層ブロック50aを所
定数積層して焼成前積層素体を得るので、図6に示すよ
うに、積層方向に隣接する導電体層12aの間には、二
層の誘電体グリーンシートが介在される。このため、誘
電体層の薄層化および多層化が進んでも、内部電極の短
絡などによる不良率を低減できる。
持つ積層セラミック電子部品の製造装置では、本実施形
態に係る製造方法を効率的に実現し、量産性に優れ、低
コストでの製造が可能な積層セラミック電子部品の製造
方法を実現することができる。
のではなく、本発明の要旨を逸脱しない範囲内において
種々なる態様で実施し得る。
ーン101(図7参照)では、キャリアフィルム11が
第1誘電体シート2aの下面に配置された状態で当該キ
ャリアフィルム11が剥離される一方(図2(D)参
照)、第2ゾーン103(図7参照)では、キャリアフ
ィルム11が第1誘電体シート2cの上面に配置された
状態で当該キャリアフィルム11が剥離されている(図
3(D)参照)。すなわち、キャリアフィルム11の剥
離する面を、一方のゾーン(本実施形態では第1ゾーン
101)では下面とし、他方のゾーン(本実施形態では
第2ゾーン103)では上面としている。このようにす
ることにより、第2吸着盤40bおよび第4吸着盤40
dの一方を反転させることなく、第1誘電体シートの導
電体部を、第2誘電体シートの誘電体部に対向させるこ
とができる。
定されない。図8(A)〜図8(G)はコンデンサの製
造過程に用いる第2誘電体シートの製造方法の他の例を
示す工程図であるが、図3(A)〜図3(G)と比較し
て、キャリアフィルム11上に形成された誘電体グリー
ンシート10cおよび所定パターンの導電体部10dの
方向を異ならせたものである。このような場合には、第
1ゾーン101(図7参照)では、キャリアフィルム1
1が第1誘電体シート2aの下面に配置された状態で当
該キャリアフィルム11が剥離される一方(図2(D)
参照)、第2ゾーン103(図7参照)では、キャリア
フィルム11が第1誘電体シート2cの下面に配置され
た状態で当該キャリアフィルム11は剥離され(図8
(D)参照)、最終的に第2誘電体シート2cは第3吸
着盤40cに吸引されて固定される(図8(G)参
照)。
る面は、双方のゾーンとも下面である。このままでは、
第1誘電体シートの導電体部を、第2誘電体シートの誘
電体部に対向させることはできない。
40cに反転機構を具備させ、かつ第3吸着盤40cを
第3ゾーン106へ移動自在とすることが好ましい。反
転機構を具備し、第3ゾーン106へ移動可能とするこ
とにより、第1誘電体シートの導電体部を、第2誘電体
シートの誘電体部に対向させることが可能となる。
い場合を考慮して、図9(A)〜図9(B)および図1
0(A)〜図10(B)に示すように、たとえば導電体
部12aを囲むことが可能な形状を持つフレーム60を
用いて誘電体グリーンシート10aと第1吸着盤40a
とを固定した後、キャリアフィルム11を剥離してもよ
い。
係る積層セラミック電子部品として積層セラミックコン
デンサを例示したが、本発明に係る積層セラミック電子
部品としては、積層セラミックコンデンサに限定され
ず、誘電体層と内部電極とが交互に積層してある素体を
有するものであれば何でも良い。
をさらに詳細に説明する。
35μmのBaTiO 3 、MgCO3 、MnCO
3 、(Ba0.6 Ca0.4 )SiO3、Y2
O3 、V2 O5 の各粉末を、焼成により、BaT
iO3 として100モル%、MgOに換算して2モル
%、MnOに換算して0.4モル%、(Ba0.6 C
a0.4 )SiO3 として3モル%、Y2 O3
として2モル%、V2 O5 として0.1モル%、の
組成となるように混合し、ボールミルにより16時間湿
式混合し、次いで、スプレードライヤーで乾燥させて誘
電体原料とした。この誘電体原料:100重量部と、オ
レフィン系樹脂:10重量部と、トルエン:110重量
部とをボールミルで混合して誘電体塗料とした。
た。平均粒径0.4μmのNi粒子:100重量部と、
エチルセルロース樹脂:9.5重量部と、ブチルカルビ
トール:85.5重量部とを3本ロールにより混練し、
ペースト化した。
た。上述の誘電体原料:100重量部と、エチルセルロ
ース樹脂:15重量部と、ブチルカルビトール:133
重量部とを混練し、ペースト化した。
り厚さ1.5μmの誘電体グリーンシートを形成した。
次いで、導電体ペーストを用い、誘電体グリーンシート
上に、内部電極層12(図1参照)となる所定パターン
の導電体部を厚さ1.3μmで印刷して第1誘電体シー
トを得た。
ノズル法により厚さ1.5μmの誘電体グリーンシート
を形成した。次いで、誘電体ペーストを用い、誘電体グ
リーンシート上に、前記導電体部の非形成部と同一パタ
ーンの誘電体部を厚さ1.3μmで印刷して第2誘電体
シートを得た。
第2誘電体シートの誘電体部とを対向させた。
第1誘電体シートの導電体部の非形成部に挿入するよう
に、第1誘電体シートと第2誘電体シートとを重ね合わ
せることにより、内部電極層12(図1参照)となる所
定パターンの導電体部が内蔵された単位積層ブロックを
得た。
極層が交互に形成された構造となるように位置合わせし
ながら積層して、300層の積層体を得た。この積層体
の上下に保護用グリーンシートを積層して、約300μ
mの外層部を形成してグリーン積層体を得た。このグリ
ーン積層体を常法に従って切断、脱バインダ処理後、還
元雰囲気中で1240℃、2時間焼成を行った。焼成
後、再酸化を目的としてアニール処理を行い、コンデン
サ素体を得た。
ラストにて研磨した後、上記外部電極用ペーストを前記
端面に転写し、N2 +H2 雰囲気中で800℃にて
10分間焼成して外部電極を形成し、積層セラミックチ
ップコンデンサ試料を得た。
層数が300層で、内部電極層の厚さが1.5μmで、
2つの内部電極層の間に挟まれる誘電体層の厚みは2.
5μmで、サイズは、縦3.2mm×横1.6mmであ
った。
いる、所定パターンの内部電極層用導電体部を有する誘
電体グリーンシートを積層していく技術を用いて、前記
導電体部の非形成部と同一パターンの誘電体部を有する
誘電体グリーンシートの積層を行うことから、量産技術
の弊害やコスト的な問題を生じることなく、積層段差を
解消できることが確認できた。
不良率の評価を行った。
試料を用い、テスターで導通チェックを行った。そし
て、得られた抵抗値が1Ω以下のものをショート不良と
して、その不良個数を求め、全体個数に対するパーセン
テージ(%)を算出した。その結果、本実施例では、シ
ョート不良率は0%であった。
シートを形成し、この上に所定パターンの導電体部を厚
さ1.3μmで印刷して誘電体シートを所定数作製し
た。これらの誘電体シートを用い、通常のシート法によ
り積層していき、誘電体層の積層数が300層のグリー
ン積層体を得た。その他は、実施例1と同様にしてコン
デンサ試料を得た。
様に、誘電体層の積層数が300層で、内部電極層の厚
さが1.5μmで、2つの内部電極層の間に挟まれる誘
電体層の厚みが2.5μmで、サイズが縦3.2mm×
横1.6mmであった。
不良率の評価を実施例1と同様に行った。その結果、シ
ョート率は40%であった。これにより、実施例1の優
位性が確認できた。
ば、誘電体層の薄層化および多層化が進んでも、誘電体
層の薄層化および多層化が進んでも、グリーンシートの
積層時に空気などを混入させることなく良好に積層させ
ることができ、しかも積層時の位置合わせが容易であ
り、積層後には、内部電極の短絡などによる不良率を低
減でき、量産性に優れ、低コストでの製造が可能な積層
セラミック電子部品の製造方法および製造装置を提供す
ることができる。
ックコンデンサの一部破断断面図である。
過程に用いる第1誘電体シートの製造方法の一例を示す
工程図である。
過程に用いる第2誘電体シートの製造方法の一例を示す
工程図である。
ックの製造方法の一例を示す工程図である。
(A)および図4(B)の要部拡大断面図である。
す工程図である。
置の一例を示す要部断面図である。
過程に用いる第2誘電体シートの製造方法の他の例を示
す工程図である。
過程に用いる第1誘電体シートの製造方法の一例を示す
斜視図である。
の製造過程に用いる第1誘電体シートの製造方法の一例
を示す工程図である。
ズに切断前の積層ブロックを示す断面図である。
得られたグリーンチップを焼成して得られる積層セラミ
ックチップコンデンサの断面図である。
れ従来の方法を示すグリーンシートの要部拡大断面図で
ある。
部品) 4… コンデンサ素体 6… 第1外部電極 8… 第2外部電極 10… 誘電体層 12… 内部電極層 2a… 第1誘電体シート 10a,10c… 誘電体グリーンシート 30a,30b… 切り込み 12a… 導電体部 12b… 導電体部の非形成部 2c… 第2誘電体シート 10d… 誘電体部 10e… 誘電体部の非形成部 11… キャリアフィルム 100… 積層装置(積層セラミック電子部品の製造装
置) 101… 第1ゾーン 103… 第2ゾーン 106… 第3ゾーン 40a〜40d… 第1〜第4吸着盤 42a〜42d… 吸引用開口部 50a… 単位積層ブロック 60… フレーム
Claims (3)
- 【請求項1】 所定パターンの導電体部が、誘電体グリ
ーンシートの表面に、印刷法により形成された第1誘電
体シートと、 前記導電体部の非形成部と同一パターンの誘電体部が、
誘電体グリーンシートの表面に、印刷法により形成され
た第2誘電体シートとを用い、 前記第1誘電体シートの導電体部を、前記第2誘電体シ
ートの誘電体部に対向させる工程と、 前記導電体部が前記誘電体部の非形成部に挿入され、前
記誘電体部が前記導電体部の非形成部に挿入されるよう
に、前記第1誘電体シートと前記第2誘電体シートとを
相対的に重ね合わせて単位積層ブロックを得る工程と、 前記単位積層ブロックを所定数積層して焼成前積層素体
を得る工程とを有する積層セラミック電子部品の製造方
法。 - 【請求項2】 前記誘電体グリーンシートの厚さが、
0.5〜3μmである請求項1に記載の積層セラミック
電子部品の製造方法。 - 【請求項3】 所定パターンの導電体部が、誘電体グリ
ーンシートの表面に形成された第1誘電体シートを得る
第1ゾーンと、 前記導電体部の非形成部と同一パターンの誘電体部が、
誘電体グリーンシートの表面に形成された第2誘電体シ
ートを得る第2ゾーンと、 前記導電体部が前記誘電体部の非形成部に挿入され、前
記誘電体部が前記導電体部の非形成部に挿入されるよう
に、前記第1誘電体シートと前記第2誘電体シートとを
相対的に重ね合わせて単位積層ブロックを得る第3ゾー
ンと、 前記単位積層ブロックを所定数積層して焼成前積層素体
を得る第4ゾーンと、 前記第1ゾーンで得られた第1誘電体シートを、前記第
3ゾーンに移送する第1移送手段と、 前記第2ゾーンで得られた第2誘電体シートを、前記第
3ゾーンに移送する第2移送手段と、 前記第1誘電体シートの導電体部を、前記第2誘電体シ
ートの誘電体部に対向させる対向手段と、 前記第3ゾーンで得られた単位積層ブロックを、第4ゾ
ーンに移送する第3移送手段とを有する積層セラミック
電子部品の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002066333A JP2002343675A (ja) | 2001-03-12 | 2002-03-12 | 積層セラミック電子部品の製造方法および製造装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001068731 | 2001-03-12 | ||
JP2001-68731 | 2001-03-12 | ||
JP2002066333A JP2002343675A (ja) | 2001-03-12 | 2002-03-12 | 積層セラミック電子部品の製造方法および製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002343675A true JP2002343675A (ja) | 2002-11-29 |
Family
ID=26611059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002066333A Pending JP2002343675A (ja) | 2001-03-12 | 2002-03-12 | 積層セラミック電子部品の製造方法および製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002343675A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114496537A (zh) * | 2021-12-21 | 2022-05-13 | 广东风华高新科技股份有限公司 | 一种厚电极元器件的制作方法 |
-
2002
- 2002-03-12 JP JP2002066333A patent/JP2002343675A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114496537A (zh) * | 2021-12-21 | 2022-05-13 | 广东风华高新科技股份有限公司 | 一种厚电极元器件的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3734662B2 (ja) | 積層セラミックコンデンサとその製造方法 | |
JP2002305127A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP7437871B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2002170736A (ja) | 積層型電子部品およびその製法 | |
JP4182009B2 (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
JPWO2005117040A1 (ja) | 電子部品、積層セラミックコンデンサおよびその製造方法 | |
JP5498973B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
JP4688326B2 (ja) | セラミック積層体およびその製法 | |
JP3935089B2 (ja) | 複合電子部品の製造方法 | |
JP2009182011A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP3945010B2 (ja) | 積層型バリスタおよびその製造方法 | |
JP4788432B2 (ja) | 積層セラミック電子部品の製造方法、およびセラミックグリーンシートの積層プレス装置 | |
JP2003045740A (ja) | 積層型電子部品 | |
JP2007149780A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP4867948B2 (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
JP4432882B2 (ja) | 積層型電子部品およびその製造方法 | |
JP2002343675A (ja) | 積層セラミック電子部品の製造方法および製造装置 | |
JP2004165375A (ja) | セラミック積層体の製法 | |
JP4702972B2 (ja) | 積層型電子部品およびその製法 | |
JP2004259735A (ja) | 複合電子部品 | |
JP3954792B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP4882778B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2004296708A (ja) | 積層型電子部品およびその製法 | |
JP4163637B2 (ja) | 電子部品、積層セラミックコンデンサおよびその製造方法 | |
JP3921177B2 (ja) | 複合電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050217 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070605 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |