JP2002341980A

JP2002341980A - マイクロコンピュータ

Info

Publication number: JP2002341980A
Application number: JP2001152095A
Authority: JP
Inventors: Takashi Kataigi; 孝至片居木; Susumu Kaneko; 進金子; Koji Tokunaga; 浩二徳永
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-05-22
Filing date: 2001-05-22
Publication date: 2002-11-29

Abstract

(57)【要約】【課題】揮発性メモリにプログラムを常駐させた状態
で通常動作モードから低消費電力モードへの遷移を可能
とする。【解決手段】ＣＰＵ２４において、命令フェッチユニ
ット９によってフェッチされた命令が、通常動作モード
から低消費電力モードへの遷移を指示する第１命令であ
るとき、第１命令の直後に命令フェッチ手段によってフ
ェッチされた第２命令を第１命令よりも先に実行し、そ
の後に第１命令を実行することで、揮発性メモリがセル
フリフレッシュモードに遷移されたにもかかわらず、第
１命令を実行することができ、揮発性メモリにプログラ
ムを常駐させた状態で通常動作モードから低消費電力モ
ードへの遷移が可能とされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ、さらにはそれにおける低消費電力モードへ移行す
る際の内部動作の改良に関するものであり、例えば携帯
情報機器に適用して有効な技術に関する。

【０００２】

【従来の技術】マイクロコンピュータ応用機器におい
て、システムの処理を続行する必要がない場合、ＣＰＵ
（中央処理装置）を外部割り込みが発生するまで休止状
態にするスリープ命令を実行させることにより、システ
ム処理を休止状態にする制御技術が採用されている。Ｃ
ＰＵを休止状態にする命令をサポートしているマイクロ
コンピュータなどにおいては、スリープ命令の実行後
に、割り込みなどの外部イベントが発生するまで無限に
待つという機能を備えている。

【０００３】ＣＰＵの休止状態には、スリープモードと
スタンバイモードを挙げることができる。スリープモー
ドにおいてはＣＰＵでの命令実行が停止されるだけで、
ＣＰＵへの電源供給は絶たれていないが、スタンバイモ
ードにおいてはＣＰＵへの電源供給をも停止されるた
め、スタンバイモードは、低消費電力モードの一例とさ
れる。ＣＰＵでスリープ（ｓｌｅｅｐ）命令が実行され
ることによって、上記スリープモードやスタンバイモー
ドへ遷移することができる。上記スリープモードとスタ
ンバイモードとの区別は、所定のレジスタに設定されて
いるスタンバイビットの論理状態によって決定される。
例えばスタンバイビットが論理値“０”でスリープ命令
が実行された場合には、ＣＰＵはスリープモードに遷移
され、スタンバイビットが論理値“１”でスリープ命令
が実行された場合には、ＣＰＵはスタンバイモードに遷
移される。

【０００４】尚、ＣＰＵのスリープモードについて記載
された文献の例としては、ＣＱ出版社から発行された
「トランジスタ技術（１９９９年５月号第１７６頁か
ら）」がある。

【０００５】

【発明が解決しようとする課題】マイクロコンピュータ
応用機器の一例として携帯情報機器を挙げることができ
る。そのような携帯用情報機器の設計及び開発において
は、ハードウェア及びソフトウェアの評価期間を短縮す
るために、オペレーティングシステムや、アプリケーシ
ョンソフトウェアなどを揮発性メモリ例えばＳＤＲＡＭ
（シンクロナス・ランダム・アクセス・メモリ）へ常駐
させ、このＳＤＲＡＭに常駐されたオペレーティングシ
ステムや、アプリケーションソフトウェアなどをＣＰＵ
で実行することが考えられる。ＲＡＭなどの揮発性メモ
リは、ＲＯＭ（リード・オンリ・メモリ）などの不揮発
性メモリに比べると、記憶情報の高速読み出しが可能で
あるため、ＲＯＭ（リード・オンリ・メモリ）などの不
揮発性メモリからオペレーティングシステムや、アプリ
ケーションソフトウェアなどをＣＰＵでフェッチして実
行するのに比べて、処理の高速化が可能となり、そのこ
とが評価期間の短縮につながるからである。

【０００６】しかしながら、携帯情報機器にとって必須
の機能とされているスタンバイモードの評価において
は、ＣＰＵ及びＳＤＲＡＭの制限によりプログラムをＳ
ＤＲＡＭへ常駐させることができないため、ＲＯＭをベ
ースにプログラムを実行せねばならない。例えば、ＣＰ
Ｕがスタンバイモードに遷移する際、先ず、システム全
体の消費電力を下げるためにＳＤＲＡＭへのリフレッシ
ュが停止され、次に、システムが必要とする情報を保持
させるため、ＳＤＲＡＭがセルフリフレッシュモードに
遷移される。ＳＤＲＡＭのセルフリフレッシュモードに
おいては、ＳＤＲＡＭへのアクセスは不可能となる。こ
のため、当該ＳＤＲＡＭがセルフリフレッシュモードに
遷移された後は、正しいスリープ命令をＳＤＲＡＭから
フェッチすることができず、ＣＰＵをスタンバイモード
に遷移することができない。また、仮にＣＰＵをスタン
バイモードに遷移できたとしても、このスタンバイモー
ドから通常動作モードに遷移するのに必要なプログラム
がＳＤＲＡＭに格納されていることから、セルフリフレ
ッシュモードに遷移されているＳＤＲＡＭからの情報読
み出しは不可能となり、それによってスタンバイモード
から通常動作モードへの遷移は不可能とされる。

【０００７】本発明の目的は、揮発性メモリにプログラ
ムを常駐させた状態で通常動作モードから低消費電力モ
ードへの遷移を可能とする技術を提供することにある。

【０００８】また、本発明の別の目的は、揮発性メモリ
にプログラムを常駐させた状態で低消費電力モードから
通常動作モードへの遷移を可能とする技術を提供するこ
とにある。

【０００９】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１１】すなわち、通常動作モードと低消費電力モ
ードとを備え、記憶情報保持のためのセルフリフレッシ
ュモードを有する揮発性メモリに記憶されたプログラム
を実行可能な中央処理装置を含んでマイクロコンピュー
タが構成されるとき、上記中央処理装置には、上記揮発
性メモリから命令をフェッチする命令フェッチ手段と、
上記命令フェッチ手段によってフェッチされた命令が、
通常動作モードから低消費電力モードへの遷移を指示す
る第１命令であるとき、上記第１命令の直後に上記命令
フェッチ手段によってフェッチされた第２命令を上記第
１命令よりも先に実行し、その後に上記第１命令を実行
する命令実行手段とを設ける。

【００１２】上記手段によれば、命令実行手段は、上記
命令フェッチ手段によってフェッチされた命令が、通常
動作モードから低消費電力モードへの遷移を指示する第
１命令であるとき、上記第１命令の直後に上記命令フェ
ッチ手段によってフェッチされた第２命令を上記第１命
令よりも先に実行し、その後に上記第１命令を実行す
る。プログラミングにおいて上記第２命令は、上記揮発
性メモリをセルフリフレッシュモードに遷移させるため
の命令とすることができ、その場合において、上記揮発
性メモリがセルフリフレッシュモードに遷移されたにも
かかわらず、上記第１命令を実行することができ、この
ことが、揮発性メモリにプログラムを常駐させた状態で
通常動作モードから低消費電力モードへの遷移を可能と
する。

【００１３】また、通常動作モードと低消費電力モード
とを備え、記憶情報保持のためのセルフリフレッシュモ
ードを有する揮発性メモリに記憶されたプログラムを実
行可能な中央処理装置と、上記揮発性メモリのリフレッ
シュ動作の制御機能を有するバスステートコントローラ
とを含んでマイクロコンピュータが構成されるとき、上
記中央処理装置には、上記揮発性メモリから命令をフェ
ッチする命令フェッチ手段と、上記命令フェッチ手段に
よってフェッチされた命令が、通常動作モードから低消
費電力モードへの遷移を指示する第１命令であるとき、
上記第１命令の直後に上記命令フェッチ手段によってフ
ェッチされた第２命令を上記第１命令よりも先に実行
し、上記第２命令の実行によって、上記不揮発性メモリ
のリフレッシュモードを、上記バスステートコントロー
ラの制御による通常動作リフレッシュモードからセルフ
リフレッシュモードに遷移させ、上記第２命令が実行さ
れた後に上記第１命令が実行されることによって、上記
中央処理装置を低消費電力モードに遷移させるととも
に、上記命令フェッチ手段によるその後の命令フェッチ
を禁止するための命令実行手段とを設ける。

【００１４】上記手段によれば、命令実行手段は、上記
命令フェッチ手段によってフェッチされた命令が、通常
動作モードから低消費電力モードへの遷移を指示する第
１命令であるとき、上記第１命令の直後に上記命令フェ
ッチ手段によってフェッチされた第２命令を上記第１命
令よりも先に実行し、その後に上記第１命令を実行す
る。プログラミングにおいて上記第２命令は、上記揮発
性メモリをセルフリフレッシュモードに遷移させるため
の命令とすることができ、その場合において、上記揮発
性メモリがセルフリフレッシュモードに遷移されたにも
かかわらず、上記第１命令を実行することができ、この
ことが、揮発性メモリにプログラムを常駐させた状態で
通常動作モードから低消費電力モードへの遷移を可能と
する。

【００１５】このとき、上記揮発性メモリとの間のイン
タフェースを制御するための情報を記憶可能な記憶手段
と、上記第１命令の実行により上記スタンバイモードへ
遷移される前に、上記記憶手段の記憶情報を退避するた
めの第１制御手段を設けることができる。

【００１６】また、上記中央処理装置には、低消費電力
モードから通常動作モードへの遷移指示に応じて、上記
揮発性メモリをセルフリフレッシュモードから、上記バ
スステートコントローラの制御による通常動作リフレッ
シュモードに遷移させるための第２制御手段を設けるこ
とができる。このとき第２制御手段によって、上記揮発
性メモリをセルフリフレッシュモードから、上記バスス
テートコントローラの制御による通常動作リフレッシュ
モードに遷移されるため、揮発性メモリにプログラムを
常駐させた状態で低消費電力モードから通常動作モード
への遷移が可能とされる。

【００１７】

【発明の実施の形態】図７には、本発明にかかるマイク
ロコンピュータが適用された携帯用情報機器が示され
る。

【００１８】この携帯用情報機器７０は、外部バスＢＵ
Ｓを介して、マイクロコンピュータ３１、ＳＤＲＡＭ
（シンクロナス・ダイナミック・ランダム・アクセス・
メモリ）３２、ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）３３、ＲＯＭ（リード・オンリ・メモ
リ）３４、周辺装置制御部３５、表示制御部３６など
が、互いに信号のやり取りが可能に結合され、予め定め
られたプログラムに従って所定のデータ処理を行う。上
記マイクロコンピュータ３１は、本システムの論理的中
核とされ、主として、アドレス指定、情報の読出しと書
込み、データの演算、命令のシーケンス、割り込みの受
付け、記憶装置と入出力装置との情報交換の起動等の機
能を有し、演算制御系や、バス制御系、メモリアクセス
制御系などから構成される。上記ＳＤＲＡＭ３２や、Ｓ
ＲＡＭ３３、及びＲＯＭ３４は内部記憶装置として位置
付けられている。ＲＯＭ３４にはＣＰＵ３０での計算や
制御に必要なプログラムが格納される。また、ＳＲＡＭ
３３は、リード・ライト動作の高速性を活かしてメイン
メモリやキャッシュメモリなどとして利用される。周辺
装置制御部３５によって、記憶装置３８の動作制御や、
キーボード３９などからの情報入力制御が行われ、さら
に、表示制御部３６の制御によって、液晶ディスプレイ
４０への情報表示が行われる。記憶装置３８は、特に制
限されないが、不揮発性メモリの一例とされるフラッシ
ュメモリを記憶媒体として含んで成る。

【００１９】上記構成の携帯用情報機器７０の設計及び
開発において、ハードウェアやソフトウェアの評価期間
の短縮化を図るため、オペレーティングシステムやアプ
リケーションソフトなどは、ＳＤＲＡＭ３２に常駐され
る。すなわち、オペレーティングシステムやアプリケー
ションソフトなどがＲＯＭ３４あるいは記憶装置３８に
記憶されている場合において、このオペレーティングシ
ステムやアプリケーションソフトなどがＲＯＭ３４ある
いは記憶装置３８から、高速動作可能なＳＤＲＡＭ３２
に転送され、このＳＤＲＡＭ３２におけるオペレーティ
ングシステムやアプリケーションソフトなどがマイクロ
コンピュータ３１によってフェッチされて実行される。
また、この携帯用情報機器７０においては、低消費電力
モード（スタンバイモード）の評価も、オペレーティン
グシステムやアプリケーションソフトなどが、ＳＤＲＡ
Ｍ３２に常駐された状態で行われる。オペレーティング
システムやアプリケーションソフトなどが、ＳＤＲＡＭ
３２に常駐された状態で、低消費電力モードの評価を行
うことができのは、後述するところの、ＣＰＵの低消費
電力モードに関する命令セットが使用されることによ
る。

【００２０】図８には上記ＳＤＲＡＭ３２の構成例が示
される。

【００２１】ＳＤＲＡＭ３２は、特に制限されないが、
公知の半導体集積回路製造技術により、単結晶シリコン
等の一つの半導体基板に形成される。

【００２２】メモリセルアレイ５０は、ダイナミック型
メモリセルをアレイ状に配列して成る複数のメモリマッ
トを有する。外部からアドレスがロウアドレスバッファ
５１を介してロウアドレスデコーダ５２に伝達され、そ
こでデコードされることによって、メモリセルアレイ５
０のワード線を選択的に駆動するための信号が生成され
るようになっている。また、外部から取込まれたアドレ
スの一部が、カラムアドレスバッファ５３を介してカラ
ムアドレスカウンタ５４に入力される。このカラムアド
レスカウンタ５４は、入力アドレスを初期アドレスとし
てそれに続くカラムアドレスを歩進動作によって生成す
る。生成されたカラムアドレスは、カラムアドレスデコ
ーダ５４に伝達される。このカラムアドレスデコーダ５
４は、入力アドレスをデコードすることによって、セン
スアンプ及びカラム選択回路５６におけるカラム選択系
の動作信号を生成する。センスアンプ及びカラム選択回
路５６は、メモリセルアレイ５０のメモリセルに結合さ
れたデータ線の微弱な電位差（メモリセルデータ）を増
幅するためのセンスアンプや、コモンＩ／Ｏ線（Ｉ／Ｏ
バスとも称される）を、上記カラムアドレスデコーダ５
５からの制御信号に基づいて選択的にデータ線に結合す
るためのカラム選択系などが含まれる。

【００２３】センスアンプで増幅されたメモリセルデー
タは、入出力バッファ５７を介して外部出力される。ま
た、外部からの書込みデータは、入出力バッファ５７を
介してコモンＩ／Ｏ線に伝達され、上記のようにカラム
アドレスに基づいて選択されたデータ線を介して、対応
するメモリセルに書込まれる。

【００２４】コントローラ５８は、基本クロックＣＬ
Ｋ、クロックイネーブルＣＬＥ、チップセレクト信号Ｃ
Ｓ＊（＊はローアクティブ又は信号反転を意味する）、
ロウアドレスストローブ信号ＲＡＳ＊、カラムアドレス
ストローブ信号ＣＡＳ＊、ライトイネーブル信号ＷＥ＊
など、外部から入力される各種信号に基づいて、ＳＤＲ
ＡＭ３２における各部の動作制御信号を生成する。特
に、このＳＤＲＡＭ３２の動作モードは、チップセレク
ト信号ＣＳ＊、ロウアドレスストローブ信号ＲＡＳ＊、
ライトイネーブル信号ＷＥ＊の論理状態の組合せにによ
って決定される。ここで、クロックイネーブルＣＫＥが
アサートされた状態で、クロックＣＬＫの取込みが有効
とされ、クロックＣＬＫの取込みが有効とされる場合
に、各部がクロックＣＬＫに同期動作される。従って、
クロックイネーブルＣＫＥがネゲートされた状態では、
クロックＣＬＫが有効とされないから、同期動作が行わ
れない。つまり低消費電力モードとされる。この実施例
では、ＣＰＵ２４における低消費電力モードについての
割り込み処理によって、上記クロックイネーブルＣＬＫ
がネゲートされることによって、ＳＤＲＡＭ３２が低消
費電力モードに移行されるようになっている。ＳＤＲＡ
Ｍ３２の低消費電力モードにおいては、外部からのメモ
リアクセスは不可能とされる。また、この低消費電力モ
ードにおいては、記憶情報の保持のためのセルフリフレ
ッシュが行われる。このような意味で、上記低消費電力
モードはセルフリフレッシュモードとも称される。セル
フリフレッシュにおいては、チップ内に設けられたタイ
マ機能により、待機状態が所定時間続いた場合に自動的
にリフレッシュ動作が行われることで記憶情報の喪失が
阻止される。

【００２５】図１には上記マイクロコンピュータ３１の
構成例が示される。

【００２６】図１に示されるように、マイクロコンピュ
ータ３１は、特に制限されないが、バス制御のためのバ
スコントローラ２１、割り込み制御のための割り込みコ
ントローラ２３、演算処理のためのＣＰＵ（中央処理装
置）２４、時間計測のためのタイマ２５、そして、ＣＰ
Ｕ２４で実行されるマイクロプログラムが格納された内
蔵ＲＯＭ２６、ＣＰＵ２４での演算処理のための作業領
域などとして使用される内蔵ＲＡＭ２７、内蔵周辺モジ
ュール２８が設けられ、それらが信号のやり取り可能に
内部バス２２によって結合されている。内部バス２２
は、アドレス信号を伝達するためのアドレスバス、デー
タを伝達するためのデータバス、及びコントロール信号
を伝達するためのコントロールバスを含む。上記周辺回
路には、ユーザブレークコントローラ、ダイレクトメモ
リアクセスコントローラ、シリアルコミュニケーション
インタフェース、シリアルインタフェース、及びユーザ
デバッグインタフェース、などが含まれる。バスコント
ローラ２１は、この内部バス２２とシステムバスＢＵＳ
とに結合され、信号伝達のためのバス制御を行う。

【００２７】図５には上記ＣＰＵ２５の構成例が示され
る。

【００２８】ＣＰＵ２４は、特に制限されないが、命令
フェッチユニット９、命令レジスタ１０Ａ，１０Ｂ、命
令デコーダ１１、ディジタル信号処理のためのＤＳＰユ
ニット１２、整数演算のための整数ユニット１３、演算
制御のための制御レジスタ１４、ＤＳＰ命令のオペラン
ドとしてＤＳＰデータの転送やデータ処理に使用される
ＤＳＰレジスタ１５、データ処理やアドレス計算に使用
される汎用レジスタ１６、積和レジスタやプログラムカ
ウンタなどを含むシステムレジスタ１７を含んで成る。

【００２９】命令フェッチユニット９は、ＳＤＲＡＭ３
２から命令をフェッチする。フェッチされた命令は命令
レジスタ１０Ａを介して命令デコーダ１１に伝達されて
デコードされる。命令フェッチユニット９によって、Ｃ
ＰＵの動作モードからスタンバイモードへの遷移を指定
するスリープ命令がフェッチされた場合において、スタ
ンバイビットが論理値“１”に設定されている場合に
は、このスリープ命令は、命令レジスタ１０Ａに保持さ
れるが、そのスリープ命令は遅延命令として取り扱わ
れ、直ぐにはデコードされない。そして命令フェッチユ
ニット９によって次にフェッチされた命令が命令レジス
タ１０Ｂに保持され、それが命令デコーダ１１によって
デコードされ、そのデコード結果がＤＳＰユニット１２
や整数演算ユニット１３に供給されることで、命令が実
行される。その後、上記命令レジスタ１０Ａに保持され
ているスリープ命令が命令デコーダ１１でデコードさ
れ、そのデコード結果がＤＳＰユニット１２や整数演算
ユニット１３に供給されることで、命令が実行される。

【００３０】尚、スタンバイビットが論理値“０”に設
定されている場合、スリープ命令の実行によってスリー
プモードに遷移されるが、この場合には、ＣＰＵ２４で
の命令実行が停止されるだけで、ＣＰＵ２４への電源供
給は絶たれていないため、スリープ命令は、遅延命令で
はなく、メモリ制御命令や周辺デバイス制御命令と同様
に、フェッチされた順に実行される。

【００３１】ＤＳＰユニット１２及び整数ユニット１３
は、フェッチ及びデコードユニット１１からのデコード
結果に基づいて演算処理を行う。マイクロコンピュータ
３１は、バスを通じて外部空間を含むアドレス空間のど
の領域に対してもアクセスすることができる。整数ユニ
ット１３は、バスを介して命令とデータ転送する。

【００３２】ここで、上記ＤＳＰユニットや整数演算ユ
ニット１３が、本発明における命令実行手段の一例とさ
れる。

【００３３】図６には上記バスステートコントローラ２
１の構成例が示される。

【００３４】バスステートコントローラ２１は、内部バ
スと外部バスとの間のバスステートの制御の他に、広範
囲なメモリタイプについてのインタフェースを提供す
る。バスステートコントローラ２１の内部アドレス空間
には、内蔵ＲＯＭ２６や内蔵ＲＡＭ２７、内蔵周辺モジ
ュール２８が配置される。バスステートコントローラ２
１の外部アドレス空間には、外部に接続されるデバイス
（ＳＤＲＡＭ、ＳＲＡＭ、ＲＯＭなど）が配置される。
また、リフレッシュ機能を有し、ＳＤＲＡＭ３２の通常
動作リフレッシュとセルフリフレッシュをサポートす
る。上記通常動作リフレッシュは、ロウアドレスストロ
ーブ信号ＲＡＳよりも先にカラムアドレスストローブ信
号ＣＡＳをアサートすることによってリフレッシュを指
示するＣＡＳビフォＲＡＳリフレッシュとされる。

【００３５】図６に示されるようにバスステートコント
ローラ２１は、特に制限されないが、外部バスＢＵＳと
のインタフェースをとるためのバスインタフェース２１
１、バスサイクルにおけるウェイト制御のためのウェイ
ト制御部２１２、アドレス空間におけるエリア制御のた
めのエリア制御部２１３、メモリ制御のためのメモリ制
御部２１４、内部バス２２とのインタフェースをとるた
めの内部バスインタフェース２１５、及び各種レジスタ
が含まれる。上記各種レジスタ２１５には、ウェイトコ
ントロールのためのウェイトコントロールレジスタＷＣ
Ｒ、バスコントロールのためのバスコントロールレジス
タＢＣＲ、個別メモリコントロールのための個別メモリ
コントロールレジスタＭＣＲ、さらにはリフレッシュコ
ントロールのためのリフレッシュタイマカウンタＲＴＣ
ＮＴ、リフレッシュタイムコンスタントレジスタＲＴＣ
ＯＲ、リフレッシュタイマコントロール／ステータスレ
ジスタＲＴＣＳＲが含まれる。

【００３６】ここで、個別メモリコントロールレジスタ
ＭＣＲにおける所定ビットの論理値によってリフレッシ
ュ動作を実行するか否か、さらには通常動作リフレッシ
ュやセルフリフレッシュのモード指定が可能とされる。
例えばビット３がモード指定ビットとされるとき、この
モード指定ビットが論理値“０”の場合には、通常動作
リフレッシュが指定され、モード指定ビットが論理値
“１”の場合には、セルフリフレッシュが指定されるよ
うに設定することができる。上記モード指定ビットは、
ＣＰＵ２４によって設定することができる。

【００３７】尚、ＣＭＰは、リフレッシュタイマカウン
タＲＴＣＮＴの値とリフレッシュタイムコンスタントレ
ジスタＲＴＣＯＲの値とが一致したか否かを判別し、そ
の判別結果をメモリ制御部２１４に供給するために設け
られる。

【００３８】図２には、上記ＣＰＵ２４の低消費電力モ
ード（スタンバイモード）に関する命令セットについて
の機能仕様が示される。

【００３９】図２に示されるように上記ＣＰＵ２４の低
消費電力モードに関する命令セットは、ＣＰＵ２４がス
タンバイモードに遷移するスリープ命令が遅延命令とし
て取り扱われ、このスリープ命令はＣＰＵ２４において
遅延実行される。すなわち、フェッチされた命令が、通
常動作モードから低消費電力モードへの遷移を指示する
スリープ命令であるとき、このスリープ命令の直後にフ
ェッチされた命令を上記スリープ命令よりも先に実行
し、その後に上記スリープ命令が実行される。また、ス
リープ命令が実行されることによってＣＰＵ２４はスタ
ンバイモードに遷移されるが、ＣＰＵ２４がこのスタン
バイモードから解除されない限り、命令フェッチは行わ
れない。さらに、ＣＰＵ２４がスタンバイモードから通
常動作モードに遷移する際には、予め指定された値を、
汎用レジスタ１６などの予め指定されたアドレスに書き
込まれる。このとき汎用レジスタ１６に書き込まれた情
報は、ＣＰＵ２４がスタンバイモードから通常動作モー
ドに遷移する際にバスステートコントローラ２１におけ
る所定レジスタ例えば個別メモリコントロールレジスタ
ＭＣＲに書き込まれるようになっている。本例において
は、上記汎用レジスタ１６に書き込まれている情報は論
理値“０”であり、ＣＰＵ２４に対する割り込みが割り
込みコントローラ２３によって受け付けられることでＣ
ＰＵ２４がスタンバイモードから通常動作モードに遷移
される場合には、先ず、個別メモリコントロールレジス
タＭＣＲにおけるビット３が上記汎用レジスタの情報に
よって論理値“０”にセットされる。これにより、ＳＤ
ＲＡＭ３２が通常リフレッシュモードに遷移される。

【００４０】図３には、ＣＰＵ２４が通常動作モードか
らスタンバイモードに遷移する場合の流れが示される。

【００４１】ＣＰＵ２４は、基本的にはＳＤＲＡＭ３２
から命令をフェッチすると、その命令をフェッチ順に実
行する。例えばマイクロコンピュータ３１の外部に配置
されている周辺デバイスへの制御命令３２ＡがＣＰＵ２
４によってフェッチされた場合に、ＣＰＵ２４において
この制御命令３２Ａが実行されることによって、上記周
辺デバイスが制御される。そして、スリープ命令３２Ｂ
がフェッチされた場合には、ＣＰＵ２４ではこの命令が
遅延命令として取り扱われるため、このスリープ命令３
２Ｂの実行の前に、上記スリープ命令３２Ｂの直後にフ
ェッチされたメモリ制御命令３２Ｃがフェッチされてそ
れが実行される。このメモリ制御命令の実行において、
先ず、バスステートコントローラ２１における各種レジ
スタの保持情報がＳＤＲＡＭ３２に退避され、その後
に、ＳＤＲＡＭ３２がセルフリフレッシュモードに遷移
される。そして上記メモリ制御命令３２Ｃが実行された
後に、上記スリープ命令３２Ｂが実行されることによっ
てＣＰＵ２４がスタンバイモードに遷移される。尚、こ
のとき、スタンバイビットは論理値“１”にセットされ
ているものとする。ここで、スリープ命令３２Ｂは、上
記メモリ制御命令３２Ｃの前に既にＣＰＵ２４にフェッ
チされているため、上記メモリ制御命令３２Ｃの実行に
よりＳＤＲＡＭ３２がセルフリフレッシュモードに遷移
されたにもかかわらず、スリープ命令３２Ｂの実行が可
能とされる。

【００４２】そして、上記スリープ命令３２Ｂが実行さ
れた後は、上記メモリ制御命令３２Ｃの次の命令例えば
周辺デバイスへの制御命令３２Ｄのフェッチは禁止され
る。

【００４３】このように、スリープ命令３２Ｂがフェッ
チされた場合には、ＣＰＵ２４ではこの命令が遅延命令
として取り扱われ、このスリープ命令３２Ｂの実行の前
に、上記スリープ命令３２Ｂの直後にフェッチされたメ
モリ制御命令３２Ｃがフェッチされてそれが実行される
ことから、上記メモリ制御命令３２Ｃの実行によりＳＤ
ＲＡＭ３２がセルフリフレッシュモードに遷移されたに
もかかわらず、スリープ命令３２Ｂの実行が可能とされ
る。

【００４４】図４には、ＣＰＵ２４がスタンバイモード
から通常動作モードへ遷移する場合の流れが示される。

【００４５】例えば割り込みによってＣＰＵ２４がスタ
ンバイモードから通常動作モードへの遷移が指示された
場合には、先ず、ＣＰＵ２４はＳＤＲＡＭ２４をセルフ
リフレッシュモードから通常動作リフレッシュモードへ
変更される。このモード変更は、上述したように、予め
汎用レジスタ１６に設定されている情報に基づいてバス
ステートコントローラ２１における個別メモリコントロ
ールレジスタＭＣＲにおけるビット３が論理値“１”に
セットされることにより可能とされる。これにより、Ｓ
ＤＲＡＭ３２は、セルフリフレッシュモードから通常リ
フレッシュモードへ遷移され、ＣＰＵ２４からのアクセ
スが可能とされる。通常動作リフレッシュモードに遷移
された後は、バスステートコントローラ２１におけるそ
の他のレジスタの状態が、ＳＤＲＡＭ３２に退避されて
いるレジスタ情報に従って再設定される。次に、ＣＰＵ
２４によって周辺デバイス制御命令３２Ｅ、メモリ制御
命令３２Ｆ、周辺デバイス制御命令３２Ｇが順にフェッ
チされ、それぞれＣＰＵ２４で実行される。

【００４６】上記の例によれば、以下の作用効果を得る
ことができる。

【００４７】（１）スリープ命令３２Ｂがフェッチされ
た場合に、ＣＰＵ２４においてこの命令が遅延命令とし
て取り扱われ、このスリープ命令３２Ｂの実行の前に、
上記スリープ命令３２Ｂの直後にフェッチされたメモリ
制御命令３２Ｃがフェッチされてそれが実行される。こ
のメモリ制御命令の実行において、先ず、バスステート
コントローラ２１における各種レジスタの保持情報がＳ
ＤＲＡＭ３２に退避され、その後に、ＳＤＲＡＭ３２が
セルフリフレッシュモードに遷移される。そして上記メ
モリ制御命令３２Ｃが実行された後に、上記スリープ命
令３２Ｂが実行されることによってＣＰＵ２４がスタン
バイモードに遷移される。このようにＳＤＲＡＭ３２が
セルフリフレッシュモードに遷移されたにもかかわら
ず、上記スリープ命令３２Ｂが実行されることによって
ＣＰＵ２４をスタンバイモードに遷移させることができ
る。

【００４８】（２）予め汎用レジスタ１６に設定されて
いる情報に基づいてバスステートコントローラ２１にお
ける個別メモリコントロールレジスタＭＣＲにおけるビ
ット３が論理値“１”にセットされることによりＳＤＲ
ＡＭ２４がセルフリフレッシュモードから通常動作リフ
レッシュモードへ変更される。これにより、ＣＰＵ２４
からのアクセスが可能とされる。

【００４９】（３）上記（１），（２）の作用効果によ
り、揮発性メモリにプログラムを常駐させた状態でハー
ドウェア及びソフトウェアの評価を行うことができるた
め、処理の高速化により、評価期間の短縮を図ることが
できる。

【００５０】以上本発明者によってなされた発明を具体
的に説明したが、本発明はそれに限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。

【００５１】例えば、ＣＰＵ２４がスタンバイモードか
ら通常動作モードへ遷移する場合において、ハードウェ
アによって、バスステートコントローラ２１における個
別メモリコントロールレジスタＭＣＲにおけるビット３
を論理値“１”にセットするようにしてもよい。

【００５２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯情
報機器に適用した場合について説明したが、本発明はそ
れに限定されるものではなく、各種データ処理装置に広
く適用することができる。

【００５３】本発明は、少なくとも中央処理装置を含む
ことを条件に適用することができる。

【００５４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００５５】すなわち、命令フェッチ手段によってフェ
ッチされた命令が、通常動作モードから低消費電力モー
ドへの遷移を指示する第１命令であるとき、第１命令の
直後に命令フェッチ手段によってフェッチされた第２命
令を第１命令よりも先に実行され、その後に第１命令が
実行されるため、プログラミングにおいて第２命令は、
揮発性メモリをセルフリフレッシュモードに遷移させる
ための命令とすることにより、揮発性メモリがセルフリ
フレッシュモードに遷移されたにもかかわらず、第１命
令を実行することができるため、揮発性メモリにプログ
ラムを常駐させた状態で通常動作モードから低消費電力
モードへの遷移が可能とされる。

【００５６】また、低消費電力モードから通常動作モー
ドへの遷移指示に応じて、上記揮発性メモリをセルフリ
フレッシュモードから、上記バスステートコントローラ
の制御による通常動作リフレッシュモードに遷移させる
ための第２制御手段を設けることにより、上記揮発性メ
モリをセルフリフレッシュモードから、上記バスステー
トコントローラの制御による通常動作リフレッシュモー
ドに遷移されるため、揮発性メモリにプログラムを常駐
させた状態で低消費電力モードから通常動作モードへ遷
移させることができる。

【図面の簡単な説明】

【図１】本発明にかかるマイクロコンピュータの構成例
ブロック図である。

【図２】上記マイクロコンピュータに含まれるＣＰＵの
低消費電力モードに関する命令セットの機能仕様説明図
である。

【図３】上記ＣＰＵにおいて通常動作モードからスタン
バイモードに遷移する場合の説明図である。

【図４】上記ＣＰＵにおいてスタンバイモードから通常
動作モードに遷移する場合の説明図である。

【図５】上記ＣＰＵの構成例ブロック図である。

【図６】上記マイクロコンピュータに含まれるバスステ
ートコントローラの構成例ブロック図である。

【図７】上記マイクロコンピュータを含む携帯用情報機
器の全体的な構成例ブロック図である。

【図８】上記携帯用情報機器に含まれるＳＤＲＡＭの構
成例ブロック図である。

【符号の説明】

９命令フェッチユニット１０Ａ，１０Ｂ命令レジスタ１１命令デコーダ１２ＤＳＰユニット１３整数ユニット１４制御レジスタ１４１５ＤＳＰレジスタ１６汎用レジスタ１７システムレジスタ２１バスステートコントローラ２２内部バス２３割り込みコントローラ２４ＣＰＵ２５タイマ２６内蔵ＲＯＭ２７内蔵ＲＡＭ２８内蔵周辺モジュール３１マイクロコンピュータ３２ＳＤＲＡＭ３３ＳＲＡＭ３４ＲＯＭ３５周辺装置制御部３６表示制御部３８記憶装置３９キーボード４０液晶ディスプレイ７０携帯用情報機器

───────────────────────────────────────────────────── フロントページの続き (72)発明者徳永浩二東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 5B011 EA08 LL11 5B019 CA07 HF07 5B062 AA05 CC02 DD10 HH06 HH07

Claims

【特許請求の範囲】

【請求項１】通常動作モードと低消費電力モードとを
備え、記憶情報保持のためのセルフリフレッシュモード
を有する揮発性メモリに記憶されたプログラムを実行可
能な中央処理装置を含むマイクロコンピュータであっ
て、上記中央処理装置は、上記揮発性メモリから命令をフェ
ッチする命令フェッチ手段と、上記命令フェッチ手段によってフェッチされた命令が、
通常動作モードから低消費電力モードへの遷移を指示す
る第１命令であるとき、上記第１命令の直後に上記命令
フェッチ手段によってフェッチされた第２命令を上記第
１命令よりも先に実行し、その後に上記第１命令を実行
する命令実行手段と、を含んで成ることを特徴とするマ
イクロコンピュータ。
【請求項２】通常動作モードと低消費電力モードとを
備え、記憶情報保持のためのセルフリフレッシュモード
を有する揮発性メモリに記憶されたプログラムを実行可
能な中央処理装置と、上記揮発性メモリのリフレッシュ
動作の制御機能を有するバスステートコントローラとを
含むマイクロコンピュータであって、上記中央処理装置
は、上記揮発性メモリから命令をフェッチする命令フェ
ッチ手段と、上記命令フェッチ手段によってフェッチされた命令が、
通常動作モードから低消費電力モードへの遷移を指示す
る第１命令であるとき、上記第１命令の直後に上記命令
フェッチ手段によってフェッチされた第２命令を上記第
１命令よりも先に実行し、上記第２命令の実行によっ
て、上記不揮発性メモリのリフレッシュモードを、上記
バスステートコントローラの制御による通常動作リフレ
ッシュモードからセルフリフレッシュモードに遷移さ
せ、上記第２命令が実行された後に上記第１命令が実行
されることによって、上記中央処理装置を低消費電力モ
ードに遷移させるとともに、上記命令フェッチ手段によ
るその後の命令フェッチを禁止するための命令実行手段
と、を含むことを特徴とするマイクロコンピュータ。
【請求項３】上記揮発性メモリとの間のインタフェー
スを制御するための情報を記憶可能な記憶手段と、上記
第１命令の実行により上記スタンバイモードへ遷移され
る前に、上記記憶手段の記憶情報を退避するための第１
制御手段を含む請求項２記載のマイクロコンピュータ。
【請求項４】上記中央処理装置は、低消費電力モード
から通常動作モードへの遷移指示に応じて、上記揮発性
メモリをセルフリフレッシュモードから、上記バスステ
ートコントローラの制御による通常動作リフレッシュモ
ードに遷移させるための第２制御手段を含む請求項２又
は３記載のマイクロコンピュータ。