JP2002341383A - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JP2002341383A JP2002341383A JP2001151537A JP2001151537A JP2002341383A JP 2002341383 A JP2002341383 A JP 2002341383A JP 2001151537 A JP2001151537 A JP 2001151537A JP 2001151537 A JP2001151537 A JP 2001151537A JP 2002341383 A JP2002341383 A JP 2002341383A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- crystal display
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】層間絶縁膜の破壊に伴う不良を低減し、歩留ま
りの向上が可能なアクティブマトリクス液晶表示装置を
提供する。 【解決手段】基板1の１主面上に、配線群2a,2b、薄膜ト
ランジスタ、補助容量、前記配線群及び薄膜トランジス
タ上に堆積された平坦化膜6、及び平坦化膜6上に形成さ
れた画素電極を含むアクティブマトリクス液晶表示装置
において、配線群2a,2bと交叉する甲配線9bを前記配線
上に堆積された平坦化膜6上に形成し、かつ前記画素電
極と同時に形成された導電体によって形成する。ゲート
配線２ａと接続配線９ｂ間は約１〜５μｍの膜厚の層間
絶縁膜が介在しているため、ゲート配線２ａと接続配線
９ｂ間のショートが発生する可能性はほとんどなく、静
電気等による絶縁破壊による不良発生が大幅に低減され
る。
りの向上が可能なアクティブマトリクス液晶表示装置を
提供する。 【解決手段】基板1の１主面上に、配線群2a,2b、薄膜ト
ランジスタ、補助容量、前記配線群及び薄膜トランジス
タ上に堆積された平坦化膜6、及び平坦化膜6上に形成さ
れた画素電極を含むアクティブマトリクス液晶表示装置
において、配線群2a,2bと交叉する甲配線9bを前記配線
上に堆積された平坦化膜6上に形成し、かつ前記画素電
極と同時に形成された導電体によって形成する。ゲート
配線２ａと接続配線９ｂ間は約１〜５μｍの膜厚の層間
絶縁膜が介在しているため、ゲート配線２ａと接続配線
９ｂ間のショートが発生する可能性はほとんどなく、静
電気等による絶縁破壊による不良発生が大幅に低減され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
によって駆動されるアクティブマトリクス液晶表示装置
等に関する。さらに詳しくは、薄膜トランジスタアレイ
基板作製時の不良を低減できるアクティブマトリクス液
晶表示装置に関する。
によって駆動されるアクティブマトリクス液晶表示装置
等に関する。さらに詳しくは、薄膜トランジスタアレイ
基板作製時の不良を低減できるアクティブマトリクス液
晶表示装置に関する。
【０００２】
【従来の技術】反射型液晶表示装置は、外部から入射し
た光を液晶表示装置内部に位置する反射板により反射し
た光を表示光源として利用することから、光源にバック
ライトが不要となる。これは、透過型液晶表示装置より
も、低消費電力化、薄型化、軽量化が達成できる有効な
手法として考えられている。現在の反射型液晶表示装置
の基本構造は、ＴＮ（ツイステッドネマテッィク）方
式、ＳＴＮ（スーパーツイステッドネマテッィク）方
式、ＧＨ（ゲストホスト）方式、ＰＤＬＣ（高分子分
散）方式等を用いた液晶、これをスイッチングするため
の素子（薄膜トランジスタ、ダイオード）、さらに、こ
れらの内部あるいは外部に設けた反射板からなる。反射
型液晶表示装置の表示性能には、液晶透過状態の場合、
明るく、かつ白い表示を呈することが要求される。
た光を液晶表示装置内部に位置する反射板により反射し
た光を表示光源として利用することから、光源にバック
ライトが不要となる。これは、透過型液晶表示装置より
も、低消費電力化、薄型化、軽量化が達成できる有効な
手法として考えられている。現在の反射型液晶表示装置
の基本構造は、ＴＮ（ツイステッドネマテッィク）方
式、ＳＴＮ（スーパーツイステッドネマテッィク）方
式、ＧＨ（ゲストホスト）方式、ＰＤＬＣ（高分子分
散）方式等を用いた液晶、これをスイッチングするため
の素子（薄膜トランジスタ、ダイオード）、さらに、こ
れらの内部あるいは外部に設けた反射板からなる。反射
型液晶表示装置の表示性能には、液晶透過状態の場合、
明るく、かつ白い表示を呈することが要求される。
【０００３】従来の構成を図５、図６とともに説明す
る。図５は、一例として、従来の反射型アクティブマト
リクス液晶表示装置用の薄膜トランジスタ（以下ＴＦＴ
と呼ぶ）アレイ基板の断面構成を示す。最初に、ガラス
基板１上に、アルミニウム、クロム等の金属を用いてゲ
ート配線２ａ、及び画素の電位を保持するための共通配
線２ｂを形成する。ゲート配線は、行方向に延在させ
る。その後、ゲート絶縁膜として機能するシリコン窒化
膜３、及びゲート電極の電位によってその抵抗率が変化
し、ＴＦＴをスイッチとして機能させる半導体膜４を形
成する。その後、チタン、アルミニウム等の導電体膜
で、ソース電極５ａ、ドレイン電極５ｂ、共通電極２ｂ
との間で補助容量を構成する補助容量電極５ｃを形成す
る。ソース配線５ａは、列方向に延在させる。
る。図５は、一例として、従来の反射型アクティブマト
リクス液晶表示装置用の薄膜トランジスタ（以下ＴＦＴ
と呼ぶ）アレイ基板の断面構成を示す。最初に、ガラス
基板１上に、アルミニウム、クロム等の金属を用いてゲ
ート配線２ａ、及び画素の電位を保持するための共通配
線２ｂを形成する。ゲート配線は、行方向に延在させ
る。その後、ゲート絶縁膜として機能するシリコン窒化
膜３、及びゲート電極の電位によってその抵抗率が変化
し、ＴＦＴをスイッチとして機能させる半導体膜４を形
成する。その後、チタン、アルミニウム等の導電体膜
で、ソース電極５ａ、ドレイン電極５ｂ、共通電極２ｂ
との間で補助容量を構成する補助容量電極５ｃを形成す
る。ソース配線５ａは、列方向に延在させる。
【０００４】一方、図６（ａ）（ｂ）に示すように、画
面左右端において、それぞれ行毎に形成された共通配線
群２ｂは、ソース電極と同時に形成された縦方向に延在
する接続配線５ｄによって、ゲート絶縁膜上に形成され
たコンタクトホール７を介して接続させることによって
共通配線群は短絡される。共通配線群には、外部から信
号が入力される。なお、図６（ｂ）は図６（ａ）のIII
−III線断面図である。
面左右端において、それぞれ行毎に形成された共通配線
群２ｂは、ソース電極と同時に形成された縦方向に延在
する接続配線５ｄによって、ゲート絶縁膜上に形成され
たコンタクトホール７を介して接続させることによって
共通配線群は短絡される。共通配線群には、外部から信
号が入力される。なお、図６（ｂ）は図６（ａ）のIII
−III線断面図である。
【０００５】その後、図５に戻り、感光性の樹脂である
平坦化膜６を塗布した後、フォトリソグラフィの工程に
よって、開口部８を形成する。この時、画素電極上で反
射する光を拡散させるために、画素電極下となる位置の
平坦化膜上に凹凸を形成する。この凹凸によって入射光
が拡散され、ある程度の視野の範囲で明るい反射特性が
得られる。最後に反射率の高いアルミニウム等からなる
画素電極９ａを形成する。
平坦化膜６を塗布した後、フォトリソグラフィの工程に
よって、開口部８を形成する。この時、画素電極上で反
射する光を拡散させるために、画素電極下となる位置の
平坦化膜上に凹凸を形成する。この凹凸によって入射光
が拡散され、ある程度の視野の範囲で明るい反射特性が
得られる。最後に反射率の高いアルミニウム等からなる
画素電極９ａを形成する。
【０００６】画素電極は、平坦化膜上に形成した開口部
８を介してドレイン電極５ｂ、及び開口部８ｂを介して
補助容量電極５ｃと接続される。そして、画素電極９ａ
には、ソース配線からスイッチの役割を果たすＴＦＴを
通じて信号が入力される。
８を介してドレイン電極５ｂ、及び開口部８ｂを介して
補助容量電極５ｃと接続される。そして、画素電極９ａ
には、ソース配線からスイッチの役割を果たすＴＦＴを
通じて信号が入力される。
【０００７】
【発明が解決しようとする課題】以上図６に示すよう
に、画面左右端において、それぞれ行毎に形成された共
通配線群２ｂは、ソース電極と同時に形成された縦方向
に延在する共通配線の接続配線５ｄによって、ゲート絶
縁膜上に形成されたコンタクトホール７を介して接続さ
せることによって共通配線群は短絡されるが、この接続
配線とゲート配線は、ゲート絶縁膜を介して交叉する。
に、画面左右端において、それぞれ行毎に形成された共
通配線群２ｂは、ソース電極と同時に形成された縦方向
に延在する共通配線の接続配線５ｄによって、ゲート絶
縁膜上に形成されたコンタクトホール７を介して接続さ
せることによって共通配線群は短絡されるが、この接続
配線とゲート配線は、ゲート絶縁膜を介して交叉する。
【０００８】しかしながら、従来のアクティブマトリク
ス液晶表示装置のＴＦＴアレイ基板に於いて、静電気が
この接続配線部分に入った場合、局所的にこのゲート絶
縁膜が薄く、耐圧が低くなってる部分でゲート絶縁膜が
破壊され、ゲート配線と接続配線が短絡した結果、ゲー
ト信号と共通配線信号が混ざり、画像異常を引き起こす
という問題がある。
ス液晶表示装置のＴＦＴアレイ基板に於いて、静電気が
この接続配線部分に入った場合、局所的にこのゲート絶
縁膜が薄く、耐圧が低くなってる部分でゲート絶縁膜が
破壊され、ゲート配線と接続配線が短絡した結果、ゲー
ト信号と共通配線信号が混ざり、画像異常を引き起こす
という問題がある。
【０００９】また、このような短絡不良が発生しなくて
も、特に大画面、大容量の液晶表示装置において、ゲー
ト配線と共通配線との間で形成される容量によって、ゲ
ート配線信号と共通配線信号とがカップリングによって
共通配線信号が歪むことが懸念される。その結果、画面
の表示位置によって共通配線の引き回し抵抗が異なるこ
とから、共通配線信号の信号歪みが、画面の表示位置に
よって異なり、表示ムラが発生するという問題がある。
も、特に大画面、大容量の液晶表示装置において、ゲー
ト配線と共通配線との間で形成される容量によって、ゲ
ート配線信号と共通配線信号とがカップリングによって
共通配線信号が歪むことが懸念される。その結果、画面
の表示位置によって共通配線の引き回し抵抗が異なるこ
とから、共通配線信号の信号歪みが、画面の表示位置に
よって異なり、表示ムラが発生するという問題がある。
【００１０】本発明は、前記従来の問題を解決するた
め、層間絶縁膜の破壊に伴う不良を低減し、歩留まりの
向上が可能なアクティブマトリクス液晶表示装置を提供
することを目的とする。
め、層間絶縁膜の破壊に伴う不良を低減し、歩留まりの
向上が可能なアクティブマトリクス液晶表示装置を提供
することを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明のアクティブマトリクス液晶表示装置は、基
板の一主面上に、配線群、薄膜トランジスタ、補助容
量、前記配線群及び薄膜トランジスタ上に堆積された平
坦化膜、及び前記平坦化膜上に形成された画素電極を含
むアクティブマトリクス液晶表示装置において、前記配
線群と交叉する甲配線が前記配線上に堆積された平坦化
膜上に形成され、かつ前記画素電極と同時に形成された
導電体であることを特徴とする。
め、本発明のアクティブマトリクス液晶表示装置は、基
板の一主面上に、配線群、薄膜トランジスタ、補助容
量、前記配線群及び薄膜トランジスタ上に堆積された平
坦化膜、及び前記平坦化膜上に形成された画素電極を含
むアクティブマトリクス液晶表示装置において、前記配
線群と交叉する甲配線が前記配線上に堆積された平坦化
膜上に形成され、かつ前記画素電極と同時に形成された
導電体であることを特徴とする。
【００１２】前記装置においては、甲配線は補助容量を
形成する共通配線群を画面周辺で短絡させる接続配線で
あることが好ましい。
形成する共通配線群を画面周辺で短絡させる接続配線で
あることが好ましい。
【００１３】また、前記甲配線は画面周囲を延在するレ
スキュー配線であることが好ましい。
スキュー配線であることが好ましい。
【００１４】また、前記画素電極はアルミニウムまたは
銀を主成分とする金属であることが好ましい。
銀を主成分とする金属であることが好ましい。
【００１５】また、ゲート配線と接続配線間には１〜５
μｍの膜厚の層間絶縁膜を形成したことが好ましい。
μｍの膜厚の層間絶縁膜を形成したことが好ましい。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１７】（実施の形態１）実施の形態１を、図１、
図２（ａ）（ｂ）を用いて説明する。図１は本発明のア
クティブマトリクス液晶表示装置の平面回路構成図、図
２（ａ）は同アクティブマトリクス液晶表示装置のＴＦ
Ｔアレイ基板の画面左右の共通配線部の平面構成図、及
び図２（ｂ）は図２（ａ）のＩ−Ｉ線の断面構成図を示
す。
図２（ａ）（ｂ）を用いて説明する。図１は本発明のア
クティブマトリクス液晶表示装置の平面回路構成図、図
２（ａ）は同アクティブマトリクス液晶表示装置のＴＦ
Ｔアレイ基板の画面左右の共通配線部の平面構成図、及
び図２（ｂ）は図２（ａ）のＩ−Ｉ線の断面構成図を示
す。
【００１８】以下、本液晶表示装置の作成方法を説明す
る。最初に、ガラス基板１上に、アルミニウム、クロム
等の金属を用いてゲート配線２ａ、及び画素の電位を保
持するための共通配線２ｂを形成する。ゲート配線は、
行方向に延在させる。その後、ゲート絶縁膜として機能
するシリコン窒化膜３を厚み約４００ｎｍで堆積させ、
そしてゲート電極の電位によってその抵抗率が変化し、
ＴＦＴをスイッチとして機能させる半導体膜４を形成す
る。その後、チタン、アルミニウム等の導電体膜で、ソ
ース電極５ａ、ドレイン電極５ｂ、共通配線２ｂとの間
で補助容量を構成する補助容量電極５ｃを形成する。ソ
ース配線５ａは、列方向に延在させる。
る。最初に、ガラス基板１上に、アルミニウム、クロム
等の金属を用いてゲート配線２ａ、及び画素の電位を保
持するための共通配線２ｂを形成する。ゲート配線は、
行方向に延在させる。その後、ゲート絶縁膜として機能
するシリコン窒化膜３を厚み約４００ｎｍで堆積させ、
そしてゲート電極の電位によってその抵抗率が変化し、
ＴＦＴをスイッチとして機能させる半導体膜４を形成す
る。その後、チタン、アルミニウム等の導電体膜で、ソ
ース電極５ａ、ドレイン電極５ｂ、共通配線２ｂとの間
で補助容量を構成する補助容量電極５ｃを形成する。ソ
ース配線５ａは、列方向に延在させる。
【００１９】その後、感光性の樹脂である平坦化膜６を
約３μｍの厚さで塗布した後、フォトリソグラフィの工
程によって、開口部８を形成する。この時、画素電極上
で反射する光を拡散させるために、画素電極下となる位
置の平坦化膜上に凹凸を形成する。この凹凸によって入
射光が拡散され、ある程度の視野の範囲で明るい反射特
性が得られる。そして最後に、反射率の高いアルミニウ
ム等からなる画素電極９ａを形成する。画素電極は、平
坦化膜上に形成した開口部８を介してドレイン電極５
ｂ、及び開口部８を介して補助容量電極５ｃと接続され
る。そして、画素電極９ｂには、ソース配線からスイッ
チの役割を果たすＴＦＴ１１を通じて画素容量１２、補
助容量１１に信号が書きこまれる。
約３μｍの厚さで塗布した後、フォトリソグラフィの工
程によって、開口部８を形成する。この時、画素電極上
で反射する光を拡散させるために、画素電極下となる位
置の平坦化膜上に凹凸を形成する。この凹凸によって入
射光が拡散され、ある程度の視野の範囲で明るい反射特
性が得られる。そして最後に、反射率の高いアルミニウ
ム等からなる画素電極９ａを形成する。画素電極は、平
坦化膜上に形成した開口部８を介してドレイン電極５
ｂ、及び開口部８を介して補助容量電極５ｃと接続され
る。そして、画素電極９ｂには、ソース配線からスイッ
チの役割を果たすＴＦＴ１１を通じて画素容量１２、補
助容量１１に信号が書きこまれる。
【００２０】一方、図２（ａ）（ｂ）に示すように、画
面左右端において、それぞれ行毎に形成された共通配線
群２ｂは、画素電極と同時に形成された縦方向に延在す
る共通配線の接続配線９ｂによって、ゲート絶縁膜上に
形成されたコンタクトホール７、及び平坦化膜上に形成
されたコンタクトホール８を介して接続させることによ
って、共通配線群２ｂは短絡される。共通配線群には、
実装電極１３ｂを介して外部から信号が入力される。
面左右端において、それぞれ行毎に形成された共通配線
群２ｂは、画素電極と同時に形成された縦方向に延在す
る共通配線の接続配線９ｂによって、ゲート絶縁膜上に
形成されたコンタクトホール７、及び平坦化膜上に形成
されたコンタクトホール８を介して接続させることによ
って、共通配線群２ｂは短絡される。共通配線群には、
実装電極１３ｂを介して外部から信号が入力される。
【００２１】本構成により、静電気がこの接続配線部分
に入った場合でも、ゲート配線２ａと接続配線９ｂ間は
好適には約３μｍという従来の７〜８倍の膜厚の層間絶
縁膜（３，６）が介在しているため、ゲート配線２ａと
接続配線９ｂ間のショートが発生する可能性はほとんど
ないため、静電気等による絶縁破壊による不良発生が大
幅に低減される。層間絶縁膜の厚みは１〜５μｍであっ
ても効果がある。
に入った場合でも、ゲート配線２ａと接続配線９ｂ間は
好適には約３μｍという従来の７〜８倍の膜厚の層間絶
縁膜（３，６）が介在しているため、ゲート配線２ａと
接続配線９ｂ間のショートが発生する可能性はほとんど
ないため、静電気等による絶縁破壊による不良発生が大
幅に低減される。層間絶縁膜の厚みは１〜５μｍであっ
ても効果がある。
【００２２】また、特に大画面、大容量の液晶表示装置
において、ゲート信号と共通配線との間で形成される容
量も、平坦化膜の比誘電率は、通常３程度で、シリコン
窒化膜からなるゲート絶縁膜の比誘電率６．４より小さ
く、しかも７〜８倍の膜厚であるため、その容量は、従
来の１／１０以下である。よって、ゲート配線信号と共
通配線信号とがカップリングが無くなり、共通配線信号
の歪みに伴う画面の表示ムラが全く問題がなくなる。
において、ゲート信号と共通配線との間で形成される容
量も、平坦化膜の比誘電率は、通常３程度で、シリコン
窒化膜からなるゲート絶縁膜の比誘電率６．４より小さ
く、しかも７〜８倍の膜厚であるため、その容量は、従
来の１／１０以下である。よって、ゲート配線信号と共
通配線信号とがカップリングが無くなり、共通配線信号
の歪みに伴う画面の表示ムラが全く問題がなくなる。
【００２３】また、反射型液晶表示装置の場合、画素電
極が低抵抗のアルミニウム、また銀を主成分とする金属
で構成されるため、共通配線の抵抗は全く問題が無い。
極が低抵抗のアルミニウム、また銀を主成分とする金属
で構成されるため、共通配線の抵抗は全く問題が無い。
【００２４】（実施の形態２）実施の形態２を、図３、
図４（ａ）（ｂ）を用いて説明する。図３は、本発明の
アクティブマトリク液晶表示装置の平面回路図を示す。
図４（ａ）は、本発明のアクティブマトリクス液晶表示
装置のＴＦＴアレイ基板の画面左右のレスキュー配線平
面構成図、図４（ｂ）は図４（ａ）のII−II線の断面構
成図を示す。
図４（ａ）（ｂ）を用いて説明する。図３は、本発明の
アクティブマトリク液晶表示装置の平面回路図を示す。
図４（ａ）は、本発明のアクティブマトリクス液晶表示
装置のＴＦＴアレイ基板の画面左右のレスキュー配線平
面構成図、図４（ｂ）は図４（ａ）のII−II線の断面構
成図を示す。
【００２５】本構成は、実施の形態１と同一の工程によ
って作製される。
って作製される。
【００２６】図４（ａ）（ｂ）に示すように、レスキュ
ー配線２ｃ、及び９ｃが画面の周囲に延在している。ソ
ース配線５ａに、断線１４が生じたとき、本ソース配線
５ａとレスキュー配線２ｃを、上下２箇所において、レ
ーザーによって短絡させることによって，ソース配線の
断線以降にも、レスキュー配線を介してソース配線信号
が入力されるため、断線は解消される。
ー配線２ｃ、及び９ｃが画面の周囲に延在している。ソ
ース配線５ａに、断線１４が生じたとき、本ソース配線
５ａとレスキュー配線２ｃを、上下２箇所において、レ
ーザーによって短絡させることによって，ソース配線の
断線以降にも、レスキュー配線を介してソース配線信号
が入力されるため、断線は解消される。
【００２７】ここで、図４（ａ）（ｂ）に示すように、
画面左右端において、レスキュー配線は、画素電極と同
時に形成される導電体によって形成される。そのため、
本レスキュー配線とゲート配線群間は、平坦化膜とゲー
ト絶縁膜によって介在される。
画面左右端において、レスキュー配線は、画素電極と同
時に形成される導電体によって形成される。そのため、
本レスキュー配線とゲート配線群間は、平坦化膜とゲー
ト絶縁膜によって介在される。
【００２８】本構成により、静電気がこのレスキュー配
線部分に入った場合でも、ゲート配線とレスキュー配線
間は好適には約３μｍという従来の７〜８倍の膜厚の層
間絶縁膜が介在しているため、ゲート配線とレスキュー
配線間のショートが発生する可能性はほとんどないた
め、静電気等による絶縁破壊による不具合発生が大幅に
低減される効果がある。
線部分に入った場合でも、ゲート配線とレスキュー配線
間は好適には約３μｍという従来の７〜８倍の膜厚の層
間絶縁膜が介在しているため、ゲート配線とレスキュー
配線間のショートが発生する可能性はほとんどないた
め、静電気等による絶縁破壊による不具合発生が大幅に
低減される効果がある。
【００２９】また、特に大画面、大容量の液晶表示装置
において、ゲート信号とレスキュー配線との間で形成さ
れる容量も、平坦化膜の比誘電率は、通常３程度で、シ
リコン窒化膜からなるゲート絶縁膜の比誘電率６．４よ
り小さく、しかも７〜８倍の膜厚であるため、その容量
は、従来の１／１０以下である。よって、ゲート配線信
号とレスキュー配線信号（＝ソース配線信号）とがカッ
プリングによって、救済されたソース配線信号が歪むこ
とによる線欠陥不良の発生が解消される効果がある。
において、ゲート信号とレスキュー配線との間で形成さ
れる容量も、平坦化膜の比誘電率は、通常３程度で、シ
リコン窒化膜からなるゲート絶縁膜の比誘電率６．４よ
り小さく、しかも７〜８倍の膜厚であるため、その容量
は、従来の１／１０以下である。よって、ゲート配線信
号とレスキュー配線信号（＝ソース配線信号）とがカッ
プリングによって、救済されたソース配線信号が歪むこ
とによる線欠陥不良の発生が解消される効果がある。
【００３０】なお、本構成は、ソース配線の断線を救済
する構成であるが、ゲート配線を救済させる構成におい
ても、本発明は有効である。
する構成であるが、ゲート配線を救済させる構成におい
ても、本発明は有効である。
【００３１】
【発明の効果】以上説明したとおり、ゲート、またはソ
ース配線群を交叉させる共通配線の接続配線、またはレ
スキュー配線を平坦化膜上に、画素電極と同時に形成す
る導電体によって形成する事によって、ゲート、ソース
配線群と共通配線の接続配線、またはレスキュー配線が
層間ショートする可能性が無くなり、大幅に歩留まりが
向上するという効果がある。
ース配線群を交叉させる共通配線の接続配線、またはレ
スキュー配線を平坦化膜上に、画素電極と同時に形成す
る導電体によって形成する事によって、ゲート、ソース
配線群と共通配線の接続配線、またはレスキュー配線が
層間ショートする可能性が無くなり、大幅に歩留まりが
向上するという効果がある。
【図１】本発明の実施の形態１のアクティブマトリクス
液晶表示装置の平面回路図
液晶表示装置の平面回路図
【図２】（ａ）は本発明の実施の形態１のアクティブマ
トリクス液晶表示装置のＴＦＴアレイ基板の画面左右の
共通配線平面構成図、及び（ｂ）は（ａ）のＩ−Ｉ線断
面構成図
トリクス液晶表示装置のＴＦＴアレイ基板の画面左右の
共通配線平面構成図、及び（ｂ）は（ａ）のＩ−Ｉ線断
面構成図
【図３】本発明の実施の形態２のアクティブマトリクス
液晶表示装置の平面回路図
液晶表示装置の平面回路図
【図４】（ａ）は本発明の実施の形態２のアクティブマ
トリクス液晶表示装置のＴＦＴアレイ基板の画面左右の
レスキュー配線平面構成図、及び（ｂ）は（ａ）のII−
II線断面構成図
トリクス液晶表示装置のＴＦＴアレイ基板の画面左右の
レスキュー配線平面構成図、及び（ｂ）は（ａ）のII−
II線断面構成図
【図５】従来のアクティブマトリクス液晶表示装置のＴ
ＦＴアレイ基板の断面構成図
ＦＴアレイ基板の断面構成図
【図６】（ａ）は従来のアクティブマトリクス液晶表示
装置のＴＦＴアレイ基板の画面左右の共通配線平面構成
図、及び（ｂ）は（ａ）のIII−III線断面構成図
装置のＴＦＴアレイ基板の画面左右の共通配線平面構成
図、及び（ｂ）は（ａ）のIII−III線断面構成図
１ ガラス基板 ２ａ ゲート配線 ２ｂ 共通配線 ２ｃ レスキュー配線 ３ ゲート絶縁膜（シリコン窒化膜） ４ 半導体膜 ５ａ ソース配線 ５ｂ ドレイン電極 ５ｃ 補助容量電極 ５ｄ 共通配線の接続配線 ６ 平坦化膜 ７ ゲート絶縁膜上のコンタクトホール ８ 平坦化膜上のコンタクトホール ９ａ 画素電極 ９ｂ 共通配線の接続配線 ９ｃ レスキュー配線 １０ 薄膜トランジスタ １１ 補助容量 １２ 液晶容量 １３ 実装電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇本 竜也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA29 GA64 JA01 JA24 JA26 JA34 JA41 JA46 JB07 JB58 JB61 JB79 KB25 MA30 NA29 PA01 PA13 QA07 QA08 QA10 QA15 5F110 AA22 AA26 AA27 BB01 CC07 DD02 EE03 EE04 FF03 FF27 HK03 HK04 HL03 HL06 NN04 NN27 NN72 NN73 QQ19
Claims (5)
- 【請求項１】 基板の一主面上に、配線群、薄膜トラン
ジスタ、補助容量、前記配線群及び薄膜トランジスタ上
に堆積された平坦化膜、及び前記平坦化膜上に形成され
た画素電極を含むアクティブマトリクス液晶表示装置に
おいて、 前記配線群と交叉する甲配線が前記配線上に堆積された
平坦化膜上に形成され、かつ前記画素電極と同時に形成
された導電体であることを特徴とするアクティブマトリ
クス液晶表示装置。 - 【請求項２】 前記甲配線が、前記補助容量を形成する
共通配線群を画面周辺で短絡させる接続配線である請求
項１に記載のアクティブマトリクス液晶表示装置。 - 【請求項３】 前記甲配線が、画面周囲を延在するレス
キュー配線である請求項１に記載のアクティブマトリク
ス液晶表示装置。 - 【請求項４】 前記画素電極が、アルミニウムまたは銀
を主成分とする金属である請求項２または３に記載のア
クティブマトリクス液晶表示装置。 - 【請求項５】 ゲート配線と接続配線間には１〜５μｍ
の膜厚の層間絶縁膜を形成した請求項１〜４のいずれか
に記載のアクティブマトリクス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151537A JP2002341383A (ja) | 2001-05-21 | 2001-05-21 | アクティブマトリクス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151537A JP2002341383A (ja) | 2001-05-21 | 2001-05-21 | アクティブマトリクス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341383A true JP2002341383A (ja) | 2002-11-27 |
Family
ID=18996364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001151537A Pending JP2002341383A (ja) | 2001-05-21 | 2001-05-21 | アクティブマトリクス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002341383A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084452A (ja) * | 2008-02-15 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675237A (ja) * | 1992-08-28 | 1994-03-18 | Sharp Corp | 反射型液晶表示装置 |
| JPH07218930A (ja) * | 1994-02-04 | 1995-08-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH09160076A (ja) * | 1995-10-05 | 1997-06-20 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| JPH10232404A (ja) * | 1997-02-20 | 1998-09-02 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH11150275A (ja) * | 1997-11-19 | 1999-06-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
-
2001
- 2001-05-21 JP JP2001151537A patent/JP2002341383A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0675237A (ja) * | 1992-08-28 | 1994-03-18 | Sharp Corp | 反射型液晶表示装置 |
| JPH07218930A (ja) * | 1994-02-04 | 1995-08-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH09160076A (ja) * | 1995-10-05 | 1997-06-20 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| JPH10232404A (ja) * | 1997-02-20 | 1998-09-02 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH11150275A (ja) * | 1997-11-19 | 1999-06-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084452A (ja) * | 2008-02-15 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4278834B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3272625B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| TW200403859A (en) | Thin film transistor array panel | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP3306488B2 (ja) | アクティブマトリクス基板 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| US20050098781A1 (en) | Thin film array panel | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JP2002341383A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003177417A (ja) | 液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2003057676A (ja) | 反射型液晶表示装置 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JP4053343B2 (ja) | 液晶表示装置 | |
| JP3096394B2 (ja) | 表示装置 | |
| JPH0527259A (ja) | アクテイブマトリクス基板 | |
| JP3666771B2 (ja) | スイッチング素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |