JP2002329784A

JP2002329784A - 半導体回路

Info

Publication number: JP2002329784A
Application number: JP2001135656A
Authority: JP
Inventors: Masahiko Maeda; 征彦前田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-05-07
Filing date: 2001-05-07
Publication date: 2002-11-15

Abstract

(57)【要約】【課題】半導体回路において、リペア用フリップフロ
ップを考慮することなくツリー構造を形成できるように
する。【解決手段】複数のバッファ１０２およびフリップフ
ロップ１０４の動作タイミングを制御するためのクロッ
ク信号を供給するクロック発生回路１０１を備え、クロ
ック発生回路１０１に接続するバッファ１０２およびフ
リップフロップ１０４にて階層的なツリー構造を形成す
る。最終段の各フリップフロップ１０４までの負荷抵抗
および負荷容量が等しくなるように、ダミーバッファ１
０３およびダミーフリップフロップ１０５を組み込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体回路に関し、
特に、リペア用フリップフロップまたはスキャンフリッ
プフロップを組み込んだ半導体回路に関するものであ
る。

【０００２】

【従来の技術】図３は、従来のこの種の半導体回路の構
成例を示す。図３において、３０１はクロック発生回路
で、動作タイミング制御用クロック信号を生成する。こ
のクロック発生回路３０１をソースポイントとした任意
の段数および分岐数を有するツリー構造の各分岐点に
は、それぞれバッファ３０２が設けられている。このツ
リー構造の最終段には、フリップフロップ３０３と、回
路修正時に使用するリペア用フリップフロップ３０４
と、スキャンテスト時に故障検出率を向上させるために
使用する観測用フリップフロップ３０５とが設けられて
いる。

【０００３】このような構成の半導体回路において、ク
ロック発生回路３０１より発生したクロック信号は、バ
ッファ３０２および配線を通じて、最終段にある各フリ
ップフロップ３０３、３０４、３０５に供給され、上記
半導体回路は、このクロック信号を基準に所定のタイミ
ングで動作している。

【０００４】

【発明が解決しようとする課題】しかしながら従来の構
成では、クロック発生回路３０１からツリー構造の最終
段の各フリップフロップ３０３、３０４、３０５までの
負荷抵抗および負荷容量は、それぞれの経路により同等
ではなくなり、このため各経路ごとにクロックスキュー
の値が大きく異なる。クロックスキューの値が大きく異
なると、回路の処理動作の高速化に影響を与えることに
なる。また、回路修正用に予備として挿入しておくリペ
ア用フリップフロップ３０４を、実動作時に使用するフ
リップフロップ３０３についてツリー構造を作成してか
ら挿入すると、先に作成したクロックツリー構造におけ
る各フリップフロップ３０３の負荷抵抗および負荷容量
の値が変動し、調整されていたクロックスキューの値が
大きく変わってしまう。したがってクロックツリー構造
を作成するときには実動作で使用するしないにかかわら
ず、すべてのフリップフロップについて作成する必要が
ある。

【０００５】一方、半導体集積回路の出荷検査を行う際
には、大規模な半導体回路の内部の故障を検出して良・
不良の判定を行うために、テストパターンを流して検査
を行っている。

【０００６】このとき、内部の論理回路の故障を検出す
るためのスキャンテストがあるが、半導体集積回路の内
部に故障の検出が困難あるいは不可能な部位が多数存在
すると、スキャンテスト時の故障検出率が低くなり、良
品判定された半導体集積回路に潜在的な不良が存在する
確率が高くなり、半導体集積回路が良判定であるにもか
かわらず正常動作しない可能性が出てくる。

【０００７】これを解決するのに、半導体集積回路の内
部に存在するマクロセルへの入出力部など、実動作に使
用される論理回路のみではスキャンテストによる故障の
検出が困難あるいは不可能な部位においては、検査時の
み使用する観測用のフリップフロップ３０５を、実動作
に影響を与えないようにマクロセルの入出力部に挿入
し、故障検出率の向上を図っている。

【０００８】しかしこの場合は、配線修正時のリペア用
フリップフロップ３０４と故障検出率向上のための観測
用フリップフロップ３０５とがお互いに独立で存在する
ため、半導体集積回路の面積の増大の原因になる。

【０００９】そこで本発明は、上記従来の問題点を解決
するもので、半導体回路において、リペア用フリップフ
ロップを考慮することなくツリー構造を形成できるよう
にするとともに、リペア用フリップフロップを観測用フ
リップフロップとしても使用できるようにして回路面積
の増大を防止できるようにすることを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体回路は、複数のバッファおよびフリ
ップフロップの動作タイミングを制御するためのクロッ
ク信号を供給するクロック発生回路を備え、前記クロッ
ク発生回路に接続する前記バッファおよびフリップフロ
ップにて階層的なツリー構造を形成する半導体回路にお
いて、最終段の各フリップフロップまでの負荷抵抗およ
び負荷容量が等しくなるようにダミーバッファおよびダ
ミーフリップフロップを組み込んだものである。

【００１１】このように構成することで、各フリップフ
ロップにおけるクロック信号の遅延時間の差を無くすこ
とができ、クロックスキューを防止しつつ、実動作では
使用されないダミーフリップフロップを、回路に不具合
が生じた際に半導体回路を配線層のみで修正する時のリ
ペア用のフリップフロップとして有効に使用することが
できる。

【００１２】また、本発明の半導体回路は、スキャンテ
ストの故障検出率向上のために観測用フリップフロップ
を使用する必要がある場合は、リペア用フリップフロッ
プの一部を負荷抵抗および負荷容量を均一化したままス
キャン用フリップフロップとして代用し、実動作の論理
回路のみでは観測が困難または不可能な部位の信号線を
スキャンテストのシフト動作時の入力信号線に接続する
ことで、このフリップフロップを配線修正時のリペア用
かつスキャンテスト時の観測用のフリップフロップとし
て併用することが可能になる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は、本発明によ
る第１の実施の形態としての、ダミーバッファおよびダ
ミーフリップフロップを用いて対称なクロックツリー構
造を形成した半導体回路としての半導体集積回路を示す
ものである。

【００１４】この対称に形成されたクロックツリーは４
段の階層構造を持ち、１つのクロック発生回路１０１
と、第１段、第２段、第３段を構成する多数のバッファ
１０２と、最終段である第４段に配置される多数のフリ
ップフロップ１０４とが備えられている。さらに、複数
のダミーバッファ１０３およびダミーフリップフロップ
１０５が設けられた構造になっている。

【００１５】この実施の形態では、それぞれ２つで１組
のバッファ群およびフリップフロップ群を構成し、クロ
ック発生回路１０１から第１段のバッファ群に接続し、
第１段のバッファ群の各バッファは第２段のバッファ群
に接続する。その際、半導体集積回路において接続され
た先のバッファ１０２が必ずしも２つ１組になるように
接続されているとは限らないので、ダミーバッファ１０
３を組み入れて、２つ１組になるようにする。第２段、
第３段も同様に、バッファが２つ１組でない場合はダミ
ーバッファ１０３を組み入れる。

【００１６】最終段の第４段では、同様にフリップフロ
ップ１０４を２つ１組のフリップフロップ群として接続
させ、不足した場合にはダミーフリップフロップ１０５
を接続する。

【００１７】このようにクロック発生回路１０１から最
終段のフリップフロップ１０４までの経路におけるバッ
ファ１０２の接続数が異なり、それにより負荷抵抗およ
び負荷容量が不均一になる場合に対して、この実施の形
態では各階層ごとにダミーバッファ１０３およびダミー
フリップフロップ１０５を挿入することで、最終段の各
フリップフロップ１０４、１０５における負荷抵抗およ
び負荷容量の均一化を図り、クロックスキューが大きく
なる問題を解決する。

【００１８】この実施の形態では、回路素子であるバッ
ファまたはフリップフロップを２つ１組とし、またクロ
ック発生回路１０１から全部で４段の階層構造とした
が、これに限定されることはなく、回路素子群の数は任
意に組むことができ、また階層数は任意でよい。

【００１９】この実施の形態により、負荷抵抗および負
荷容量を容易に均一化することができ、これによりクロ
ックスキューの値の増大を防ぐことができる。また、負
荷抵抗および負荷容量を均一化にするために組み込まれ
たダミーのフリップフロップ１０５は、半導体集積回路
内の論理回路の動作に不具合があってその論理回路を変
更する必要がある場合に、配線層の組み合わせの修正の
みで論理回路の変更を行うためのリペア用フリップフロ
ップとして使用することが可能である。しかも、クロッ
クツリー形成時に、このリペア用フリップフロップを意
識せずに、負荷抵抗および負荷容量が均一化されてクロ
ックスキューの増大が抑えられたうえで、実動作に使用
されるためのフリップフロップだけでなくリペア用フリ
ップフロップのスキューも考慮されたツリー構造を作成
することが可能である。

【００２０】次に本発明の第２の実施の形態の半導体回
路について説明する。ここでは、前述した第１の実施の
形態において負荷抵抗および負荷容量を均一化するため
に組み込まれたダミーのフリップフロップ１０５の一部
を、負荷抵抗および負荷容量を均一化するようにスキャ
ンテストで使用するスキャンフリップフロップで構成す
る。スキャンテストにおいては、実動作時に使用する論
理回路だけでは故障の検出が困難または不可能な信号線
を、スキャンフリップフロップのシフト動作時の入力に
接続する。

【００２１】図２は、このような本発明の第２の実施の
形態における半導体回路としての半導体集積回路の回路
図を示すものであり、これについて以下に説明する。図
２において、組み合わせ回路２０１とマクロセル２０２
との間は、マクロセル２０２のへの入力線ｓｉｇ−ＩＮ
およびマクロセル２０２からの出力線ｓｉｇ−ＯＵＴで
接続されている。スキャンテスト時において、マクロセ
ル２０２は制御することができず、したがって入力線ｓ
ｉｇ−ＩＮおよび出力線ｓｉｇ−ＯＵＴは、実動作のみ
の回路構成では故障の検出が不可能な信号線となる。ク
ロックスキューの増大を抑えたツリー構造を形成するた
めに組み込まれたダミーバッファ２０３に接続されたリ
ペア用フリップフロップの一部を、各フリップフロップ
間の負荷抵抗および負荷容量を均一にしたままリペア用
スキャンフリップフロップ２０４として構成し、入力線
ｓｉｇ−ＩＮおよび出力線ｓｉｇ−ＯＵＴをリペア用ス
キャンフリップフロップ２０４のスキャンシフト動作時
の入力信号線ＤＴと接続する。

【００２２】ツリー構造の最終段には、バッファ２０５
と接続された、実動作およびスキャンテスト時に使用さ
れるスキャンフリップフロップ２０６および実動作用の
フリップフロップ２０７がある。リペア用スキャンフリ
ップフロップ２０４の出力Ｑは、実動作で使用されるス
キャンフリップフロップ２０６のスキャンシフト動作時
の入力信号線ＤＴに接続されている。実動作で使用され
るスキャンフリップフロップ２０６の出力Ｑは、他の組
み合わせ回路またはスキャンフリップフロップのスキャ
ンシフト動作時の入力信号線に接続されている。以降の
出力も同様に接続され最終的には半導体集積回路の外部
出力端子と接続され、スキャンチェーンを形成する。

【００２３】実動作時はスキャンシフト動作モード信号
２０８が常にオフなので、リペア用スキャンフリップフ
ロップ２０４は入力線ｓｉｇ−ＩＮおよび出力線ｓｉｇ
−ＯＵＴを選択せずに入力信号線Ｄを選択する。また実
動作時に使用されるスキャンフリップフロップ２０６
も、同様に実動作時には入力信号線Ｄを選択するので、
実動作時は正常に動作する。

【００２４】一方、スキャンテスト時には、スキャンシ
フト動作モード信号２０８がオンになり、リペア用スキ
ャンフリップフロップ２０４および動作時に使用される
スキャンフリップフロップ２０６はそれぞれ入力信号線
ＤＴを選択する。

【００２５】このとき、実動作時の論理回路のみではス
キャンテスト時の故障の検出が不可能であった入力線ｓ
ｉｇ−ＩＮおよび出力線ｓｉｇ−ＯＵＴの信号の値がリ
ペア用スキャンフリップフロップ２０４のスキャンシフ
ト動作時の入力信号線ＤＴと接続されているため、これ
らの信号の値をスキャンテスト時に観測可能になり、ス
キャンテストの故障検出率の低下を防ぐことが可能にな
る。

【００２６】また半導体集積回路に不具合が起きて、回
路の修正のための配線修正を行う際に、観測用およびリ
ペア用として併用されているリペア用スキャンフリップ
フロップ２０４を必要とするときは、このフリップフロ
ップ２０４の実動作時の入力信号線Ｄには修正された組
み合わせ回路からの出力を接続し、このフリップフロッ
プ２０４の出力Ｑは、実動作時に使用されるスキャンフ
リップフロップ２０６のスキャンシフト動作時の入力信
号線ＤＴと、修正後の実動作時の組み合わせ回路におけ
る所定の入力とに接続する。このようにすることで、実
動作時おいては修正された回路動作を実現することがで
き、またスキャンテスト時においては、スキャンチェー
ンを崩すことなく、リペア用スキャンフリップフロップ
２０４を観測用のフリップフロップとして動作させるこ
とが可能になる。

【００２７】このように、ツリー構造の形成の際に組み
込まれたリペア用フリップフロップの一部をスキャンフ
リップフロップとして機能させることで、従来ではお互
い独立で組み込まれていた観測用とリペア用のフリップ
フロップを併用することができ、半導体集積回路の面積
の削減が可能になる。

【００２８】

【発明の効果】以上説明したように本発明によれば、
（１）クロック発生回路からツリー構造の最終段までの
各フリップフロップまでの負荷抵抗および負荷容量を均
一化し、処理および動作の高速化を実現するダミーバッ
ファおよびダミーフリップフロップを用い、実動作では
使用されないダミーフリップフロップを、回路に不具合
が生じた際に半導体集積回路の配線層の修正のみで修正
する時のリペア用のフリップフロップとして使用するこ
とで、リペア用フリップフロップを考慮することなくツ
リー構造を形成できる半導体回路を提供でき、また、
（２）故障検出率向上のために観測用のフリップフロッ
プを組み込まなければならない時に、リペア用フリップ
フロップの一部を、クロック発生回路からツリー構造の
最終段の各フリップフロップまでの負荷抵抗および負荷
容量を均一化したままスキャンフリップフロップとして
置き換えることで、リペア用フリップフロップだけでは
なく観測用フリップフロップとしても使用することがで
きる半導体回路を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における半導体回路
の構造例

【図２】本発明の第２の実施の形態における半導体回路
の構造例

【図３】従来の半導体回路の構造例

【符号の説明】

１０１クロック発生回路１０２バッファ１０３ダミーバッファ１０４フリップフロップ１０５リペア用フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/04 Ｇ０１Ｒ 31/28 Ｖ５Ｊ０５６Ｈ０３Ｋ 19/00 ＧＨ０１Ｌ 21/82 Ｒ 27/04 ＴＦターム(参考） 2G132 AC14 AK07 4M106 AA01 AA08 AC01 AC08 5B048 AA20 CC18 5F038 DT06 DT15 EZ20 5F064 BB19 BB28 EE02 EE03 EE06 EE08 EE47 EE54 HH06 HH12 5J056 AA39 BB51 BB60 CC14 CC16 GG07

Claims

【特許請求の範囲】

【請求項１】動作タイミング制御用クロック信号を生
成するクロック発生回路と、前記クロック発生回路をソ
ースポイントとした任意の段数および分岐数を有するツ
リー構造の各分岐点に配置されたバッファと、前記ツリ
ー構造の最終段に接続された複数のフリップフロップ
と、前記ツリー構造の各段の出力に任意に組み込まれ、
前記クロック発生回路から前記複数のフリップフロップ
までの負荷抵抗および負荷容量を均一化するダミーバッ
ファと、前記ダミーバッファのうち前記ツリー構造の最
終段へ出力するものと接続されたリペア用フリップフロ
ップとを備えた半導体回路。
【請求項２】リペア用フリップフロップとしてスキャ
ンフリップフロップを用いることで、前記リペア用フリ
ップフロップをスキャンテスト時の観測用フリップフロ
ップとしても併用できるように構成した請求項１記載の
半導体回路。