JP2009229126A - 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス - Google Patents
集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス Download PDFInfo
- Publication number
- JP2009229126A JP2009229126A JP2008071974A JP2008071974A JP2009229126A JP 2009229126 A JP2009229126 A JP 2009229126A JP 2008071974 A JP2008071974 A JP 2008071974A JP 2008071974 A JP2008071974 A JP 2008071974A JP 2009229126 A JP2009229126 A JP 2009229126A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- data sequence
- data
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】プリント基板(5)に配置される機能変更可能な第1のデバイス(200)に結合された機能変更できない第2のデバイス(300)の結線状態を判定するために、第1のデバイスに書き込まれるプログラムは、所定パターンのデータ・シーケンス(204)を予め記憶するステップ(S504)と、実速度クロックパルス(RCK)を供給するステップ(S506)と、実速度クロックパルスで所定パターンのデータ・シーケンスを第1のデバイスの出力端子(OUT1)に供給しそれによって第2のデバイスの対応する入力端子(IN1)を介して第2のデバイスにデータ・シーケンスが供給されるようにするステップ(S514)と、所定パターンのデータ・シーケンスの検査結果を表すフラグ(FP_FLG)を第2のデバイスから受け取るステップと、を第1のデバイスに実行させる。
【選択図】図1
Description
132 実速度クロックパルス発生器
134 低速度クロックパルス発生器
200、400 機能を変更できる半導体集積回路デバイス
300 機能が変更できない半導体回路デバイス
202、302、402 クロックパルス切換部
204 チェック・データ生成部
406 ビット・データ検出部
408 比較データ生成部
410 テスト・データ比較部
322 複数のバウンダリ・スキャン・セル
324 フレーム・パルス比較部
326 ユーザ・ロジック
Claims (8)
- プリント基板に配置される機能変更可能な第1の集積回路デバイスの端子に配線で結線された機能変更できない第2の集積回路デバイスの端子の結線状態を判定するために、前記第1の集積回路デバイスに書き込んで動作させるプログラムであって、
前記第1の集積回路デバイスに、
複数のビット値からなる所定のパターンのデータ・シーケンスを予め記憶するステップと、
実速度以上の速度のクロックパルスを供給するステップと、
前記速度のクロックパルスで前記所定のパターンのデータ・シーケンスを前記第1の集積回路デバイスの1つの出力端子に供給するステップであって、それによって前記第2の集積回路デバイスの対応する1つの入力端子を介して前記第2の集積回路デバイスにデータ・シーケンスが供給されるようにするステップと、
前記所定のパターンのデータ・シーケンスの検査結果を表すフラグを前記第2の集積回路デバイスの端子から前記第1の集積回路デバイスの端子を介して受け取るステップと、
を実行させることを特徴とするプログラム。 - 前記第2の集積回路デバイスは、
前記所定のパターンの比較用データ・シーケンスを予め記憶するステップと、
前記速度のクロックパルスを供給するステップと、
前記第2の集積回路デバイスの前記1つの入力端子を介して受け取ったデータ・シーケンスを前記比較用データ・シーケンスと比較するステップと、
前記受け取ったデータ・シーケンスと前記比較用データ・シーケンスとが一致した場合に、前記受け取ったデータ・シーケンスが前記比較用データ・シーケンスと一致したことを表すフラグを発生させるステップと、
を実行するものであることを特徴とする、請求項1に記載のプログラム。 - 前記プログラムは、前記第1の集積回路デバイスに、
さらに、複数のビット値からなる別の所定のパターンのデータ・シーケンスを予め記憶するステップと、
前記第2の集積回路デバイスから、前記受け取ったデータ・シーケンスが前記比較用データ・シーケンスと一致したことを表すフラグを受け取ったとき、実速度より低い低速度のクロックパルスを供給するステップと、
前記第2の集積回路デバイスの前記1つの入力端子を介して前記第2の集積回路デバイスに1ビット・データが供給されるように、前記低速度のクロックパルスで、前記別の所定のパターンのデータ・シーケンスの中の或る1ビット・データを前記第1の集積回路デバイスの前記1つの出力端子に供給するステップと、
を実行させることを特徴とする、請求項1または2に記載のプログラム。 - 前記第2の集積回路デバイスは、さらに、前記1つの入力端子を介して受け取って前記第2の集積回路デバイスの対応するレジスタに保持されている前記1ビット・データを前記低速度のクロックパルスでシフトして、前記第2の集積回路デバイスの1つの検査用出力端子に供給するステップを実行するものであることを特徴とする、請求項3に記載のプログラム。
- 前記プログラムは、前記第1の集積回路デバイスに、
さらに、別の所定のパターンの別の比較用データ・シーケンスを予め記憶するステップと、
実速度より低い低速度のクロックパルスを供給するステップと、
前記第2の集積回路デバイスの検査用出力端子から、前記第1の集積回路デバイスの検査用入力端子を介して1ビット・データを受け取ったとき、前記1ビット・データを記憶手段に格納するステップと、
前記記憶手段に蓄積された複数のビット・データのデータ・シーケンスの長さが前記別の比較用データ・シーケンスの長さと同じになったとき、前記複数のビット・データのデータ・シーケンスと前記別の比較用データ・シーケンスとを比較するステップと、
前記複数のビット・データのデータ・シーケンスと前記別の比較用データ・シーケンスとが一致したかどうかを表す情報を、前記第1の集積回路デバイスの検査用出力端子を介して出力するステップと、
を実行させることを特徴とする、請求項1乃至4のいずれかに記載のプログラム。 - 前記プログラムは、さらに前記プリント基板に配置される機能変更可能な第3の集積回路デバイスに書き込んで前記第3の集積回路デバイスを動作させるものであり、前記第3の集積回路デバイスに、
別の所定のパターンの別の比較用データ・シーケンスを予め記憶するステップと、
実速度より低い低速度のクロックパルスを供給するステップと、
前記第2の集積回路デバイスの検査用出力端子から、前記第3の集積回路デバイスの検査用入力端子を介して1ビット・データを受け取ったとき、前記1ビット・データを記憶手段に格納するステップと、
前記記憶手段に蓄積された複数のビット・データのデータ・シーケンスの長さが前記別の比較用データ・シーケンスの長さと同じになったとき、前記複数のビット・データのデータ・シーケンスと前記別の比較用データ・シーケンスとを比較するステップと、
前記複数のビット・データのデータ・シーケンスと前記別の比較用データ・シーケンスとが一致したかどうかを表す情報を、前記第3の集積回路デバイスの検査用出力端子を介して出力するステップと、
を実行させることを特徴とする、請求項1乃至4のいずれかに記載のプログラム。 - プリント基板に配置された機能変更可能な第1の集積回路デバイスと機能変更できない第2の集積回路デバイスの端子間の結線状態を判定する方法であって、
前記第1の集積回路デバイスにおいて、複数のビット値からなる第1の所定のパターンのデータ・シーケンスと、複数のビット値からなる第2の所定のパターンのデータ・シーケンスとを予め記憶する工程と、
前記第1の集積回路デバイスにおいて、実速度以上の速度のクロックパルスを供給する工程と、
前記第1の集積回路デバイスにおいて、前記実速度以上の速度のクロックパルスで前記第1の所定のパターンのデータ・シーケンスを前記第1の集積回路デバイスの1つの出力端子に供給し、それによって前記第2の集積回路デバイスの対応する1つの入力端子を介して前記第2の集積回路デバイスにデータ・シーケンスが供給されるようにする工程と、
前記第2の集積回路デバイスにおいて、前記第1の所定のパターンの第1の比較用データ・シーケンスを記憶する工程と、
前記第2の集積回路デバイスにおいて、前記実速度以上の速度のクロックパルスを供給する工程と、
前記第2の集積回路デバイスにおいて、前記第2の集積回路デバイスの前記1つの入力端子を介して受け取ったデータ・シーケンスを前記第1の比較用データ・シーケンスと比較する工程と、
前記第2の集積回路デバイスにおいて、前記受け取ったデータ・シーケンスと前記第1の比較用データ・シーケンスとが一致した場合に、前記受け取ったデータ・シーケンスが前記第1の比較用データ・シーケンスと一致したことを表すフラグを発生させる工程と、
前記第1の集積回路デバイスにおいて、前記第2の集積回路デバイスから、前記受け取ったデータ・シーケンスが前記第1の比較用データ・シーケンスと一致したことを表すフラグを受け取ったとき、実速度より低い低速度のクロックパルスを供給する工程と、
前記第1の集積回路デバイスにおいて、前記第2の集積回路デバイスの前記1つの入力端子を介して前記第2の集積回路デバイスに或る1ビット・データが供給されるように、前記低速度のクロックパルスで、前記第2の所定のパターンのデータ・シーケンスの中の或る1ビット・データを前記第1の集積回路デバイスの前記1つの出力端子に供給する工程と、
を含む方法。 - 機能変更可能な別の集積回路デバイスを用いて、前記別の集積回路デバイスとの結線状態を判定される機能変更できない集積回路デバイスであって、
実速度以上の速度のクロックパルスまたは実速度より低い速度の低速度のクロックパルスを供給するクロックパルス供給手段と、
検査用の複数のビット値からなるデータ・シーケンスおよび別のデータを受け取る複数の入力端子と、
前記複数の入力端子にそれぞれ結合されたバウンダリ・スキャン用の1組の複数のレジスタであって、前記1組の複数のレジスタの各レジスタが、前記実速度以上の速度のクロックパルスで前記データ・シーケンスの各ビット・データを順次受け取って一時的に保持し、前記低速のクロックパルスで前記別のデータを受け取って一時的に保持する、1組の複数のレジスタと、
前記複数のレジスタに結合され、所定のパターンの比較用データ・シーケンスを予め格納し、前記1組の複数のレジスタの中の1つのレジスタから前記データ・シーケンスを順次受け取って、受け取った前記データ・シーケンスを前記比較用データ・シーケンスと比較して、前記比較の結果を表すフラグを前記クロックパルス供給手段に出力するデータ・シーケンス比較手段と、
検査用出力端子と、
ユーザ・ロジック回路と、
を含み、
前記1つのレジスタによって保持された前記別のデータは、前記低速のクロックパルスで前記1組の複数のレジスタにおいてシフトされて、前記検査用出力端子から出力されるものであることを特徴とする、集積回路デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071974A JP5169356B2 (ja) | 2008-03-19 | 2008-03-19 | 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071974A JP5169356B2 (ja) | 2008-03-19 | 2008-03-19 | 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009229126A true JP2009229126A (ja) | 2009-10-08 |
JP5169356B2 JP5169356B2 (ja) | 2013-03-27 |
Family
ID=41244712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071974A Expired - Fee Related JP5169356B2 (ja) | 2008-03-19 | 2008-03-19 | 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5169356B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101851945B1 (ko) | 2011-06-29 | 2018-04-26 | 삼성전자주식회사 | 반도체 모듈 및 이를 포함하는 테스트 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1123667A (ja) * | 1997-07-03 | 1999-01-29 | Mitsubishi Electric Corp | 回路装置の試験方法 |
JP2002174661A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Xerox Co Ltd | 集積回路テスト制御装置 |
JP2003004807A (ja) * | 2001-06-19 | 2003-01-08 | Matsushita Electric Ind Co Ltd | スキャンテスト回路およびスキャンテスト方法 |
JP2004037278A (ja) * | 2002-07-04 | 2004-02-05 | Fuji Xerox Co Ltd | 回路検証装置 |
JP2004317221A (ja) * | 2003-04-15 | 2004-11-11 | Hitachi Information Technology Co Ltd | Fpga搭載ボードのテスト方法とテスト装置 |
-
2008
- 2008-03-19 JP JP2008071974A patent/JP5169356B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1123667A (ja) * | 1997-07-03 | 1999-01-29 | Mitsubishi Electric Corp | 回路装置の試験方法 |
JP2002174661A (ja) * | 2000-12-06 | 2002-06-21 | Fuji Xerox Co Ltd | 集積回路テスト制御装置 |
JP2003004807A (ja) * | 2001-06-19 | 2003-01-08 | Matsushita Electric Ind Co Ltd | スキャンテスト回路およびスキャンテスト方法 |
JP2004037278A (ja) * | 2002-07-04 | 2004-02-05 | Fuji Xerox Co Ltd | 回路検証装置 |
JP2004317221A (ja) * | 2003-04-15 | 2004-11-11 | Hitachi Information Technology Co Ltd | Fpga搭載ボードのテスト方法とテスト装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101851945B1 (ko) | 2011-06-29 | 2018-04-26 | 삼성전자주식회사 | 반도체 모듈 및 이를 포함하는 테스트 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP5169356B2 (ja) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3893238B2 (ja) | 半導体記憶装置の不良解析装置 | |
JP4941868B2 (ja) | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 | |
US9417287B2 (en) | Scheme for masking output of scan chains in test circuit | |
US20070288816A1 (en) | Semiconductor integrated circuit and test method therefor | |
US20070043989A1 (en) | Method for specifying failure position in scan chain | |
JP2009276278A (ja) | テスト条件の生成方法およびテスト条件生成装置 | |
TW201901167A (zh) | 元件之檢查方法 | |
US7168004B2 (en) | Technique for testability of semiconductor integrated circuit | |
US7673205B2 (en) | Semiconductor IC and testing method thereof | |
JP4265934B2 (ja) | スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法 | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JP5169356B2 (ja) | 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス | |
US20090313511A1 (en) | Semiconductor device testing | |
WO2009084424A1 (ja) | 半導体テスト装置、半導体装置および試験方法 | |
JP3868920B2 (ja) | Fpga搭載ボードのテスト方法とテスト装置 | |
JP2006319055A (ja) | 半導体集積回路 | |
JP2010165755A (ja) | 半導体装置 | |
KR20160035531A (ko) | 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
JPWO2008053526A1 (ja) | プリント板接続試験装置および方法 | |
US9383408B2 (en) | Fault detection system, generation circuit, and program | |
TW202022394A (zh) | 應用於多個掃描模式來進行測試的電路 | |
JP6413777B2 (ja) | 電子回路装置及び試験装置 | |
JP2008064717A (ja) | 半導体集積回路における遅延測定回路 | |
JPH11174126A (ja) | 論理回路の組込み自己検査パターン発生装置およびパタ ーン選定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
LAPS | Cancellation because of no payment of annual fees |