JP2002319692A - シリコン薄膜の製膜方法およびシリコン薄膜太陽電池 - Google Patents
シリコン薄膜の製膜方法およびシリコン薄膜太陽電池Info
- Publication number
- JP2002319692A JP2002319692A JP2002037223A JP2002037223A JP2002319692A JP 2002319692 A JP2002319692 A JP 2002319692A JP 2002037223 A JP2002037223 A JP 2002037223A JP 2002037223 A JP2002037223 A JP 2002037223A JP 2002319692 A JP2002319692 A JP 2002319692A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- substrate holder
- separation groove
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 25
- 239000010703 silicon Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 197
- 239000010408 film Substances 0.000 claims abstract description 106
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 19
- 238000000926 separation method Methods 0.000 claims description 55
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005336 cracking Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000004907 flux Effects 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 229920005591 polysilicon Polymers 0.000 description 38
- 230000002159 abnormal effect Effects 0.000 description 29
- 230000007547 defect Effects 0.000 description 20
- 239000011521 glass Substances 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000009413 insulation Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000009991 scouring Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H01L21/205—
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
- C03C17/001—General methods for coating; Devices therefor
- C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
- C03C17/22—Surface treatment of glass, not in the form of fibres or filaments, by coating with other inorganic material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2217/00—Coatings on glass
- C03C2217/20—Materials for coating a single layer on glass
- C03C2217/28—Other inorganic materials
- C03C2217/282—Carbides, silicides
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2218/00—Methods for coating glass
- C03C2218/10—Deposition methods
- C03C2218/15—Deposition methods from the vapour phase
- C03C2218/152—Deposition methods from the vapour phase by cvd
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Mechanical Engineering (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Motor Power Transmission Devices (AREA)
Abstract
(57)【要約】
【課題】 縦型プラズマＣＶＤ装置を用いて大面積の基
板上に高い電力密度でシリコン薄膜を製膜する際に、シ
リコン薄膜の均一性を高めるとともに基板割れを防止し
て安定生産を実現できる方法を提供する。 【解決手段】 縦型プラズマＣＶＤ装置を用い、表面に
導電膜（２２）が形成された面積１２００ｃｍ2以上の
基板（２１）を基板ホルダー（１）に保持して電極と対
向させ、１００ｍＷ／ｃｍ2以上の電力密度でシリコン
薄膜を製膜するにあたり、例えば導電膜（２２）に分離
溝（２４）を設けることにより、基板ホルダー（１）と
基板（２１）表面の導電膜（２２）とを電気的に絶縁す
る。
板上に高い電力密度でシリコン薄膜を製膜する際に、シ
リコン薄膜の均一性を高めるとともに基板割れを防止し
て安定生産を実現できる方法を提供する。 【解決手段】 縦型プラズマＣＶＤ装置を用い、表面に
導電膜（２２）が形成された面積１２００ｃｍ2以上の
基板（２１）を基板ホルダー（１）に保持して電極と対
向させ、１００ｍＷ／ｃｍ2以上の電力密度でシリコン
薄膜を製膜するにあたり、例えば導電膜（２２）に分離
溝（２４）を設けることにより、基板ホルダー（１）と
基板（２１）表面の導電膜（２２）とを電気的に絶縁す
る。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜太陽電池などに
用いられるシリコン薄膜の製膜方法、およびシリコン薄
膜太陽電池に関する。
用いられるシリコン薄膜の製膜方法、およびシリコン薄
膜太陽電池に関する。
【０００２】
【従来の技術】薄膜太陽電池モジュールは、透明基板上
に積層された透明電極層、光電変換半導体層、ならびに
裏面電極層からなるストリング状の複数段の太陽電池セ
ルを直列に接続した構造を有する。上記の光電変換半導
体層はアモルファスシリコンで形成するのが最も安価で
あるが、光電変換効率が低いという問題がある。光電変
換効率を向上させるためには、例えばｐｉｎ型アモルフ
ァスシリコンとｐｉｎ型ポリシリコン（多結晶シリコ
ン）とを積層したハイブリッド型またはｐｉｎ型ポリシ
リコンのみを用いたポリシリコン型のものが有利であ
る。また、薄膜太陽電池モジュールの生産効率を上げる
ために大面積の基板が用いられるようになってきてい
る。
に積層された透明電極層、光電変換半導体層、ならびに
裏面電極層からなるストリング状の複数段の太陽電池セ
ルを直列に接続した構造を有する。上記の光電変換半導
体層はアモルファスシリコンで形成するのが最も安価で
あるが、光電変換効率が低いという問題がある。光電変
換効率を向上させるためには、例えばｐｉｎ型アモルフ
ァスシリコンとｐｉｎ型ポリシリコン（多結晶シリコ
ン）とを積層したハイブリッド型またはｐｉｎ型ポリシ
リコンのみを用いたポリシリコン型のものが有利であ
る。また、薄膜太陽電池モジュールの生産効率を上げる
ために大面積の基板が用いられるようになってきてい
る。
【０００３】上述したように大面積の透明基板上に形成
された透明電極層上に光電変換半導体層を製膜するに
は、縦型インライン式プラズマＣＶＤ装置を用いるのが
効率的である。図１（ａ）および（ｂ）を参照して縦型
インライン式プラズマＣＶＤ装置における光電変換半導
体層の製膜方法について説明する。図１（ａ）に示すよ
うに、枠体をなす基板ホルダー１は裏面側に基板２より
わずかに大きい凹部が形成されるように構成されてい
る。この基板ホルダー１を平置きにし、裏面側から基板
ホルダー１の凹部に、透明導電膜を表面側にして基板２
を嵌め込む。図１（ｂ）に示すように、基板ホルダー１
の裏面からバックプレート３を押し当て、基板ホルダー
１の固定治具１ａとバックプレート３の固定治具３ａと
の間でピンをスライドさせて固定し、基板２を保持す
る。この状態で基板２を保持した基板ホルダー１を直立
させ、縦型インライン式プラズマＣＶＤ装置の内部で電
極４の位置まで移動させ、プラズマＣＶＤにより光電変
換半導体層を製膜する。なお、大面積の基板を保持する
ときの機械的強度の観点から、基板ホルダー１にはＳＵ
Ｓなどの導電材料が用いられている。
された透明電極層上に光電変換半導体層を製膜するに
は、縦型インライン式プラズマＣＶＤ装置を用いるのが
効率的である。図１（ａ）および（ｂ）を参照して縦型
インライン式プラズマＣＶＤ装置における光電変換半導
体層の製膜方法について説明する。図１（ａ）に示すよ
うに、枠体をなす基板ホルダー１は裏面側に基板２より
わずかに大きい凹部が形成されるように構成されてい
る。この基板ホルダー１を平置きにし、裏面側から基板
ホルダー１の凹部に、透明導電膜を表面側にして基板２
を嵌め込む。図１（ｂ）に示すように、基板ホルダー１
の裏面からバックプレート３を押し当て、基板ホルダー
１の固定治具１ａとバックプレート３の固定治具３ａと
の間でピンをスライドさせて固定し、基板２を保持す
る。この状態で基板２を保持した基板ホルダー１を直立
させ、縦型インライン式プラズマＣＶＤ装置の内部で電
極４の位置まで移動させ、プラズマＣＶＤにより光電変
換半導体層を製膜する。なお、大面積の基板を保持する
ときの機械的強度の観点から、基板ホルダー１にはＳＵ
Ｓなどの導電材料が用いられている。
【０００４】図２に、従来の方法による光電変換半導体
層の製膜時における基板ホルダーと基板との接触部を拡
大して示す。図２に示されるように、透明基板２１上に
透明導電膜２２が形成されており、透明導電膜２２の周
縁部と基板ホルダー１の内周部が接触した状態になって
いる。
層の製膜時における基板ホルダーと基板との接触部を拡
大して示す。図２に示されるように、透明基板２１上に
透明導電膜２２が形成されており、透明導電膜２２の周
縁部と基板ホルダー１の内周部が接触した状態になって
いる。
【０００５】ところで、図２の状態でプラズマＣＶＤに
よりアモルファスシリコンを製膜する場合には問題は生
じなかったが、ポリシリコンを製膜する場合には薄膜に
異常分布や欠陥が生じ、最悪の場合には基板割れが発生
することがわかってきた。これは以下のような原因によ
ることが判明した。
よりアモルファスシリコンを製膜する場合には問題は生
じなかったが、ポリシリコンを製膜する場合には薄膜に
異常分布や欠陥が生じ、最悪の場合には基板割れが発生
することがわかってきた。これは以下のような原因によ
ることが判明した。
【０００６】アモルファスシリコンは吸収係数が比較的
高いため膜厚が薄くてもよいが、吸収係数が低いポリシ
リコンは膜厚を厚くする必要がある。厚いポリシリコン
層の製膜時間を短縮して生産効率を向上するには、基板
に大電力を投入して製膜速度を速くしなければならな
い。具体的には、ポリシリコン層を製膜する際には基板
上での電力密度を１００ｍＷ／ｃｍ2以上にしている。
この電力密度は、アモルファスシリコン層を製膜する際
の電力密度の４〜６倍以上である。そして、図２に示し
たように基板ホルダー１と基板２１表面の透明導電膜２
２とを接触させて電力密度１００ｍＷ／ｃｍ2以上とい
う条件でプラズマＣＶＤを実施すると、透明導電膜の黒
ずんだ変色、傷、えぐれなどの欠陥、基板割れなどが発
生する。これらの不良は投入電力が大きくなるほど顕著
になる。このような不良はプラズマＣＶＤの際に透明導
電膜２２にチャージが蓄積され、基板ホルダー１の先端
と透明導電膜２２との間で異常放電（スパーク）が起こ
るために発生すると考えられる。
高いため膜厚が薄くてもよいが、吸収係数が低いポリシ
リコンは膜厚を厚くする必要がある。厚いポリシリコン
層の製膜時間を短縮して生産効率を向上するには、基板
に大電力を投入して製膜速度を速くしなければならな
い。具体的には、ポリシリコン層を製膜する際には基板
上での電力密度を１００ｍＷ／ｃｍ2以上にしている。
この電力密度は、アモルファスシリコン層を製膜する際
の電力密度の４〜６倍以上である。そして、図２に示し
たように基板ホルダー１と基板２１表面の透明導電膜２
２とを接触させて電力密度１００ｍＷ／ｃｍ2以上とい
う条件でプラズマＣＶＤを実施すると、透明導電膜の黒
ずんだ変色、傷、えぐれなどの欠陥、基板割れなどが発
生する。これらの不良は投入電力が大きくなるほど顕著
になる。このような不良はプラズマＣＶＤの際に透明導
電膜２２にチャージが蓄積され、基板ホルダー１の先端
と透明導電膜２２との間で異常放電（スパーク）が起こ
るために発生すると考えられる。
【０００７】この問題に対しては、基板ホルダー１を透
明導電膜２２に完全に密着させることができれば、透明
導電膜２２表面に蓄積したチャージを基板ホルダー１を
通して逃がすことができるはずであるが、現実には基板
２１の反りなどのために基板ホルダー１と透明導電膜２
２とを完全に密着させることはできない。
明導電膜２２に完全に密着させることができれば、透明
導電膜２２表面に蓄積したチャージを基板ホルダー１を
通して逃がすことができるはずであるが、現実には基板
２１の反りなどのために基板ホルダー１と透明導電膜２
２とを完全に密着させることはできない。
【０００８】
【発明が解決しようとする課題】本発明の目的は、縦型
プラズマＣＶＤ装置を用いて大面積の基板上に高い電力
密度でシリコン薄膜を製膜する際に、シリコン薄膜の均
一性を高めるとともに基板割れを防止して安定生産を実
現できる方法を提供することにある。
プラズマＣＶＤ装置を用いて大面積の基板上に高い電力
密度でシリコン薄膜を製膜する際に、シリコン薄膜の均
一性を高めるとともに基板割れを防止して安定生産を実
現できる方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のシリコン薄膜の
製膜方法は、プラズマＣＶＤ装置を用い、表面に導電膜
が形成された面積１２００ｃｍ2以上の基板を基板ホル
ダーに保持して電極と対向させ、１００ｍＷ／ｃｍ2以
上（生産効率を考慮すれば２００ｍＷ／ｃｍ2以上）の
電力密度でシリコン薄膜を製膜するにあたり、前記基板
ホルダーと前記基板表面の導電膜とを電気的に絶縁する
ことを特徴とする。
製膜方法は、プラズマＣＶＤ装置を用い、表面に導電膜
が形成された面積１２００ｃｍ2以上の基板を基板ホル
ダーに保持して電極と対向させ、１００ｍＷ／ｃｍ2以
上（生産効率を考慮すれば２００ｍＷ／ｃｍ2以上）の
電力密度でシリコン薄膜を製膜するにあたり、前記基板
ホルダーと前記基板表面の導電膜とを電気的に絶縁する
ことを特徴とする。
【００１０】本発明のシリコン薄膜太陽電池は、基板表
面に形成された導電膜を有し、前記導電膜に、前記基板
の４つの外周辺の各々に沿って、前記基板外周辺から３
ｍｍ〜４０ｍｍ内側の範囲に、それぞれ少なくとも１本
ずつ分離溝が形成されていることを特徴とする。
面に形成された導電膜を有し、前記導電膜に、前記基板
の４つの外周辺の各々に沿って、前記基板外周辺から３
ｍｍ〜４０ｍｍ内側の範囲に、それぞれ少なくとも１本
ずつ分離溝が形成されていることを特徴とする。
【００１１】
【発明の実施の形態】本発明の方法では、基板ホルダー
と基板表面の導電膜とを電気的に絶縁しているので、１
２００ｃｍ2以上の大面積の基板上に１００ｍＷ／ｃｍ2
以上という高い電力密度でシリコン薄膜を製膜する際
に、基板ホルダーと基板表面の導電膜との間の異常放電
を防止できる。したがって、シリコン薄膜の均一性を高
め、かつ基板割れを防止できる。
と基板表面の導電膜とを電気的に絶縁しているので、１
２００ｃｍ2以上の大面積の基板上に１００ｍＷ／ｃｍ2
以上という高い電力密度でシリコン薄膜を製膜する際
に、基板ホルダーと基板表面の導電膜との間の異常放電
を防止できる。したがって、シリコン薄膜の均一性を高
め、かつ基板割れを防止できる。
【００１２】本発明では、基板ホルダーと基板とを絶縁
することで、両者の接触部での異常放電の発生を抑え
る。異常放電は、導電膜上に帯電した電荷が基板ホルダ
ーへ逃げようとする際に、相当量の電荷量が蓄積されて
いる場合に発生すると考えられる。帯電した電荷は基板
と基板ホルダーとの接触部から逃げようとするため、本
発明における基板ホルダーの構造上、基板ホルダーに一
度に逃げる電荷量は「基板面積／基板周囲長」に依存す
る。この値は基板サイズに二乗で依存するため、大面積
ほど異常放電が起き易くなる。以上のことから、大面積
・大電力の場合、本発明の方法が不可欠になる。
することで、両者の接触部での異常放電の発生を抑え
る。異常放電は、導電膜上に帯電した電荷が基板ホルダ
ーへ逃げようとする際に、相当量の電荷量が蓄積されて
いる場合に発生すると考えられる。帯電した電荷は基板
と基板ホルダーとの接触部から逃げようとするため、本
発明における基板ホルダーの構造上、基板ホルダーに一
度に逃げる電荷量は「基板面積／基板周囲長」に依存す
る。この値は基板サイズに二乗で依存するため、大面積
ほど異常放電が起き易くなる。以上のことから、大面積
・大電力の場合、本発明の方法が不可欠になる。
【００１３】本発明において、基板ホルダーと基板表面
の導電膜とを電気的に絶縁するための具体的な方法につ
いて図面を参照して説明する。
の導電膜とを電気的に絶縁するための具体的な方法につ
いて図面を参照して説明する。
【００１４】例えば、図３に示すように、基板２１表面
に形成された透明導電膜２２に、基板ホルダー２１の内
周から０．１〜３０ｍｍの距離ｄだけ離れるように分離
溝２４を形成することにより、基板ホルダー１と透明導
電膜２２とを電気的に絶縁する方法が挙げられる。基板
ホルダー２１の内周から分離溝２４までの距離ｄは、１
〜３０ｍｍであることがより好ましい。距離ｄが０．１
ｍｍ未満では異常放電を防止することが困難になるう
え、基板の位置ずれにより所望の距離ｄを確保すること
も困難になる。距離ｄが３０ｍｍを超えると基板上での
太陽電池セルの利用効率が低下する。また、絶縁の信頼
性を向上させるため、もしくは更なる大電力を投入する
場合、距離ｄが１〜３０ｍｍである範囲内に、０．５ｍ
ｍ〜２ｍｍの間隔を空けて２〜３本の分離溝を形成する
ことが好ましい。分離溝が３本以下であれば、透明導電
膜のレーザースクライブを実施するタクトタイムが比較
的短く、生産上現実的である。
に形成された透明導電膜２２に、基板ホルダー２１の内
周から０．１〜３０ｍｍの距離ｄだけ離れるように分離
溝２４を形成することにより、基板ホルダー１と透明導
電膜２２とを電気的に絶縁する方法が挙げられる。基板
ホルダー２１の内周から分離溝２４までの距離ｄは、１
〜３０ｍｍであることがより好ましい。距離ｄが０．１
ｍｍ未満では異常放電を防止することが困難になるう
え、基板の位置ずれにより所望の距離ｄを確保すること
も困難になる。距離ｄが３０ｍｍを超えると基板上での
太陽電池セルの利用効率が低下する。また、絶縁の信頼
性を向上させるため、もしくは更なる大電力を投入する
場合、距離ｄが１〜３０ｍｍである範囲内に、０．５ｍ
ｍ〜２ｍｍの間隔を空けて２〜３本の分離溝を形成する
ことが好ましい。分離溝が３本以下であれば、透明導電
膜のレーザースクライブを実施するタクトタイムが比較
的短く、生産上現実的である。
【００１５】また、基板ホルダーと基板の重なり部の幅
は、基板を支える上で３ｍｍ以上であることが好まし
い。一方、この幅をあまり大きくとると半導体層の実効
面積が減少するため、この幅は１０ｍｍ以下であること
が好ましい。よって実際に基板の透明電極に分離溝を形
成する際には、基板外周辺から内側に向かって３ｍｍ〜
４０ｍｍ内側の範囲に分離溝を形成することが好まし
い。また、透明電極に、前記基板の４つの外周辺の各々
に沿って、それぞれ少なくとも１本ずつ分離溝を形成す
ることが好ましい。
は、基板を支える上で３ｍｍ以上であることが好まし
い。一方、この幅をあまり大きくとると半導体層の実効
面積が減少するため、この幅は１０ｍｍ以下であること
が好ましい。よって実際に基板の透明電極に分離溝を形
成する際には、基板外周辺から内側に向かって３ｍｍ〜
４０ｍｍ内側の範囲に分離溝を形成することが好まし
い。また、透明電極に、前記基板の４つの外周辺の各々
に沿って、それぞれ少なくとも１本ずつ分離溝を形成す
ることが好ましい。
【００１６】図４を参照して分離溝２４について説明す
る。図４に示されるように、ストリング状の太陽電池セ
ルを形成するために、基板２１表面の透明導電膜２２に
は、光電変換半導体層を製膜する前にレーザースクライ
バーを用いてジグザク状にスクライブライン２３が形成
される。さらに、太陽電池セルの集積方向（図中、矢印
で表示）に平行な２つの辺の近傍において、スクライブ
ライン２３がつながっている部分より内側に、レーザー
スクライブにより分離溝２４を設けることにより、透明
導電膜２２を周縁部とセル集積領域に分離する。このよ
うに分離溝２４を設ければ、太陽電池セルの集積方向の
前方および後方では、透明導電膜２２は本来のスクライ
ブライン２３によって周縁部とセル集積領域に分離され
る。この状態で、光電変換半導体層を製膜する。
る。図４に示されるように、ストリング状の太陽電池セ
ルを形成するために、基板２１表面の透明導電膜２２に
は、光電変換半導体層を製膜する前にレーザースクライ
バーを用いてジグザク状にスクライブライン２３が形成
される。さらに、太陽電池セルの集積方向（図中、矢印
で表示）に平行な２つの辺の近傍において、スクライブ
ライン２３がつながっている部分より内側に、レーザー
スクライブにより分離溝２４を設けることにより、透明
導電膜２２を周縁部とセル集積領域に分離する。このよ
うに分離溝２４を設ければ、太陽電池セルの集積方向の
前方および後方では、透明導電膜２２は本来のスクライ
ブライン２３によって周縁部とセル集積領域に分離され
る。この状態で、光電変換半導体層を製膜する。
【００１７】なお、特開平１１−１８６５７３号公報に
は、透明電極層に周縁分離溝を形成した後、光電変換半
導体層を製膜することが記載されている。しかし、この
方法は、最終形態の製品においてセル集積領域と周縁部
との間で十分な絶縁を確保することを目的としている。
この公報には、本発明のように縦型プラズマＣＶＤ装置
を用いて大面積の基板上に高い電力密度でシリコン薄膜
を製膜する際に異常放電を防止するという目的は示され
ていない。
は、透明電極層に周縁分離溝を形成した後、光電変換半
導体層を製膜することが記載されている。しかし、この
方法は、最終形態の製品においてセル集積領域と周縁部
との間で十分な絶縁を確保することを目的としている。
この公報には、本発明のように縦型プラズマＣＶＤ装置
を用いて大面積の基板上に高い電力密度でシリコン薄膜
を製膜する際に異常放電を防止するという目的は示され
ていない。
【００１８】また、図５に示すように、基板２１の周縁
部で透明導電膜２２を除去し、透明導電膜２２が除去さ
れた基板２１周縁部に基板ホルダー１を接触させて基板
１を保持することにより、基板ホルダー１と透明導電膜
２２とを電気的に絶縁する方法を用いてもよい。
部で透明導電膜２２を除去し、透明導電膜２２が除去さ
れた基板２１周縁部に基板ホルダー１を接触させて基板
１を保持することにより、基板ホルダー１と透明導電膜
２２とを電気的に絶縁する方法を用いてもよい。
【００１９】なお、特開２０００−２２５５４７号公報
には、基板の外周部から所定幅の透明導電膜を機械的に
除去する方法が記載されている。しかし、この方法は、
セル集積領域と周縁部との間で十分な絶縁分離部の加工
を短時間で行うことを目的としている。この公報にも、
本発明のように縦型プラズマＣＶＤ装置を用いて大面積
の基板上に高い電力密度でシリコン薄膜を製膜する際に
異常放電を防止するという目的は示されていない。
には、基板の外周部から所定幅の透明導電膜を機械的に
除去する方法が記載されている。しかし、この方法は、
セル集積領域と周縁部との間で十分な絶縁分離部の加工
を短時間で行うことを目的としている。この公報にも、
本発明のように縦型プラズマＣＶＤ装置を用いて大面積
の基板上に高い電力密度でシリコン薄膜を製膜する際に
異常放電を防止するという目的は示されていない。
【００２０】また、図６に示すように、基板２１表面の
透明導電膜２２と基板ホルダー１との間に絶縁物を設け
ることにより、基板ホルダー１と透明導電膜２２とを電
気的に絶縁する方法を用いてもよい。絶縁物としてはデ
ガスの少ないポリイミドテープなどの絶縁テープ２５を
用いてもよいし、基板ホルダー１の表面に例えば１００
μｍ程度のアルマイトの溶射などを施すことにより形成
された絶縁物被覆を用いてもよい。
透明導電膜２２と基板ホルダー１との間に絶縁物を設け
ることにより、基板ホルダー１と透明導電膜２２とを電
気的に絶縁する方法を用いてもよい。絶縁物としてはデ
ガスの少ないポリイミドテープなどの絶縁テープ２５を
用いてもよいし、基板ホルダー１の表面に例えば１００
μｍ程度のアルマイトの溶射などを施すことにより形成
された絶縁物被覆を用いてもよい。
【００２１】なお、特開昭５６−４０２８２号公報に
は、基板表面に形成された酸化物透明電極と基板ホルダ
ーとの間に絶縁性スペーサーを設けて基板を保持し、プ
ラズマＣＶＤによりアモルファスシリコンを製膜する方
法が記載されている。しかし、この方法は、酸化物透明
電極が基板ホルダーに接触してアース電位となり、還元
性雰囲気下で還元されて金属化して透明性を失うことを
防止することを目的としている。この公報にも、本発明
のように縦型プラズマＣＶＤ装置を用いて大面積の基板
上に高い電力密度でシリコン薄膜を製膜する際に異常放
電を防止するという目的は示されていない。
は、基板表面に形成された酸化物透明電極と基板ホルダ
ーとの間に絶縁性スペーサーを設けて基板を保持し、プ
ラズマＣＶＤによりアモルファスシリコンを製膜する方
法が記載されている。しかし、この方法は、酸化物透明
電極が基板ホルダーに接触してアース電位となり、還元
性雰囲気下で還元されて金属化して透明性を失うことを
防止することを目的としている。この公報にも、本発明
のように縦型プラズマＣＶＤ装置を用いて大面積の基板
上に高い電力密度でシリコン薄膜を製膜する際に異常放
電を防止するという目的は示されていない。
【００２２】さらに、本発明においては、図７に示すよ
うに、基板２１表面に形成された透明導電膜２２に基板
ホルダー２１の内周から０．１〜３０ｍｍ離れるように
分離溝２４を形成するとともに、基板２１表面の透明導
電膜２２と基板ホルダー１との間に絶縁テープ２５を設
けることにより、基板ホルダー１と透明導電膜２２とを
電気的に絶縁する方法を用いてもよい。同様に、図８に
示すように基板２１表面に形成された透明導電膜２２に
基板ホルダー２１の内周から０．１〜３０ｍｍ離れるよ
うに分離溝２４を形成するとともに、基板ホルダー１の
基板との接触部に絶縁物被覆２６を設けることにより、
基板ホルダー１と透明導電膜２２とを電気的に絶縁する
方法を用いてもよい。
うに、基板２１表面に形成された透明導電膜２２に基板
ホルダー２１の内周から０．１〜３０ｍｍ離れるように
分離溝２４を形成するとともに、基板２１表面の透明導
電膜２２と基板ホルダー１との間に絶縁テープ２５を設
けることにより、基板ホルダー１と透明導電膜２２とを
電気的に絶縁する方法を用いてもよい。同様に、図８に
示すように基板２１表面に形成された透明導電膜２２に
基板ホルダー２１の内周から０．１〜３０ｍｍ離れるよ
うに分離溝２４を形成するとともに、基板ホルダー１の
基板との接触部に絶縁物被覆２６を設けることにより、
基板ホルダー１と透明導電膜２２とを電気的に絶縁する
方法を用いてもよい。
【００２３】図７および図８に示す方法は、基板ホルダ
ー１と透明導電膜２２とを電気的に絶縁するためには最
も効果的な方法であり、基板２１表面での電力密度が非
常に高い場合でも、基板ホルダー１の先端と透明導電膜
２２との間の異常放電を有効に防止できる。
ー１と透明導電膜２２とを電気的に絶縁するためには最
も効果的な方法であり、基板２１表面での電力密度が非
常に高い場合でも、基板ホルダー１の先端と透明導電膜
２２との間の異常放電を有効に防止できる。
【００２４】
【実施例】実施例１ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意した。図３および図４
に示すように、このガラス基板２１の表面に形成された
透明導電膜２２に、基板ホルダー１への設置時に基板ホ
ルダー１の内周から３ｍｍ離れるように、レーザースク
ライブにより幅約１００μｍの分離溝２４を形成した。
の寸法を有するガラス基板を用意した。図３および図４
に示すように、このガラス基板２１の表面に形成された
透明導電膜２２に、基板ホルダー１への設置時に基板ホ
ルダー１の内周から３ｍｍ離れるように、レーザースク
ライブにより幅約１００μｍの分離溝２４を形成した。
【００２５】図９に示すように、上記のようにして形成
された分離溝２４をまたいで約８ｍｍの間隔を空けて透
明導電膜２２にメガテスターの探針２８を接触させ、２
５０Ｖの電圧を印可した場合、０．５ＭΩ以上の絶縁を
得ることが出来た。
された分離溝２４をまたいで約８ｍｍの間隔を空けて透
明導電膜２２にメガテスターの探針２８を接触させ、２
５０Ｖの電圧を印可した場合、０．５ＭΩ以上の絶縁を
得ることが出来た。
【００２６】図１に示すように、縦型インライン式プラ
ズマＣＶＤ装置の基板ホルダー１に上記寸法の１枚のガ
ラス基板２１を保持した。このとき、ガラス基板２１の
位置ずれを見込むと、基板ホルダー１の内周から分離溝
２４までの距離は３±２ｍｍの範囲となる。ガラス基板
２１を保持した基板ホルダー１を、１１５ｃｍ×１１８
ｃｍの電極４が設置されている位置に移動させて、反応
ガスとして水素とシランを導入し、３ｋＷの電力を投入
してポリシリコンを製膜した。この条件では、基板表面
での電力密度は約２２１ｍＷ／ｃｍ2である。その結
果、製膜されたポリシリコンには異常放電に起因する膜
の欠陥は認められず、基板割れも生じなかった。
ズマＣＶＤ装置の基板ホルダー１に上記寸法の１枚のガ
ラス基板２１を保持した。このとき、ガラス基板２１の
位置ずれを見込むと、基板ホルダー１の内周から分離溝
２４までの距離は３±２ｍｍの範囲となる。ガラス基板
２１を保持した基板ホルダー１を、１１５ｃｍ×１１８
ｃｍの電極４が設置されている位置に移動させて、反応
ガスとして水素とシランを導入し、３ｋＷの電力を投入
してポリシリコンを製膜した。この条件では、基板表面
での電力密度は約２２１ｍＷ／ｃｍ2である。その結
果、製膜されたポリシリコンには異常放電に起因する膜
の欠陥は認められず、基板割れも生じなかった。
【００２７】次に、５ｋＷの電力（電力密度約３６８ｍ
Ｗ／ｃｍ2）又は８ｋＷの電力（電力密度約５９０ｍＷ
／ｃｍ2）を投入した以外は上記と全く同様の条件でポ
リシリコンを製膜した。これらの場合にも、製膜された
ポリシリコンには異常放電に起因する膜の欠陥は認めら
れず、基板割れも生じなかった。
Ｗ／ｃｍ2）又は８ｋＷの電力（電力密度約５９０ｍＷ
／ｃｍ2）を投入した以外は上記と全く同様の条件でポ
リシリコンを製膜した。これらの場合にも、製膜された
ポリシリコンには異常放電に起因する膜の欠陥は認めら
れず、基板割れも生じなかった。
【００２８】また、レーザースクライブによる分離溝２
４の幅を約４０μｍまたは約２００μｍとした場合に
も、異常放電は発生しなかった。
４の幅を約４０μｍまたは約２００μｍとした場合に
も、異常放電は発生しなかった。
【００２９】比較例１ ガラス基板２１の表面に形成された透明導電膜２２に分
離溝２４を設けなかった以外は実施例１と同様の条件で
ポリシリコンを製膜した。この場合、投入電力３ｋＷで
も５ｋＷでも製膜されたポリシリコンに異常放電に起因
する膜の欠陥が認められ、基板割れが生じることもあっ
た。
離溝２４を設けなかった以外は実施例１と同様の条件で
ポリシリコンを製膜した。この場合、投入電力３ｋＷで
も５ｋＷでも製膜されたポリシリコンに異常放電に起因
する膜の欠陥が認められ、基板割れが生じることもあっ
た。
【００３０】実施例２ 表面に透明導電膜が形成された９１０ｍｍ×４５５ｍｍ
の寸法を有するガラス基板を用意し、実施例１と同様に
基板ホルダー１への設置時に基板ホルダー１の内周から
３ｍｍ離れるように、レーザースクライブにより幅約１
００μｍの分離溝２４を形成した。
の寸法を有するガラス基板を用意し、実施例１と同様に
基板ホルダー１への設置時に基板ホルダー１の内周から
３ｍｍ離れるように、レーザースクライブにより幅約１
００μｍの分離溝２４を形成した。
【００３１】縦型インライン式プラズマＣＶＤ装置の基
板ホルダー１に上記寸法の２枚のガラス基板２１を保持
した。この場合、２枚のガラス基板２１の中間にも基板
ホルダー１が配置される。それ以外は実施例１と同様に
投入電力３ｋＷまたは５ｋＷの条件でポリシリコンを製
膜した。その結果、いずれの条件でも製膜されたポリシ
リコンには異常放電に起因する膜の欠陥は認められず、
基板割れも生じなかった。
板ホルダー１に上記寸法の２枚のガラス基板２１を保持
した。この場合、２枚のガラス基板２１の中間にも基板
ホルダー１が配置される。それ以外は実施例１と同様に
投入電力３ｋＷまたは５ｋＷの条件でポリシリコンを製
膜した。その結果、いずれの条件でも製膜されたポリシ
リコンには異常放電に起因する膜の欠陥は認められず、
基板割れも生じなかった。
【００３２】実施例３ 表面に透明導電膜が形成された４００ｍｍ×３００ｍｍ
の寸法を有するガラス基板を用意し、実施例１と同様に
基板ホルダー１への設置時に基板ホルダー１の内周から
３ｍｍ離れるように、レーザースクライブにより幅約１
００μｍの分離溝２４を形成した。それ以外は実施例１
と同様に投入電力３ｋＷまたは５ｋＷの条件でポリシリ
コンを製膜した。その結果、いずれの条件でも製膜され
たポリシリコンには異常放電に起因する膜の欠陥は認め
られず、基板割れも生じなかった。
の寸法を有するガラス基板を用意し、実施例１と同様に
基板ホルダー１への設置時に基板ホルダー１の内周から
３ｍｍ離れるように、レーザースクライブにより幅約１
００μｍの分離溝２４を形成した。それ以外は実施例１
と同様に投入電力３ｋＷまたは５ｋＷの条件でポリシリ
コンを製膜した。その結果、いずれの条件でも製膜され
たポリシリコンには異常放電に起因する膜の欠陥は認め
られず、基板割れも生じなかった。
【００３３】実施例４ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意し、分離溝２４を設け
る代わりに、図５に示すように基板２１の端から５ｍｍ
以上の位置まで透明導電膜２２を研磨して除去した。そ
れ以外は実施例１と同様に投入電力３ｋＷまたは５ｋＷ
の条件でポリシリコンを製膜した。その結果、いずれの
条件でも製膜されたポリシリコンには異常放電に起因す
る膜の欠陥は認められず、基板割れも生じなかった。
の寸法を有するガラス基板を用意し、分離溝２４を設け
る代わりに、図５に示すように基板２１の端から５ｍｍ
以上の位置まで透明導電膜２２を研磨して除去した。そ
れ以外は実施例１と同様に投入電力３ｋＷまたは５ｋＷ
の条件でポリシリコンを製膜した。その結果、いずれの
条件でも製膜されたポリシリコンには異常放電に起因す
る膜の欠陥は認められず、基板割れも生じなかった。
【００３４】実施例５ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意し、分離溝２４を設け
る代わりに、図６に示すように基板２１表面の透明導電
膜２２と基板ホルダー１との間にポリイミドからなる絶
縁テープ２５を設けた。それ以外は実施例１と同様に投
入電力３ｋＷまたは５ｋＷの条件でポリシリコンを製膜
した。その結果、いずれの条件でも製膜されたポリシリ
コンには異常放電に起因する膜の欠陥は認められず、基
板割れも生じなかった。
の寸法を有するガラス基板を用意し、分離溝２４を設け
る代わりに、図６に示すように基板２１表面の透明導電
膜２２と基板ホルダー１との間にポリイミドからなる絶
縁テープ２５を設けた。それ以外は実施例１と同様に投
入電力３ｋＷまたは５ｋＷの条件でポリシリコンを製膜
した。その結果、いずれの条件でも製膜されたポリシリ
コンには異常放電に起因する膜の欠陥は認められず、基
板割れも生じなかった。
【００３５】実施例６ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意し、図８に示すように
透明導電膜２２に分離溝２４を設けるとともに、基板ホ
ルダー１のガラス基板接触部にアルマイト溶射１００μ
ｍからなる絶縁物被覆２６を設けた。それ以外は実施例
１と同様に投入電力３ｋＷまたは５ｋＷまたは８ｋＷ
（電力密度約５９０ｍＷ／ｃｍ2）の条件でポリシリコ
ンを製膜した。その結果、製膜されたポリシリコンには
異常放電に起因する膜の欠陥は認められず、基板割れも
生じなかった。
の寸法を有するガラス基板を用意し、図８に示すように
透明導電膜２２に分離溝２４を設けるとともに、基板ホ
ルダー１のガラス基板接触部にアルマイト溶射１００μ
ｍからなる絶縁物被覆２６を設けた。それ以外は実施例
１と同様に投入電力３ｋＷまたは５ｋＷまたは８ｋＷ
（電力密度約５９０ｍＷ／ｃｍ2）の条件でポリシリコ
ンを製膜した。その結果、製膜されたポリシリコンには
異常放電に起因する膜の欠陥は認められず、基板割れも
生じなかった。
【００３６】実施例７ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意し、図７に示すように
透明導電膜２２に分離溝２４を設けるとともに、基板２
１表面の透明導電膜２２と基板ホルダー１との間にポリ
イミドからなる絶縁テープ２５を設けた。また、投入電
力８ｋＷ（電力密度約５９０ｍＷ／ｃｍ 2）の条件でポ
リシリコンを製膜した。その結果、製膜されたポリシリ
コンには異常放電に起因する膜の欠陥は認められず、基
板割れも生じなかった。
の寸法を有するガラス基板を用意し、図７に示すように
透明導電膜２２に分離溝２４を設けるとともに、基板２
１表面の透明導電膜２２と基板ホルダー１との間にポリ
イミドからなる絶縁テープ２５を設けた。また、投入電
力８ｋＷ（電力密度約５９０ｍＷ／ｃｍ 2）の条件でポ
リシリコンを製膜した。その結果、製膜されたポリシリ
コンには異常放電に起因する膜の欠陥は認められず、基
板割れも生じなかった。
【００３７】実施例８ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意した。図１０に示すよ
うに、このガラス基板２１の表面に形成された透明導電
膜２２に、基板ホルダー１への設置時に基板ホルダー１
の内周から約１ｍｍ離れるように、レーザースクライブ
により幅約１００μｍの第１の分離溝２４を形成し、更
に第１の分離溝２４から内側に向かって約０．７ｍｍ離
れるようにレーザースクライブにより幅約１００μｍの
第２の分離溝２８を形成した。
の寸法を有するガラス基板を用意した。図１０に示すよ
うに、このガラス基板２１の表面に形成された透明導電
膜２２に、基板ホルダー１への設置時に基板ホルダー１
の内周から約１ｍｍ離れるように、レーザースクライブ
により幅約１００μｍの第１の分離溝２４を形成し、更
に第１の分離溝２４から内側に向かって約０．７ｍｍ離
れるようにレーザースクライブにより幅約１００μｍの
第２の分離溝２８を形成した。
【００３８】実施例１と同様に、上記のようにして形成
された第１および第２の分離溝２４、２８をまたいで約
８ｍｍの間隔を空けて透明導電膜２２にメガテスターの
探針を接触させ、２５０Ｖの電圧を印可した場合、０．
５ＭΩ以上の絶縁を得ることが出来た。
された第１および第２の分離溝２４、２８をまたいで約
８ｍｍの間隔を空けて透明導電膜２２にメガテスターの
探針を接触させ、２５０Ｖの電圧を印可した場合、０．
５ＭΩ以上の絶縁を得ることが出来た。
【００３９】実施例１と同様に投入電力３ｋＷまたは５
ｋＷの条件でポリシリコンを製膜した。その結果、いず
れの条件でも製膜されたポリシリコンには異常放電に起
因する膜の欠陥は認められず、基板割れも生じなかっ
た。更に８ｋＷの条件でポリシリコンを製膜しても、製
膜されたポリシリコンには異常放電に起因する膜の欠陥
は認めらなかった。
ｋＷの条件でポリシリコンを製膜した。その結果、いず
れの条件でも製膜されたポリシリコンには異常放電に起
因する膜の欠陥は認められず、基板割れも生じなかっ
た。更に８ｋＷの条件でポリシリコンを製膜しても、製
膜されたポリシリコンには異常放電に起因する膜の欠陥
は認めらなかった。
【００４０】また、第１の分離溝２４と第２の分離溝２
８との間隔を、約０．５ｍｍまたは約２ｍｍにしたとき
にも同様に、メガテスターを用いて２５０Ｖの電圧を印
可した場合、０．５ＭΩ以上の絶縁を得ることができ
た。そして、上記と同様に、３ｋＷ、５ｋＷまたは８ｋ
Ｗの条件でポリシリコンを製膜しても、製膜されたポリ
シリコンには異常放電に起因する膜の欠陥は認められな
かった。
８との間隔を、約０．５ｍｍまたは約２ｍｍにしたとき
にも同様に、メガテスターを用いて２５０Ｖの電圧を印
可した場合、０．５ＭΩ以上の絶縁を得ることができ
た。そして、上記と同様に、３ｋＷ、５ｋＷまたは８ｋ
Ｗの条件でポリシリコンを製膜しても、製膜されたポリ
シリコンには異常放電に起因する膜の欠陥は認められな
かった。
【００４１】また、レーザースクライブによる分離溝２
４、２８の幅を約４０μｍまたは約２００μｍとした場
合にも、異常放電は発生しなかった。
４、２８の幅を約４０μｍまたは約２００μｍとした場
合にも、異常放電は発生しなかった。
【００４２】実施例９ 表面に透明導電膜が形成された９１０ｍｍ×９１０ｍｍ
の寸法を有するガラス基板を用意した。図１１に示すよ
うに、このガラス基板２１の表面に形成された透明導電
膜２２に、基板ホルダー１への設置時に基板ホルダー１
の内周から約１ｍｍ離れるように、レーザースクライブ
により幅約１００μｍの第１の分離溝２４を形成し、更
に第１の分離溝２４から内側に向かって約０．７ｍｍ離
れるようにレーザースクライブにより幅約１００μｍの
第２の分離溝２８を形成し、更に分離溝２８から内側に
向かって約０．７ｍｍ離れるようにレーザースクライブ
により幅約１００μｍの第３の分離溝２９を形成した。
の寸法を有するガラス基板を用意した。図１１に示すよ
うに、このガラス基板２１の表面に形成された透明導電
膜２２に、基板ホルダー１への設置時に基板ホルダー１
の内周から約１ｍｍ離れるように、レーザースクライブ
により幅約１００μｍの第１の分離溝２４を形成し、更
に第１の分離溝２４から内側に向かって約０．７ｍｍ離
れるようにレーザースクライブにより幅約１００μｍの
第２の分離溝２８を形成し、更に分離溝２８から内側に
向かって約０．７ｍｍ離れるようにレーザースクライブ
により幅約１００μｍの第３の分離溝２９を形成した。
【００４３】実施例１と同様に、上記のようにして形成
された第１〜第３の分離溝２４、２８、２９をまたいで
約８ｍｍの間隔を空けて透明導電膜２２にメガテスター
の探針を接触させ、２５０Ｖの電圧を印可した場合、
０．５ＭΩ以上の絶縁を得ることが出来た。
された第１〜第３の分離溝２４、２８、２９をまたいで
約８ｍｍの間隔を空けて透明導電膜２２にメガテスター
の探針を接触させ、２５０Ｖの電圧を印可した場合、
０．５ＭΩ以上の絶縁を得ることが出来た。
【００４４】実施例１と同様に投入電力３ｋＷまたは５
ｋＷの条件でポリシリコンを製膜した。その結果、いず
れの条件でも製膜されたポリシリコンには異常放電に起
因する膜の欠陥は認められず、基板割れも生じなかっ
た。更に８ｋＷの条件でポリシリコンを製膜しても、製
膜されたポリシリコンには異常放電に起因する膜の欠陥
は認めらなかった。
ｋＷの条件でポリシリコンを製膜した。その結果、いず
れの条件でも製膜されたポリシリコンには異常放電に起
因する膜の欠陥は認められず、基板割れも生じなかっ
た。更に８ｋＷの条件でポリシリコンを製膜しても、製
膜されたポリシリコンには異常放電に起因する膜の欠陥
は認めらなかった。
【００４５】また、第１〜第３の分離溝２４、２８、２
９の相互間の間隔を、約０．５ｍｍまたは約２ｍｍにし
たときにも同様に、メガテスターを用いて２５０Ｖの電
圧を印可した場合、０．５ＭΩ以上の絶縁を得ることが
できた。そして、上記と同様に、３ｋＷ、５ｋＷまたは
８ｋＷの条件でポリシリコンを製膜しても、製膜された
ポリシリコンには異常放電に起因する膜の欠陥は認めら
れなかった。
９の相互間の間隔を、約０．５ｍｍまたは約２ｍｍにし
たときにも同様に、メガテスターを用いて２５０Ｖの電
圧を印可した場合、０．５ＭΩ以上の絶縁を得ることが
できた。そして、上記と同様に、３ｋＷ、５ｋＷまたは
８ｋＷの条件でポリシリコンを製膜しても、製膜された
ポリシリコンには異常放電に起因する膜の欠陥は認めら
れなかった。
【００４６】また、レーザースクライブによる分離溝２
４、２８、２９の幅を約４０μｍまたは約２００μｍと
した場合にも、同様に、０．５ＭΩ以上の絶縁を得るこ
とができた。そして、上記と同様に、３ｋＷ、５ｋＷま
たは８ｋＷの条件でポリシリコンを製膜しても、製膜さ
れたポリシリコンには異常放電に起因する膜の欠陥は認
められなかった。
４、２８、２９の幅を約４０μｍまたは約２００μｍと
した場合にも、同様に、０．５ＭΩ以上の絶縁を得るこ
とができた。そして、上記と同様に、３ｋＷ、５ｋＷま
たは８ｋＷの条件でポリシリコンを製膜しても、製膜さ
れたポリシリコンには異常放電に起因する膜の欠陥は認
められなかった。
【００４７】なお、図１０および図１１を参照して、基
板の外側から内側へ向かって順次複数の分離溝を形成す
る例を示したが、複数の分離溝を基板の内側から外側へ
向かって順次形成するようにしてもよい。
板の外側から内側へ向かって順次複数の分離溝を形成す
る例を示したが、複数の分離溝を基板の内側から外側へ
向かって順次形成するようにしてもよい。
【００４８】
【発明の効果】以上詳述したように本発明の方法を用い
れば、縦型プラズマＣＶＤ装置を用いて大面積の基板上
に高い電力密度でシリコン薄膜を製膜する際に、シリコ
ン薄膜の均一性を高めるとともに基板割れを防止して安
定生産を実現できる。
れば、縦型プラズマＣＶＤ装置を用いて大面積の基板上
に高い電力密度でシリコン薄膜を製膜する際に、シリコ
ン薄膜の均一性を高めるとともに基板割れを防止して安
定生産を実現できる。
【図１】基板ホルダーへの基板の設置状態を示す平面図
および断面図。
および断面図。
【図２】従来の方法における基板ホルダーと基板との接
触状態を示す断面図。
触状態を示す断面図。
【図３】本発明の一実施形態に係る方法における基板ホ
ルダーと基板との接触状態を示す断面図。
ルダーと基板との接触状態を示す断面図。
【図４】図３における分離溝を示す平面図。
【図５】本発明の他の実施形態に係る方法における基板
ホルダーと基板との接触状態を示す断面図。
ホルダーと基板との接触状態を示す断面図。
【図６】本発明の他の実施形態に係る方法における基板
ホルダーと基板との接触状態を示す断面図。
ホルダーと基板との接触状態を示す断面図。
【図７】本発明の他の実施形態に係る方法における基板
ホルダーと基板との接触状態を示す断面図。
ホルダーと基板との接触状態を示す断面図。
【図８】本発明の他の実施形態に係る方法における基板
ホルダーと基板との接触状態を示す断面図。
ホルダーと基板との接触状態を示す断面図。
【図９】本発明における絶縁性測定の方法を示す模式
図。
図。
【図１０】本発明の他の実施形態に係る方法における基
板ホルダーと基板との接触状態を示す断面図。
板ホルダーと基板との接触状態を示す断面図。
【図１１】本発明の他の実施形態に係る方法における基
板ホルダーと基板との接触状態を示す断面図。
板ホルダーと基板との接触状態を示す断面図。
１：基板ホルダー ２：基板 ３：バックプレート ４：電極 ２１：透明基板 ２２：透明導電膜 ２３：スクライブライン ２４：分離溝 ２５：絶縁テープ ２６：絶縁物被覆 ２７：メガテスターの探針 ２８：第２の分離溝 ２９：第３の分離溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗部 栄史 大阪府寝屋川市点野５−11−１ Ｆターム(参考） 4K030 AA06 AA17 BA29 CA06 CA12 FA01 JA03 JA16 LA16 5F051 AA03 AA05 BA14 CA15 CB12 DA03 FA02 FA30
Claims (8)
- 【請求項１】 プラズマＣＶＤ装置を用い、表面に導電
膜が形成された面積１２００ｃｍ2以上の基板を基板ホ
ルダーに保持して電極と対向させ、１００ｍＷ／ｃｍ2
以上の電力密度でシリコン薄膜を製膜するにあたり、前
記基板ホルダーと前記基板表面の導電膜とを電気的に絶
縁することを特徴とするシリコン薄膜の製膜方法。 - 【請求項２】 前記基板の周縁部で導電膜を除去し、導
電膜が除去された基板周縁部に基板ホルダーを接触させ
て基板を保持することを特徴とする請求項１記載のシリ
コン薄膜の製膜方法。 - 【請求項３】 前記基板表面に形成された導電膜に前記
基板ホルダーの内周から０．１〜３０ｍｍ離れるように
分離溝を形成することを特徴とする請求項１記載のシリ
コン薄膜の製膜方法。 - 【請求項４】 前記基板表面の導電膜と前記基板ホルダ
ーとの間に絶縁物を設けることを特徴とする請求項１記
載のシリコン薄膜の製膜方法。 - 【請求項５】 前記基板表面に形成された導電膜に前記
基板ホルダーの内周から０．１〜３０ｍｍ離れるように
分離溝を形成するとともに、前記基板表面の導電膜と前
記基板ホルダーとの間に絶縁物を設けることを特徴とす
る請求項１記載のシリコン薄膜の製膜方法。 - 【請求項６】 前記基板表面に形成された導電膜に前記
基板ホルダーの内周から０．１〜３０ｍｍ離れるように
第１の分離溝を形成し、前記基板ホルダーの内周からの
距離が３０ｍｍ以内の範囲に、前記第１の分離溝の端か
ら０．５ｍｍ〜２ｍｍの間隔を空けて第２の分離溝を形
成することを特徴とする請求項１記載のシリコン薄膜の
製膜方法。 - 【請求項７】 前記基板表面に形成された導電膜に前記
基板ホルダーの内周から０．１〜３０ｍｍ離れるように
第１の分離溝を形成し、前記基板ホルダーの内周からの
距離が３０ｍｍ以内の範囲に、前記第１の分離溝の端か
ら０．５ｍｍ〜２ｍｍの間隔を空けて第２の分離溝を形
成し、更に前記基板ホルダーの内周からの距離が３０ｍ
ｍ以内の範囲に、前記第２の分離溝の端から０．５ｍｍ
〜２ｍｍの間隔を空けて第３の分離溝を形成することを
特徴とする請求項１記載のシリコン薄膜の製膜方法。 - 【請求項８】 基板表面に形成された導電膜を有し、前
記導電膜に、前記基板の４つの外周辺の各々に沿って、
前記基板外周辺から３ｍｍ〜４０ｍｍ内側の範囲に、そ
れぞれ少なくとも１本ずつ分離溝が形成されていること
を特徴とするシリコン薄膜太陽電池。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002037223A JP4091310B2 (ja) | 2001-02-15 | 2002-02-14 | シリコン薄膜太陽電池の製造方法 |
| KR1020027013761A KR100741758B1 (ko) | 2001-02-15 | 2002-02-15 | 실리콘 박막의 성막방법 및 실리콘 박막 태양전지 |
| CNB028003144A CN100535181C (zh) | 2001-02-15 | 2002-02-15 | 硅薄膜的形成方法 |
| CA002406210A CA2406210C (en) | 2001-02-15 | 2002-02-15 | Method of depositing silicon thin film and silicon thin film solar cell |
| PCT/JP2002/001280 WO2002064854A1 (fr) | 2001-02-15 | 2002-02-15 | Procede de constitution d'une couche mince de silicium et pile solaire possedant une couche mince de silicium |
| AU2002232197A AU2002232197C1 (en) | 2001-02-15 | 2002-02-15 | Method of forming silicon thin film and silicon thin film solar cell |
| EP02712372.8A EP1361293B1 (en) | 2001-02-15 | 2002-02-15 | Method of forming silicon thin film and silicon thin film solar cell |
| US10/271,473 US6849560B2 (en) | 2001-02-15 | 2002-10-15 | Method of depositing silicon thin film and silicon thin film solar cell |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038601 | 2001-02-15 | ||
| JP2001-38601 | 2001-02-15 | ||
| JP2002037223A JP4091310B2 (ja) | 2001-02-15 | 2002-02-14 | シリコン薄膜太陽電池の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319692A true JP2002319692A (ja) | 2002-10-31 |
| JP4091310B2 JP4091310B2 (ja) | 2008-05-28 |
Family
ID=26609465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002037223A Expired - Fee Related JP4091310B2 (ja) | 2001-02-15 | 2002-02-14 | シリコン薄膜太陽電池の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6849560B2 (ja) |
| EP (1) | EP1361293B1 (ja) |
| JP (1) | JP4091310B2 (ja) |
| KR (1) | KR100741758B1 (ja) |
| CN (1) | CN100535181C (ja) |
| AU (1) | AU2002232197C1 (ja) |
| CA (1) | CA2406210C (ja) |
| WO (1) | WO2002064854A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114417A1 (ja) * | 2003-06-19 | 2004-12-29 | Kaneka Corporation | 薄膜光電変換装置 |
| KR101497326B1 (ko) * | 2013-09-26 | 2015-03-03 | 주식회사 테스 | 태양전지모듈의 제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4091310B2 (ja) * | 2001-02-15 | 2008-05-28 | 株式会社カネカ | シリコン薄膜太陽電池の製造方法 |
| WO2004075233A1 (ja) * | 2003-02-18 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイパネルの製造方法および基板保持具 |
| KR100648401B1 (ko) * | 2004-10-13 | 2006-11-24 | 주식회사 에이디피엔지니어링 | 플라즈마 처리장치 |
| US20080289686A1 (en) * | 2007-05-23 | 2008-11-27 | Tae Kyung Won | Method and apparatus for depositing a silicon layer on a transmitting conductive oxide layer suitable for use in solar cell applications |
| US7964430B2 (en) | 2007-05-23 | 2011-06-21 | Applied Materials, Inc. | Silicon layer on a laser transparent conductive oxide layer suitable for use in solar cell applications |
| WO2010126699A2 (en) | 2009-04-29 | 2010-11-04 | Hunter Douglas Industries B.V. | Architectural panels with organic photovoltaic interlayers and methods of forming the same |
| TWI382549B (zh) * | 2009-08-14 | 2013-01-11 | Nexpower Technology Corp | Thin film solar cell module and manufacturing method thereof |
| KR101564588B1 (ko) | 2013-12-30 | 2015-10-30 | 주식회사 에콥토 | 웨이퍼 브레이킹 보조장치 |
| CN106158718A (zh) * | 2015-04-22 | 2016-11-23 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 机械卡盘及半导体加工设备 |
| EP3538685A1 (en) | 2016-11-10 | 2019-09-18 | Corning Incorporated | Particle reduction during sputtering deposition |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640282A (en) * | 1979-09-10 | 1981-04-16 | Matsushita Electric Ind Co Ltd | Preparation of semiconductor element |
| JPS5812322A (ja) * | 1981-07-15 | 1983-01-24 | Hitachi Ltd | 半導体膜の形成方法 |
| JPH077840B2 (ja) * | 1983-09-12 | 1995-01-30 | 株式会社半導体エネルギー研究所 | 光電変換半導体装置の作製方法 |
| US5284789A (en) * | 1990-04-25 | 1994-02-08 | Casio Computer Co., Ltd. | Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film |
| JPH05166733A (ja) * | 1991-12-12 | 1993-07-02 | Canon Inc | 非単結晶シリコン膜の形成方法および形成装置 |
| JPH05265033A (ja) * | 1992-03-17 | 1993-10-15 | Oki Electric Ind Co Ltd | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
| DE69324849T2 (de) * | 1992-04-16 | 1999-09-23 | Mitsubishi Heavy Ind Ltd | Verfahren und Vorrichtung zur Plasma-unterstützten chemischen Dampfphasen-Abscheidung |
| DE4324320B4 (de) * | 1992-07-24 | 2006-08-31 | Fuji Electric Co., Ltd., Kawasaki | Verfahren und Vorrichtung zur Herstellung einer als dünne Schicht ausgebildeten fotovoltaischen Umwandlungsvorrichtung |
| JP3060784B2 (ja) | 1993-06-18 | 2000-07-10 | 日産自動車株式会社 | 制御装置の断線検出装置 |
| JP2635950B2 (ja) * | 1995-11-13 | 1997-07-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH10120491A (ja) * | 1996-10-17 | 1998-05-12 | Matsushita Electric Ind Co Ltd | 結晶膜の形成方法 |
| JP3815875B2 (ja) * | 1997-12-24 | 2006-08-30 | 株式会社カネカ | 集積型薄膜光電変換装置の製造方法 |
| DE69936906T2 (de) * | 1998-10-12 | 2008-05-21 | Kaneka Corp. | Verfahren zur Herstellung einer siliziumhaltigen photoelektrischen Dünnschicht-Umwandlungsanordnung |
| JP2000225547A (ja) * | 1999-02-09 | 2000-08-15 | Sharp Corp | 導電膜除去方法及びその方法を用いた薄膜太陽電池 |
| JP3452845B2 (ja) | 1999-08-06 | 2003-10-06 | 株式会社日立製作所 | ガスクロマトグラフ直結質量分析装置 |
| EP1089346B1 (en) * | 1999-09-28 | 2011-03-02 | Kaneka Corporation | Method of controlling manufacturing process of photoelectric conversion apparatus |
| US6250822B1 (en) * | 2000-02-04 | 2001-06-26 | Advanced Micro Device, Inc. | Semiconductor wafer manufacturing method and apparatus for an improved heat exchanger for a photoresist developer |
| JP4091310B2 (ja) | 2001-02-15 | 2008-05-28 | 株式会社カネカ | シリコン薄膜太陽電池の製造方法 |
-
2002
- 2002-02-14 JP JP2002037223A patent/JP4091310B2/ja not_active Expired - Fee Related
- 2002-02-15 WO PCT/JP2002/001280 patent/WO2002064854A1/ja active IP Right Grant
- 2002-02-15 AU AU2002232197A patent/AU2002232197C1/en not_active Ceased
- 2002-02-15 EP EP02712372.8A patent/EP1361293B1/en not_active Expired - Lifetime
- 2002-02-15 CA CA002406210A patent/CA2406210C/en not_active Expired - Fee Related
- 2002-02-15 KR KR1020027013761A patent/KR100741758B1/ko not_active IP Right Cessation
- 2002-02-15 CN CNB028003144A patent/CN100535181C/zh not_active Expired - Fee Related
- 2002-10-15 US US10/271,473 patent/US6849560B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114417A1 (ja) * | 2003-06-19 | 2004-12-29 | Kaneka Corporation | 薄膜光電変換装置 |
| JPWO2004114417A1 (ja) * | 2003-06-19 | 2006-08-03 | 株式会社カネカ | 薄膜光電変換装置 |
| US7678992B2 (en) | 2003-06-19 | 2010-03-16 | Kaneka Corporation | Thin-film photoelectric converter |
| JP4558646B2 (ja) * | 2003-06-19 | 2010-10-06 | 株式会社カネカ | 集積化薄膜光電変換装置 |
| KR101067354B1 (ko) | 2003-06-19 | 2011-09-23 | 가부시키가이샤 가네카 | 집적화 박막 광전 변환 장치 |
| KR101497326B1 (ko) * | 2013-09-26 | 2015-03-03 | 주식회사 테스 | 태양전지모듈의 제조방법 |
| US9515201B2 (en) | 2013-09-26 | 2016-12-06 | Tes Co., Ltd. | Solar cell module including transparent conductive film with uniform thickness |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2406210A1 (en) | 2002-10-15 |
| EP1361293A1 (en) | 2003-11-12 |
| KR20020093911A (ko) | 2002-12-16 |
| EP1361293A9 (en) | 2004-01-28 |
| EP1361293B1 (en) | 2017-06-28 |
| EP1361293A4 (en) | 2009-03-04 |
| CN1457374A (zh) | 2003-11-19 |
| JP4091310B2 (ja) | 2008-05-28 |
| KR100741758B1 (ko) | 2007-07-23 |
| CA2406210C (en) | 2008-04-29 |
| CN100535181C (zh) | 2009-09-02 |
| AU2002232197B2 (en) | 2005-12-15 |
| AU2002232197C1 (en) | 2006-11-09 |
| US6849560B2 (en) | 2005-02-01 |
| US20030036216A1 (en) | 2003-02-20 |
| WO2002064854A1 (fr) | 2002-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1361375A1 (en) | Hydromechanical speed-change device and vehicle having speed change device mounted thereon | |
| EP1727211B1 (en) | Method of fabricating a thin-film solar cell, and thin-film solar cell | |
| US6384315B1 (en) | Solar cell module | |
| JP4091310B2 (ja) | シリコン薄膜太陽電池の製造方法 | |
| JP2009512214A (ja) | ｎ型多結晶シリコン太陽電池の製造方法 | |
| CN101529602A (zh) | 薄膜太阳能电池和薄膜太阳能电池的制造方法 | |
| JP4987191B2 (ja) | 集積化薄膜太陽電池の製造方法 | |
| US20110155219A1 (en) | Thin film solar cell and method for fabricating the same | |
| WO2014173330A1 (en) | Welding strip for solar battery and solar battery assembly | |
| EP2381483B1 (en) | Film-forming method | |
| JP5868290B2 (ja) | 光起電力装置およびその製造方法 | |
| WO2011065700A2 (ko) | 태양전지 및 그 제조방법 | |
| JP3520425B2 (ja) | 太陽電池モジュール及びその製造方法 | |
| US20190157475A1 (en) | Solar cell element and method for manufacturing solar cell element | |
| EP3652789B1 (en) | Flexible solar cell and method | |
| CN101924003B (zh) | 电极结构及等离子体设备 | |
| KR100420048B1 (ko) | 소형 태양 전지 모듈 및 이의 제조 방법 | |
| JPH11307797A (ja) | 結晶太陽電池並びに太陽電池モジュールおよびその製造方法 | |
| JPS58196061A (ja) | 薄膜半導体装置の電極形成方法 | |
| WO2012086325A1 (ja) | 薄膜太陽電池の製造方法および薄膜太陽電池 | |
| JP2000208787A (ja) | 太陽電池 | |
| JPH11126914A (ja) | 集積化太陽電池の製造方法 | |
| JPH0249009B2 (ja) | ||
| JPS63128676A (ja) | 光起電力装置の製造方法 | |
| JPH05267698A (ja) | 光起電力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4091310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |