KR20020093911A - 실리콘 박막의 성막방법 및 실리콘 박막 태양전지 - Google Patents

실리콘 박막의 성막방법 및 실리콘 박막 태양전지 Download PDF

Info

Publication number
KR20020093911A
KR20020093911A KR1020027013761A KR20027013761A KR20020093911A KR 20020093911 A KR20020093911 A KR 20020093911A KR 1020027013761 A KR1020027013761 A KR 1020027013761A KR 20027013761 A KR20027013761 A KR 20027013761A KR 20020093911 A KR20020093911 A KR 20020093911A
Authority
KR
South Korea
Prior art keywords
substrate
conductive film
substrate holder
film
separation groove
Prior art date
Application number
KR1020027013761A
Other languages
English (en)
Other versions
KR100741758B1 (ko
Inventor
스에자키다카시
구리베에이지
Original Assignee
가네가후치 가가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네가후치 가가쿠 고교 가부시키가이샤 filed Critical 가네가후치 가가쿠 고교 가부시키가이샤
Publication of KR20020093911A publication Critical patent/KR20020093911A/ko
Application granted granted Critical
Publication of KR100741758B1 publication Critical patent/KR100741758B1/ko

Links

Classifications

    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/001—General methods for coating; Devices therefor
    • C03C17/002—General methods for coating; Devices therefor for flat glass, e.g. float glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/22—Surface treatment of glass, not in the form of fibres or filaments, by coating with other inorganic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/20—Materials for coating a single layer on glass
    • C03C2217/28—Other inorganic materials
    • C03C2217/282—Carbides, silicides
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/15—Deposition methods from the vapour phase
    • C03C2218/152—Deposition methods from the vapour phase by cvd
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Motor Power Transmission Devices (AREA)

Abstract

플라즈마 CVD 장치를 이용하여 표면에 도전막(22)이 형성되는 면적이 1200cm2이상의 기판(21)을 기판 홀더(1)에 지지하여 전극과 대향시키고, 100mW/cm2이상의 전력밀도로 실리콘 박막을 성막하는 방법으로서, 도전막(22)에 분리홈(24)을 배치함으로써 기판 홀더(1)와 기판(21) 표면의 도전막(22)을 전기적으로 절연시킨다.

Description

실리콘 박막의 성막방법 및 실리콘 박막 태양전지{METHOD OF FORMING SILICON THIN FILM AND SILICON THIN FILM SOLAR CELL}
박막 태양전지 모듈(thin film solar cell module)은, 투명 기판상에 적층(積層)되는 투명 전극층(透明 電極層), 광전변환 반도체층(光電變換 半導體層) 및 이면 전극층(裏面 電極層)으로 이루어지는 복수 단(段)의 스트링(string) 모양의 태양전지 셀(solar cell)을 직렬로 접속하는 구조를 갖는다. 상기 광전변환 반도체층은 아모르포스 실리콘(amorphous silicon)으로 형성하는 것이 가장 저렴하지만 광전변환 효율이 낮다는 문제가 있다. 광전변환 효율을 향상시키기 위해서는, 예를 들면 pin형 아모르포스 실리콘(pin-type amorphous silicon)과 pin형 폴리실리콘(pin-type polysilicon, 다결정 실리콘(多結晶 silscon))을 적층한 하이브리드형(hybrid type) 또는pin형 폴리실리콘만을 이용한 폴리실리콘형(polysilicon type)의 것이 유리하다. 또한 박막 태양전지 모듈의 생산효율을 높이기 위하여 면적이 큰 기판을 이용할 수 있다.
상기한 바와 같이 면적이 큰 투명 기판상에 형성된 투명 전극층상에 광전변환 반도체층을 성막하기 위해서는 세로형 인라인식 플라즈마 CVD 장치(vertical-type in-line plasma CVD apparatus)를 사용하는 것이 효율적이다. 도1A 및 도1B를 참조하여 세로형 인라인식 플라즈마 CVD 장치에 있어서의 광전변환 반도체층의 성막방법에 관하여 설명한다. 도1A에 나타나 있는 바와 같이 프레임(frame)을 구성하는 기판 홀더(substrate holder)1은 이면측(裏面側)에 기판2보다 약간 큰 오목부(凹部)가 형성되도록 구성되어 있다. 이 기판 홀더1을 수평으로 놓고, 투명 도전막(透明 導電膜)을 표면측(表面側)으로 하여 이면측으로부터 기판 홀더1의 오목부에 기판2를 삽입한다. 도1B에 나타나 있는 바와 같이 기판 홀더1의 이면에서 백 플레이트(back plate)3을 누르고, 기판 홀더1의 고정용 치구(fixed tool)1a와 백 플레이트3의 고정용 치구3a 사이로 핀(pin)을 슬라이드(slide)시켜 고정함으로써 기판2를 지지한다. 이 상태에서 기판2를 지지한 기판 홀더1을 수직으로 세우고, 세로형 인라인식 플라즈마 CVD 장치의 내부에서 전극4의 위치까지 이동시켜 플라즈마 CVD로 광전변환 반도체층을 성막한다. 또한 면적이 큰 기판을 지지할 때의 기계적 강도(機械的 强度)의 관점에서 기판 홀더1에는 SUS 등의 도전재료(導電材料)가 이용되고 있다.
종래의 방법으로 광전변환 반도체층을 성막할 때의 기판 홀더와 기판과의 접촉부(接觸部)를 도2에 확대하여 나타낸다. 도2에 나타나 있는 바와 같이 투명 기판21상에 투명 도전막22가 형성되어 있고, 투명 도전막22의 둘레부분과 기판 홀더1의 내주부(內周部)가 접촉한 상태로 되어 있다.
그런데 도2의 상태에서 플라즈마 CVD로 아모르포스 실리콘을 성막하는 경우에는 문제가 발생하지 않지만 폴리실리콘을 성막하는 경우에는 박막(thin film)에 이상분포(abnormal distribution)나 결함(defect)이 발생하고, 최악의 경우에는 기판에 균열(crack)이 발생한다는 것을 알 수 있다. 이는 다음의 원인에 의한 것으로 판명되었다.
아모르포스 실리콘은 흡수계수(absorption coefficient)가 비교적 높기 때문에 막 두께가 얇아도 좋지만 흡수계수가 낮은 폴리실리콘은 막 두께를 두껍게 하여야 한다. 두꺼운 폴리실리콘층의 성막시간을 단축하여 생산효율을 향상시키기 위해서는 기판에 고전력(高電力)을 공급하여 성막속도를 빠르게 하지 않으면 안된다. 구체적으로는, 폴리실리콘층을 성막할 때에는 기판상에서의 전력밀도(power density)를 100mW/cm2이상으로 하고 있다. 이 전력밀도는 아모르포스 실리콘층을 성막할 때의 전력밀도의 4∼6배 이상이다. 그리고 도2에 나타나 있는 바와 같이 기판 홀더1과 기판21 표면의 투명 도전막22를 접촉시켜 전력밀도가 100mW/cm2이상의 조건에서 플라즈마 CVD로 성막하면 투명 도전막이 거무스름하게 변색(變色), 금(flaw), 긁힌 자국(scrape) 등의 결함, 기판의 균열 등이 발생한다. 이와 같은 불량은 공급전력이 커질수록 현저하게 나타난다. 이러한 불량은 플라즈마 CVD로 성막할 때에 투명 도전막22에 전하(charge)가 축적되어 기판 홀더1의 선단(先端)과 투명 도전막22와의 사이에서 이상방전(abnormal discharge :spark)이 일어나기 때문에 발생한다고 생각된다.
이 문제에 대해서는, 기판 홀더1을 투명 도전막22에 완전하게 밀착 시킬 수 있다면 투명 도전막22의 표면에 축적된 전하(charge)를 기판 홀더1을 통하여 탈출시킬 수 있지만 현실적으로는 기판21의 휘어짐 등으로 인하여 기판 홀더1과 투명 도전막22를 완전하게 밀착시키는 것이 불가능하다.
본 발명의 목적은, 세로형 플라즈마 CVD 장치를 이용하여 면적이 큰 기판상에 높은 전력밀도로 실리콘 박막을 성막할 때에 실리콘 박막의 균일성(均一性)을 높임과 아울러 기판의 균열을 방지하여 생산의 안정화를 실현할 수 있는 방법을 제공하는 것이다.
본 발명은 박막 태양전지(thin film solar cell) 등에 이용할 수 있는 실리콘 박막(silicon thin film)의 성막방법(成膜方法) 및 실리콘 박막 태양전지(silicon thin film solar cell)에 관한 것이다.
도1A 및 도1B는 기판 홀더에 기판을 설치한 상태를 나타내는 도면으로서, 도1A는 평면도, 도1B는 단면도이다.
도2는 종래의 방법에서의 기판 홀더와 기판과의 접촉상태를 나타내는 단면도이다.
도3은 본 발명의 한 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
도4는 도3에서의 분리홈을 나타내는 평면도이다.
도5는 본 발명의 다른 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
도6은 본 발명의 다른 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
도7은 본 발명의 다른 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
도8은 본 발명의 다른 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
도9는 본 발명에서의 절연성 측정방법을 나타내는 모식도이다.
도10은 본 발명의 다른 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
도11은 본 발명의 다른 실시예에 관한 방법에서의 기판 홀더와 기판의 접촉상태를 나타내는 단면도이다.
본 발명의 실리콘 박막(silicon thin film)의 성막방법은, 플라즈마 CVD 장치(plasma CVD apparatus)를 이용하여 표면에 도전막(導電膜)이 형성된 면적이 1200cm2이상의 기판(substrate)을 기판 홀더(substrate holder)로 지지하여 전극(電極)과 대향(對向)시키고, 100mW/cm2이상(생산효율을 고려한다면200mW/cm2이상)의 전력밀도(電力密度)로 실리콘 박막을 성막하는 방법으로서, 상기 기판 홀더와 상기 기판 표면의 도전막을 전기적으로 절연(絶緣)시키는 것을 특징으로 한다.
본 발명의 실리콘 박막 태양전지(silicon thin film solar cell)는, 기판 표면에 형성된 도전막을 구비하고, 상기 기판의 4개의 각각의 외주변(外周邊)을 따라 상기 기판의 외주변으로부터 3mm∼40mm 내측의 범위에 각각 적어도 1개의 분리홈(separation groove)이 상기 도전막에 형성되는 것을 특징으로 한다.
본 발명의 방법에서는, 기판 홀더(substrate holder)와 기판 표면의 도전막(導電膜)을 전기적으로 절연(絶緣)하고 있기 때문에 1200cm2이상의 면적이 큰 기판상에 100mW/cm2이상의 높은 전력밀도(電力密度)로 실리콘 박막(silicon thin film)을 성막(成膜)할 때에 기판 홀더와 기판 표면의 도전막 사이의 이상방전(abnormal discharge)을 방지할 수 있다. 따라서 실리콘 박막의 균일성(均一性)을 높일 수 있으며 또한 기판의 균열(crack)을 방지할 수 있다.
본 발명에서는 기판 홀더와 기판을 절연함으로써 양자(兩者)의 접촉부에서 이상방전이 발생하는 것을 억제한다. 이상방전은, 도전막상에 대전(帶電)된 전하(電荷)가 기판 홀더로 탈출하려고 할 때에 상당량의 전하가 축적되어 있는 경우에 발생하는 것으로 생각된다. 대전된 전하는 기판과 기판 홀더와의 접촉부에서 탈출하려고 하기 때문에 본 발명에 있어서의 기판 홀더의 구조상 기판 홀더로 한 번에 탈출하는 전하량은 「기판 면적/기판 둘레의 길이」에 의존한다. 이 값은 기판 사이즈(size)의 제곱에 의존하기 때문에 면적이 클수록 이상방전이 일어나기 쉬워진다. 따라서 면적·전력이 큰 경우에 본 발명의 방법은 매우 효과적이다.
본 발명에 있어서 기판 홀더와 기판 표면의 도전막을 전기적으로 절연하기 위한 구체적인 방법에 대하여 도면을 참조하여 설명한다.
예를 들면 도3에 나타내는 바와 같이 기판21의 표면에 형성되는 투명 도전막(透明 導電膜)22에 기판 홀더1의 내주(內周)로부터 0.1∼30mm의 거리d만큼 떨어지도록 분리홈(separation groove)24를 형성함으로써 기판 홀더1과 투명 도전막22를 전기적으로 절연하는 방법을 들 수 있다. 기판 홀더1의 내주로부터 분리홈24까지의 거리d는 1∼30mm인 것이 더 바람직하다. 거리d가 0.1mm 미만의 경우에는 이상방전을 방지하는 것이 곤란할 뿐만 아니라 기판의 위치가 어긋나기 때문에 원하는 거리d를 확보하는 것도 곤란하게 된다. 거리d가 30mm를 넘으면 기판상에서의 태양전지 셀(solarcell)의 이용효율이 저하된다. 또한 절연의 신뢰성을 향상시키기 위하여 또는 더 높은 전력을 공급하는 경우에 거리d가 1∼30mm의 범위 내에 0.5mm∼2mm의 간격을 두고 2∼3개의 분리홈을 형성하는 것이 바람직하다. 분리홈이 3개 이하이면 투명 도전막에 레이저 스크라이브(laser scribe)를 하는 택트 타임(tact time)이 비교적 짧아 생산적인 측면에서 현실적이다.
또한 기판 홀더와 기판의 겹치는 부분의 폭(幅)은 기판을 지지하기 위하여 3mm 이상인 것이 바람직하다. 한편 이 폭을 너무 넓게 하면 반도체층(半導體層)의 실효면적(實效面積)이 감소하기 때문에 이 폭은 10mm 이하인 것이 바람직하다. 따라서 실제로 기판의 투명 전극(透明 電極)에 분리홈을 형성할 때에는 기판의 외주변(外周邊)으로부터 내측을 향하여 3mm∼40mm 내측의 범위에 분리홈을 형성하는 것이 바람직하다. 또한 투명 전극에 상기 기판의 4개의 외주변 각각을 따라 각각 적어도 1개의 분리홈을 형성하는 것이 바람직하다.
도4를 참조하여 분리홈24에 대하여 설명한다. 도4에 나타내는 바와 같이 스트링(string) 모양의 태양전지 셀(solar cell)을 형성하기 위하여 기판21 표면의 투명 도전막22에는 광전변환 반도체층(光電變換 半導體層)을 성막(成膜)하기 전에 레이저 스크라이버(laser scriber)를 이용하여 지그재그 모양으로 스크라이브 라인(scribe line)23을 형성한다. 또한 태양전지 셀의 집적방향(集積方向)(도면에서는 화살표로 표시한다)과 평행한 2개의 변의 근방에 있어서, 스크라이브 라인23이 연결되어 있는 부분보다 내측에 레이저스크라이브로 분리홈24를 형성함으로써 투명 도전막22를 주변부와 셀 집적영역으로 분리한다. 이와 같이 분리홈24를 형성하면 태양전지 셀의 집적방향의 전방 및 후방에서는 투명 도전막22가 본래의 스크라이브 라인23에 의하여 주변부와 셀 집적영역으로 분리된다. 이 상태에서 광전변환 반도체층을 성막한다.
또한 일본국 공개특허공보 특개평11-186573호 공보에는, 투명 전극층(透明 電極層)에 주변 분리홈을 형성한 후에 광전변환 반도체층을 성막하는 것이 기재되어 있다. 그러나 이 방법은 최종형태의 제품에 있어서 셀 집적영역과 주변부와의 사이에서 충분한 절연을 확보하는 것을 목적으로 한다. 이 공보에는, 본 발명과 마찬가지로 세로형 플라즈마 CVD 장치(vertical-type plasma CVD apparatus)를 이용하여 면적이 큰 기판상에 높은 전력밀도로 실리콘 박막을 성막할 때에 이상방전을 방지한다는 목적은 기재되어 있지 않다.
또한 도5에 나타나 있는 바와 같이 기판21의 주변부에서 투명 도전막22를 제거하고, 투명 도전막22가 제거된 기판21의 주변부에 기판 홀더1을 접촉시켜 기판21을 지지함으로써 기판 홀더1과 투명 도전막22를 전기적으로 절연시키는 방법을 이용하여도 좋다.
또한 일본국 공개특허공보 특개2000-225547호 공보에는, 기판의 외주부(外周部)에서 소정의 폭의 투명 도전막을 기계적으로 제거하는 방법이 기재되어 있다. 그러나 이 방법은 셀 집적영역과 주변부와의 사이에서 충분한 절연 분리부의 가공을 단시간에 하는 것을 목적으로 하고 있다. 이 공보에서도 본 발명과 마찬가지로 세로형 플라즈마 CVD 장치를 이용하여 면적이 큰 기판상에 높은 전력밀도로 실리콘 박막을 성막할 때에 이상방전을 방지한다는 목적은 기재되어 있지 않다.
또한 도6에 나타나 있는 바와 같이 기판21 표면의 투명 도전막22와 기판 홀더1과의 사이에 절연물(絶緣物)을 배치함으로써 기판 홀더1과 투명 도전막22를 전기적으로 절연하는 방법을 이용하여도 좋다. 절연물로는 탈포(degassing)가 적은 폴리이미드 테이프(polyimide tape) 등의 절연 테이프(insulating tape)25를 이용하여도 좋고, 기판 홀더1의 표면에 예를 들면 100μm 정도로 알루마이트(alumite)를 용사(溶射, thermal spray)함으로써 형성되는 절연물 피복(insulating coating)을 이용하여도 좋다.
또한 일본국 공개특허 특개소56-40282호 공보에는, 기판 표면에 형성되는 산화물 투명 전극(酸化物 透明 電極)과 기판 홀더와의 사이에 절연성 스페이서(insulating spacer)를 설치하여 기판을 지지하고, 플라즈마 CVD로 아모르포스 실리콘(amorphous silicon)을 성막하는 방법이 기재되어 있다. 그러나 이 방법은, 산화물 투명 전극이 기판 홀더에 접촉하여 접지전위(接地電位)로 되고, 환원성 분위기(還元性 雰圍氣)하에서 환원되어 금속화하여 투명성을 잃는 것을 방지하는 것을 목적으로 하고 있다. 이 공보에서도 본 발명과 마찬가지로 세로형 플라즈마 CVD 장치를 이용하여 면적이 큰 기판상에 높은 전력밀도로 실리콘 박막을 성막할 때에 이상방전을 방지한다는 목적은 기재되어 있지 않다.
또한 본 발명에 있어서는, 도7에 나타나 있는 바와 같이 기판21의 표면에 형성되는 투명 도전막22에 기판 홀더21의 내주로부터 0.1∼30mm 떨어지도록 분리홈24를 형성함과 아울러 기판21 표면의 투명 도전막22와 기판 홀더1과의 사이에 절연 테이프를 배치함으로써 기판 홀더1과 투명 도전막22를 전기적으로 절연하는 방법을 이용하여도 좋다. 마찬가지로 도8에 나타나 있는 바와 같이 기판21의 표면에 형성되는 투명 도전막22에 기판 홀더21의 내주로부터 0.1∼30mm 떨어지도록 분리홈24를 형성함과 아울러 기판 홀더1의 기판과의 접촉부에 절연물 피복26을 배치함으로써 기판 홀더1과 투명 도전막22를 전기적으로 절연하는 방법을 이용하여도 좋다.
도7 및 도8에 나타나 있는 방법은 기판 홀더1과 투명 도전막22를 전기적으로 절연하기 위한 가장 효과적인 방법으로서, 기판21 표면에서의 전력밀도가 매우 높은 경우에도 기판 홀더1의 선단(先端)과 투명 도전막22 사이의 이상방전을 유효하게 방지할 수 있다.
(실시예1)
표면에 투명 도전막(透明 導電膜)이 형성된 910mm×910mm 크기의 글래스 기판(glass substrate)을 준비한다. 도3 및 도4에 나타나 있는 바와 같이 이 글래스 기판21의 표면에 형성된 투명 도전막22를 기판 홀더1에 설치할 때에 기판 홀더1의 내주로부터 3mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm인 분리홈24를 형성한다.
상기한 바와 같이 하여 형성된 분리홈24를 지나 약 8mm의 간격을 두고 도9에 나타나 있는 바와 같이 투명 도전막22에 메가테스터(Megatester)의 프로브(probe)27을 접촉시키고 250V의 전압을 인가하는 경우에 0.5MΩ 이상의 절연을 얻는 것이 가능하다.
도1에 나타나 있는 바와 같이 세로형 인라인식 플라즈마 CVD 장치(vertical-type in-line plasma CVD apparatus)의 기판 홀더1에 상기 크기의 글래스 기판21을 지지시킨다. 이 때에 글래스 기판21의 위치가 어긋나는 것을 고려한다면 기판 홀더1의 내주로부터 분리홈24까지의 거리는 3±2mm의 범위가 된다. 글래스 기판21을 지지하는 기판 홀더1을 115cm×118cm의 전극4가 설치되어 있는 위치로 이동시켜 반응가스(reactant gas)로서 수소(水素)와 실란(silane)을 유입하고, 3kW의 전력을 공급하여 폴리실리콘(polysilicon)을 성막한다. 이 조건에서 기판 표면에서의 전력밀도는 약 221mW/cm2이다. 그 결과 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
다음에 5kW의 전력(전력밀도 약 368mW/cm2) 또는 8kW의 전력(전력밀도 약 590mW/cm2)을 공급하는 것 이외에는 상기와 완전히 동일한 조건으로 폴리실리콘을 성막한다. 이 경우에도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
또한 레이저 스크라이브로 분리홈24의 폭을 약 40μm 또는 약 200μm로 하는 경우에도 이상방전은 발생하지 않는다.
(비교예1)
글래스 기판21의 표면에 형성되는 투명 도전막22에 분리홈24를 형성하지 않는 것 이외에는 실시예1과 동일한 조건으로 폴리실리콘을 성막한다. 이 경우에 공급전력이 3kW의 경우에도 또한 5kW의 경우에도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하고, 기판의 균열도 발생한다.
(실시예2)
표면에 투명 도전막이 형성된 910mm×455mm 크기의 글래스 기판을 준비하고, 실시예1과 마찬가지로 기판 홀더1에 설치할 때에 기판 홀더1의 내주로부터 3mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 분리홈24를 형성한다.
세로형 인라인식 플라즈마 CVD 장치의 기판 홀더1에 상기 크기의 2장의 글래스 기판21을 지지시킨다. 이 경우에 2장의 글래스 기판21의 중간에도 기판 홀더1을 배치한다. 그 이외에는 실시예1과 마찬가지로 공급전력3kW 또는 5kW의 조건에서 폴리실리콘을 성막한다. 그 결과 어느 쪽의 조건에서도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
(실시예3)
표면에 투명 도전막이 형성된 400mm×300mm 크기의 글래스 기판을 준비하고, 실시예1과 마찬가지로 기판 홀더1에 설치할 때에 기판 홀더1의 내주로부터 3mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 분리홈24를 형성한다. 그 이외에는 실시예1과 마찬가지로 공급전력3kW 또는 5kW의 조건에서 폴리실리콘을 성막한다. 그 결과 어느 쪽의 조건에서도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
(실시예4)
표면에 투명 도전막이 형성된 910mm×910mm 크기의 글래스 기판을 준비하고, 분리홈24를 형성하는 대신에 도5에 나타나 있는 바와 같이 기판21의 끝부분으로부터 5mm 이상의 위치까지 투명 도전막22를 연마(硏磨)하여 제거한다. 그 이외에는 실시예1과 마찬가지로 공급전력3kW 또는 5kW의 조건에서 폴리실리콘을 성막한다. 그 결과 어느 쪽의 조건에서도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
(실시예5)
표면에 투명 도전막이 형성된 910mm×910mm 크기의 글래스 기판을 준비하고, 분리홈24를 형성하는 대신에 도6에 나타나 있는 바와 같이 기판21 표면의 투명 도전막22와 기판 홀더1과의 사이에 폴리이미드로 이루어지는 절연 테이프25를 배치한다. 그 이외에는 실시예1과 마찬가지로 공급전력3kW 또는 5kW의 조건에서 폴리실리콘을 성막한다. 그 결과 어느 쪽의 조건에서도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
(실시예6)
표면에 투명 도전막이 형성된 910mm×910mm 크기의 글래스 기판을 준비하고, 도8에 나타나 있는 바와 같이 투명 도전막22에 분리홈24를 형성함과 아울러 기판 홀더1의 글래스 기판 접촉부에 알루마이트를 용사함으로써 이루어지는 100μm의 절연물 피복26을 배치한다. 그 이외에는 실시예1과 마찬가지로 공급전력3kW, 5kW 또는 8kW(전력밀도 약 590mW/cm2)의 조건에서 폴리실리콘을 성막한다. 그 결과 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
(실시예7)
표면에 투명 도전막이 형성된 910mm×910mm 크기의 글래스 기판을 준비하고, 도7에 나타나 있는 바와 같이 투명 도전막22에 분리홈24를 형성함과 아울러 기판21 표면의 투명 도전막22와 기판 홀더1과의 사이에 폴리이미드로 이루어지는 절연 테이프25를 배치한다. 또한 공급전력8kW(전력밀도 약 590mW/cm2)의 조건에서 폴리실리콘을 성막한다. 그 결과 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다.
(실시예8)
표면에 투명 도전막이 형성된 910mm×910mm 크기의 글래스 기판을 준비한다. 도10에 나타나 있는 바와 같이 이 글래스 기판21의 표면에 형성된 투명 도전막22를 기판 홀더1에 설치할 때에 기판 홀더1의 내측으로부터 약 1mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 제1분리홈24를 형성하고 또한 제1분리홈24로부터 내측을 향하여 약 0.7mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 제2분리홈28을 형성한다.
상기한 바와 같이 하여 형성된 제1분리홈24 및 제2분리홈28을 지나 약 8mm의 간격을 두고 실시예1과 마찬가지로 투명 도전막22에 메가테스터의 프로브를 접촉시키고 250V의 전압을 인가하는 경우에 0.5MΩ 이상의 절연을 얻는 것이 가능하다.
실시예1과 동일하게 공급전력3kW 또는 5kW의 조건에서 폴리실리콘을 성막한다. 그 결과 어느 쪽의 조건에서도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다. 또한 8kW의 조건에서 폴리실리콘을 성막하여도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않는다.
또한 제1분리홈24와 제2분리홈28의 간격을 약 0.5mm 또는 약 2mm로 하였을 경우에도 메가테스터를 이용하여 250V의 전압을 인가하는 경우에 마찬가지로 0.5MΩ 이상의 절연을 얻는 것이 가능하다. 그리고 3kW, 5kW 또는 8kW의 조건에서 폴리실리콘을 성막하여도 상기한 바와 마찬가지로 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않는다.
또한 레이저 스크라이브로 분리홈24, 28의 폭을 약 40μm 또는 약 200μm로 하는 경우에도 이상방전은 발생하지 않는다.
(실시예9)
표면에 투명 도전막이 형성된 910mm×910mm 크기의 글래스 기판을 준비한다. 도11에 나타나 있는 바와 같이 이 글래스 기판21의 표면에 형성된 투명 도전막22를 기판 홀더1에 설치할 때에 기판 홀더1의 내주로부터 약 1mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 제1분리홈24를 형성하고 또한 제1분리홈24로부터 내측을 향하여 약 0.7mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 제2분리홈28을 형성하고 또한 분리홈28로부터 내측을 향하여 약 0.7mm 떨어지도록 레이저 스크라이브로 폭이 약 100μm의 제3분리홈29를 형성한다.
상기한 바와 같이 하여 형성된 제1∼제3의 분리홈24, 28, 29를 지나 약 8mm의 간격을 두고 실시예1과 마찬가지로 투명 도전막22에 메가테스터의 프로브를 접촉시키고 250V의 전압을 인가하는 경우에 0.5MΩ 이상의 절연을 얻는 것이 가능하다.
실시예1과 동일하게 공급전력3kW 또는 5kW의 조건에서 폴리실리콘을 성막한다. 그 결과 어느 쪽의 조건에서도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않고, 기판의 균열도 발생하지 않는다. 또한 8kW의 조건에서 폴리실리콘을 성막하여도 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않는다.
또한 제1∼제3의 분리홈24, 28, 29의 상호간의 간격을 약 0.5mm 또는 약 2mm로 하였을 경우에도 메가테스터를 이용하여 250V의 전압을 인가하는 경우에 마찬가지로 0.5MΩ 이상의 절연을 얻는 것이 가능하다. 그리고 3kW, 5kW 또는 8kW의 조건에서 폴리실리콘을 성막하여도 상기한 바와 마찬가지로 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않는다.
또한 레이저 스크라이브로 분리홈24, 28, 29의 폭을 약 40μm 또는 약 200μm로 하는 경우에도 마찬가지로 0.5MΩ 이상의 절연을 얻는 것이 가능하다. 그리고 3kW, 5kW 또는 8kW의 조건에서 폴리실리콘을 성막하여도상기한 바와 마찬가지로 성막된 폴리실리콘에는 이상방전에 기인하는 막의 결함이 발생하지 않는다.
또한 도10 및 도11을 참조하여 기판의 외측으로부터 내측을 향하여 순차적으로 복수의 분리홈을 형성하는 예를 나타내었지만 복수의 분리홈을 기판의 내측으로부터 외측을 향하여 순차적으로 형성하여도 좋다.
본 발명의 방법을 이용하면 세로형 플라즈마 CVD 장치를 이용하여 면적이 큰 기판상에 높은 전력밀도로 실리콘 박막을 성막할 때에 실리콘 박막의 균일성을 높임과 아울러 기판의 균열을 방지하여 생산의 안정화를 실현할 수 있다.

Claims (8)

  1. 플라즈마 CVD 장치(plasma CVD apparatus)를 이용하여 표면에 도전막(導電膜)이 형성된 면적이 1200cm2이상의 기판(substrate)을 기판 홀더(substrate holder)로 지지하여 전극(電極)과 대향(對向)시키고, 100mW/cm2이상의 전력밀도(電力密度)로 실리콘 박막(silicon thin film)을 성막(成膜)하는 방법으로서, 상기 기판 홀더와 상기 기판 표면의 도전막을 전기적으로 절연(絶緣)시키는 것을 특징으로 하는 실리콘 박막의 성막방법.
  2. 제1항에 있어서,
    상기 기판의 둘레부분에서 도전막을 제거하고, 도전막이 제거된 기판 둘레부분에 기판 홀더를 접촉시켜 기판을 지지하는 것을 특징으로 하는 실리콘 박막의 성막방법.
  3. 제1항에 있어서,
    상기 기판 표면에 형성된 도전막에 상기 기판 홀더의 내주(內周)로부터 0.1∼30mm 떨어지도록 분리홈(separation groove)을 형성하는 것을 특징으로 하는 실리콘 박막의 성막방법.
  4. 제1항에 있어서,
    상기 기판 표면의 도전막과 상기 기판 홀더와의 사이에 절연물(絶緣物)을 배치하는 것을 특징으로 하는 실리콘 박막의 성막방법.
  5. 제1항에 있어서,
    상기 기판 표면에 형성된 도전막에 상기 기판 홀더의 내주로부터 0.1∼30mm 떨어지도록 분리홈을 형성함과 아울러 상기 기판 표면의 도전막과 상기 기판 홀더와의 사이에 절연물을 배치하는 것을 특징으로 하는 실리콘 박막의 성막방법.
  6. 제1항에 있어서,
    상기 기판 표면에 형성된 도전막에 상기 기판 홀더의 내주로부터 0.1∼30mm 떨어지도록 제1분리홈을 형성하고, 상기 기판 홀더의 내주로부터의 거리가 30mm 이내의 범위에 상기 제1분리홈의 끝부분으로부터 0.5mm∼2mm의 간격을 두고 제2분리홈을 형성하는 것을 특징으로 하는 실리콘 박막의 성막방법.
  7. 제1항에 있어서,
    상기 기판 표면에 형성된 도전막에 상기 기판 홀더의 내주로부터 0.1∼30mm 떨어지도록 제1분리홈을 형성하고, 상기 기판 홀더의 내주로부터의 거리가 30mm 이내의 범위에 상기 제1분리홈의 끝부분으로부터 0.5mm∼2mm의 간격을 두고 제2분리홈을 형성하고, 상기 기판 홀더의 내주로부터의 거리가 30mm 이내의 범위에 상기 제2분리홈의 끝부분으로부터 0.5mm∼2mm의 간격을 두고 제3분리홈을 형성하는 것을 특징으로 하는 실리콘 박막의 성막방법.
  8. 기판 표면에 형성된 도전막을 구비하고, 상기 기판의 4개의 각각의 외주변(外周邊)을 따라 상기 기판의 외주변으로부터 3mm∼40mm 내측의 범위에 각각 적어도 1개의 분리홈이 상기 도전막에 형성되는 것을 특징으로 하는 실리콘 박막 태양전지(silicon thin film solar cell).
KR1020027013761A 2001-02-15 2002-02-15 실리콘 박막의 성막방법 및 실리콘 박막 태양전지 KR100741758B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001038601 2001-02-15
JPJP-P-2001-00038601 2001-02-15
JPJP-P-2002-00037223 2002-02-14
JP2002037223A JP4091310B2 (ja) 2001-02-15 2002-02-14 シリコン薄膜太陽電池の製造方法

Publications (2)

Publication Number Publication Date
KR20020093911A true KR20020093911A (ko) 2002-12-16
KR100741758B1 KR100741758B1 (ko) 2007-07-23

Family

ID=26609465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013761A KR100741758B1 (ko) 2001-02-15 2002-02-15 실리콘 박막의 성막방법 및 실리콘 박막 태양전지

Country Status (8)

Country Link
US (1) US6849560B2 (ko)
EP (1) EP1361293B1 (ko)
JP (1) JP4091310B2 (ko)
KR (1) KR100741758B1 (ko)
CN (1) CN100535181C (ko)
AU (1) AU2002232197C1 (ko)
CA (1) CA2406210C (ko)
WO (1) WO2002064854A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648401B1 (ko) * 2004-10-13 2006-11-24 주식회사 에이디피엔지니어링 플라즈마 처리장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091310B2 (ja) 2001-02-15 2008-05-28 株式会社カネカ シリコン薄膜太陽電池の製造方法
WO2004075233A1 (ja) * 2003-02-18 2004-09-02 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの製造方法および基板保持具
WO2004114417A1 (ja) * 2003-06-19 2004-12-29 Kaneka Corporation 薄膜光電変換装置
US20080289686A1 (en) * 2007-05-23 2008-11-27 Tae Kyung Won Method and apparatus for depositing a silicon layer on a transmitting conductive oxide layer suitable for use in solar cell applications
US7964430B2 (en) 2007-05-23 2011-06-21 Applied Materials, Inc. Silicon layer on a laser transparent conductive oxide layer suitable for use in solar cell applications
US8418418B2 (en) 2009-04-29 2013-04-16 3Form, Inc. Architectural panels with organic photovoltaic interlayers and methods of forming the same
TWI382549B (zh) * 2009-08-14 2013-01-11 Nexpower Technology Corp Thin film solar cell module and manufacturing method thereof
KR101497326B1 (ko) * 2013-09-26 2015-03-03 주식회사 테스 태양전지모듈의 제조방법
KR101564588B1 (ko) 2013-12-30 2015-10-30 주식회사 에콥토 웨이퍼 브레이킹 보조장치
CN106158718A (zh) * 2015-04-22 2016-11-23 北京北方微电子基地设备工艺研究中心有限责任公司 机械卡盘及半导体加工设备
US11053583B2 (en) 2016-11-10 2021-07-06 Corning Incorporated Particle reduction during sputtering deposition

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640282A (en) * 1979-09-10 1981-04-16 Matsushita Electric Ind Co Ltd Preparation of semiconductor element
JPS5812322A (ja) * 1981-07-15 1983-01-24 Hitachi Ltd 半導体膜の形成方法
JPH077840B2 (ja) * 1983-09-12 1995-01-30 株式会社半導体エネルギー研究所 光電変換半導体装置の作製方法
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
JPH05166733A (ja) * 1991-12-12 1993-07-02 Canon Inc 非単結晶シリコン膜の形成方法および形成装置
JPH05265033A (ja) * 1992-03-17 1993-10-15 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
EP0574100B1 (en) * 1992-04-16 1999-05-12 Mitsubishi Jukogyo Kabushiki Kaisha Plasma CVD method and apparatus therefor
DE4324320B4 (de) * 1992-07-24 2006-08-31 Fuji Electric Co., Ltd., Kawasaki Verfahren und Vorrichtung zur Herstellung einer als dünne Schicht ausgebildeten fotovoltaischen Umwandlungsvorrichtung
JP3060784B2 (ja) 1993-06-18 2000-07-10 日産自動車株式会社 制御装置の断線検出装置
JP2635950B2 (ja) * 1995-11-13 1997-07-30 株式会社東芝 半導体装置の製造方法
JPH10120491A (ja) * 1996-10-17 1998-05-12 Matsushita Electric Ind Co Ltd 結晶膜の形成方法
JP3815875B2 (ja) * 1997-12-24 2006-08-30 株式会社カネカ 集積型薄膜光電変換装置の製造方法
EP0994515B1 (en) * 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP2000225547A (ja) * 1999-02-09 2000-08-15 Sharp Corp 導電膜除去方法及びその方法を用いた薄膜太陽電池
JP3452845B2 (ja) 1999-08-06 2003-10-06 株式会社日立製作所 ガスクロマトグラフ直結質量分析装置
EP1868249B1 (en) * 1999-09-28 2011-07-13 Kaneka Corporation Method of controlling manufacturing process of photoelectric conversion apparatus
US6250822B1 (en) * 2000-02-04 2001-06-26 Advanced Micro Device, Inc. Semiconductor wafer manufacturing method and apparatus for an improved heat exchanger for a photoresist developer
JP4091310B2 (ja) * 2001-02-15 2008-05-28 株式会社カネカ シリコン薄膜太陽電池の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648401B1 (ko) * 2004-10-13 2006-11-24 주식회사 에이디피엔지니어링 플라즈마 처리장치

Also Published As

Publication number Publication date
EP1361293A9 (en) 2004-01-28
AU2002232197C1 (en) 2006-11-09
AU2002232197B2 (en) 2005-12-15
EP1361293A4 (en) 2009-03-04
WO2002064854A1 (fr) 2002-08-22
JP4091310B2 (ja) 2008-05-28
CN100535181C (zh) 2009-09-02
KR100741758B1 (ko) 2007-07-23
US20030036216A1 (en) 2003-02-20
CA2406210A1 (en) 2002-10-15
US6849560B2 (en) 2005-02-01
EP1361293B1 (en) 2017-06-28
JP2002319692A (ja) 2002-10-31
CA2406210C (en) 2008-04-29
EP1361293A1 (en) 2003-11-12
CN1457374A (zh) 2003-11-19

Similar Documents

Publication Publication Date Title
EP1361375A1 (en) Hydromechanical speed-change device and vehicle having speed change device mounted thereon
KR100741758B1 (ko) 실리콘 박막의 성막방법 및 실리콘 박막 태양전지
JP4796947B2 (ja) 集積型薄膜太陽電池及びその製造方法
US7095090B2 (en) Photoelectric conversion device
EP2469611B1 (en) Movable jig for silicon-based thin film solar cell
JPH0746732B2 (ja) 軽量薄膜光電池アレイの製造方法
KR20080074127A (ko) ｎ형 다결정 실리콘 태양 전지의 제조 방법
EP2469610B1 (en) Clamping unit for depositing thin film solar cell and signal feed-in method
US4825806A (en) Film forming apparatus
JP2002520877A5 (ko)
JP2002371357A (ja) シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
GB2148947A (en) Method of depositing an amorphous semiconductor layer from a glow discharge
US7964430B2 (en) Silicon layer on a laser transparent conductive oxide layer suitable for use in solar cell applications
WO2011065700A2 (ko) 태양전지 및 그 제조방법
AU772740B2 (en) Apparatus and method for forming deposited film
US4701344A (en) Film forming process
US20030031792A1 (en) Reduction of electrostatic charge on a substrate during PECVD process
JPH0763057B2 (ja) 多電極薄膜形成方法
JPS6486567A (en) Manufacture of amorphous silicon solar cell
JPH01134976A (ja) 太陽電池の製造方法
JPH01196118A (ja) 膜形成装置
JPS63128676A (ja) 光起電力装置の製造方法
JPH0249009B2 (ko)
JPS6461961A (en) Manufacture of thin film solar cell
JPH05267698A (ja) 光起電力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee