JP2002305206A - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2002305206A JP2002305206A JP2001109627A JP2001109627A JP2002305206A JP 2002305206 A JP2002305206 A JP 2002305206A JP 2001109627 A JP2001109627 A JP 2001109627A JP 2001109627 A JP2001109627 A JP 2001109627A JP 2002305206 A JP2002305206 A JP 2002305206A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- bipolar transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース・コレクタ間容量を増やすことなく、
ベース・コレクタ間にショットキーバリアダイオードの
機能を有するバイポーラトランジスタおよびその製造方
法を提供することを目的とする。 【解決手段】 基板１上にエピタキシャル成長によりコ
レクタ層３を形成し、コレクタ層３上にエピタキシャル
成長によりベース層４を形成し、ベース層４上にエピタ
キシャル成長によりエミッタ層５を形成し、ベース層４
上に金属を含むベース電極８を形成し、ベース電極８を
加熱することによりベース電極８を構成する金属をベー
ス層５中およびコレクタ層３中に拡散させる。
ベース・コレクタ間にショットキーバリアダイオードの
機能を有するバイポーラトランジスタおよびその製造方
法を提供することを目的とする。 【解決手段】 基板１上にエピタキシャル成長によりコ
レクタ層３を形成し、コレクタ層３上にエピタキシャル
成長によりベース層４を形成し、ベース層４上にエピタ
キシャル成長によりエミッタ層５を形成し、ベース層４
上に金属を含むベース電極８を形成し、ベース電極８を
加熱することによりベース電極８を構成する金属をベー
ス層５中およびコレクタ層３中に拡散させる。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタおよびその製造方法に関するものである。
ジスタおよびその製造方法に関するものである。
【０００２】
【従来の技術】一般に、バイポーラトランジスタのベー
ス領域とコレクタ領域との界面は、ｐｎ接合で構成され
ているため、順方向にバイアスされる状態、すなわち飽
和領域では、ベース領域で少数キャリアによる蓄積効果
が起こる。このような蓄積効果は、例えばディジタル回
路におけるスイッチング動作の高速化を阻害する原因と
なっている。これを防ぐために、ベース領域とコレクタ
領域との間に、多数キャリアだけで動作するショットキ
ーバリアダイオードを接続する方法が用いられている。
ス領域とコレクタ領域との界面は、ｐｎ接合で構成され
ているため、順方向にバイアスされる状態、すなわち飽
和領域では、ベース領域で少数キャリアによる蓄積効果
が起こる。このような蓄積効果は、例えばディジタル回
路におけるスイッチング動作の高速化を阻害する原因と
なっている。これを防ぐために、ベース領域とコレクタ
領域との間に、多数キャリアだけで動作するショットキ
ーバリアダイオードを接続する方法が用いられている。
【０００３】以下、この従来のバイポーラトランジスタ
の構造を図面を用いて説明する。
の構造を図面を用いて説明する。
【０００４】図５は、従来のバイポーラトランジスタの
断面図である。図５において、ｐ型Ｓｉ基板１１の一部
の領域にｎ型不純物を拡散して構成されるコレクタ領域
１２、コレクタ領域１２の一部の領域にｐ型不純物を拡
散またはイオン注入して構成されるベース領域１３、こ
のベース領域１３の一部の領域にｎ型不純物を拡散また
はイオン注入して構成されるエミッタ領域１４がそれぞ
れ形成されている。エミッタ領域１４上にはエミッタ電
極１６が形成されており、コレクタ領域１２上には、コ
レクタ電極１８が形成されている。なお、コレクタ抵抗
を下げるためにｐ型Ｓｉ基板１１の表面のうち、コレク
タ電極１８に接する部分には、ｎ型不純物を多く含む高
濃度不純物領域１５を形成しておく。ベース電極１７
は、コレクタ領域１２とベース領域１３との境界線上に
形成されており、ベース電極１７は、コレクタ領域１２
とベース領域１３との双方に接触している。
断面図である。図５において、ｐ型Ｓｉ基板１１の一部
の領域にｎ型不純物を拡散して構成されるコレクタ領域
１２、コレクタ領域１２の一部の領域にｐ型不純物を拡
散またはイオン注入して構成されるベース領域１３、こ
のベース領域１３の一部の領域にｎ型不純物を拡散また
はイオン注入して構成されるエミッタ領域１４がそれぞ
れ形成されている。エミッタ領域１４上にはエミッタ電
極１６が形成されており、コレクタ領域１２上には、コ
レクタ電極１８が形成されている。なお、コレクタ抵抗
を下げるためにｐ型Ｓｉ基板１１の表面のうち、コレク
タ電極１８に接する部分には、ｎ型不純物を多く含む高
濃度不純物領域１５を形成しておく。ベース電極１７
は、コレクタ領域１２とベース領域１３との境界線上に
形成されており、ベース電極１７は、コレクタ領域１２
とベース領域１３との双方に接触している。
【０００５】この従来のバイポーラトランジスタでは、
ベース電極１７とベース領域１３とはオーミック接合を
なし、一方、ベース電極１７とコレクタ領域１２とはシ
ョットキー接合をなしている。従って、ベース電極１７
介をしたベース領域１３とコレクタ領域１２との接合
は、トータルとしてショットキー接合となり、この接合
部分はショットキーバリアダイオードと等価な作用を有
する。一方、ベース領域１３とコレクタ領域１２とは、
図５に示した通り、直接接しているので、この部分はｐ
ｎ接合をなしている。以上のことから、ベース領域１３
とコレクタ領域１２との接合は、ｐｎ接合と、ショット
キーバリアダイオードと等価なショットキー接合との並
列接合となる。
ベース電極１７とベース領域１３とはオーミック接合を
なし、一方、ベース電極１７とコレクタ領域１２とはシ
ョットキー接合をなしている。従って、ベース電極１７
介をしたベース領域１３とコレクタ領域１２との接合
は、トータルとしてショットキー接合となり、この接合
部分はショットキーバリアダイオードと等価な作用を有
する。一方、ベース領域１３とコレクタ領域１２とは、
図５に示した通り、直接接しているので、この部分はｐ
ｎ接合をなしている。以上のことから、ベース領域１３
とコレクタ領域１２との接合は、ｐｎ接合と、ショット
キーバリアダイオードと等価なショットキー接合との並
列接合となる。
【０００６】ここで、ｐｎ接合のオン電圧が０．７Ｖで
あるのに対し、ショットキーバリアダイオードのオン電
圧は０．４Ｖである。したがって、ベース・コレクタ間
に順バイアス電圧が加わると、ｐｎ接合の方にはほとん
ど電流が流れず、ショットキー接合部に電流が集中的に
流れる。つまり、ベース・コレクタ間はショットキーバ
リアダイオードのオン電圧でクランプされて、バイポー
ラトランジスタの動作状態が飽和領域に入ったときで
も、少数キャリアの蓄積効果が起きないために、バイポ
ーラトランジスタの切り替え動作が高速になる。
あるのに対し、ショットキーバリアダイオードのオン電
圧は０．４Ｖである。したがって、ベース・コレクタ間
に順バイアス電圧が加わると、ｐｎ接合の方にはほとん
ど電流が流れず、ショットキー接合部に電流が集中的に
流れる。つまり、ベース・コレクタ間はショットキーバ
リアダイオードのオン電圧でクランプされて、バイポー
ラトランジスタの動作状態が飽和領域に入ったときで
も、少数キャリアの蓄積効果が起きないために、バイポ
ーラトランジスタの切り替え動作が高速になる。
【０００７】
【発明が解決しようとする課題】一方、ＧａＡｓ材料を
用いたバイポーラトランジスタ（以下、「ＧａＡｓバイ
ポーラトランジスタ」という）においても、上記のショ
ットキーバリアダイオードの機能を付加すれば、ＧａＡ
ｓバイポーラトランジスタの切り替え動作が高速になる
ものと考えられる。しかしながら、図５に示した従来の
バイポーラトランジスタの構造を、そのままＧａＡｓバ
イポーラトランジスタに応用することはできない。その
理由は、ＧａＡｓ材料にイオン注入や拡散の方法で不純
物を導入してその導電性を制御することが大変困難であ
るため、ＧａＡｓバイポーラトランジスタは、図５に示
したようなプレーナー型構造のデバイスを採用し得ず、
良く知られているような段差の多いメサ型構造を採用す
る。バイポーラトランジスタが、図５に示したようなプ
レーナー型構造であれば、コレクタ領域１２とベース領
域１３との双方に接触するベース電極１７を形成するこ
とは容易であるが、ＧａＡｓバイポーラトランジスタの
ような段差の多いメサ型構造であれば、ベース層とコレ
クタ層との双方に接するベース電極を形成することは非
常に困難である。したがって、ＧａＡｓバイポーラトラ
ンジスタにショットキーバリアダイオードの機能を付加
することは、非常に困難であった。
用いたバイポーラトランジスタ（以下、「ＧａＡｓバイ
ポーラトランジスタ」という）においても、上記のショ
ットキーバリアダイオードの機能を付加すれば、ＧａＡ
ｓバイポーラトランジスタの切り替え動作が高速になる
ものと考えられる。しかしながら、図５に示した従来の
バイポーラトランジスタの構造を、そのままＧａＡｓバ
イポーラトランジスタに応用することはできない。その
理由は、ＧａＡｓ材料にイオン注入や拡散の方法で不純
物を導入してその導電性を制御することが大変困難であ
るため、ＧａＡｓバイポーラトランジスタは、図５に示
したようなプレーナー型構造のデバイスを採用し得ず、
良く知られているような段差の多いメサ型構造を採用す
る。バイポーラトランジスタが、図５に示したようなプ
レーナー型構造であれば、コレクタ領域１２とベース領
域１３との双方に接触するベース電極１７を形成するこ
とは容易であるが、ＧａＡｓバイポーラトランジスタの
ような段差の多いメサ型構造であれば、ベース層とコレ
クタ層との双方に接するベース電極を形成することは非
常に困難である。したがって、ＧａＡｓバイポーラトラ
ンジスタにショットキーバリアダイオードの機能を付加
することは、非常に困難であった。
【０００８】なお、図示はしないが、ベース層にオーミ
ック接合を示すベース電極を形成し、これとは別に、コ
レクタ層とショットキー接合を示す電極をコレクタ層上
に形成して、この電極とベース電極とを配線によって接
続することによりＧａＡｓバイポーラトランジスタにシ
ョットキーバリアダイオードの機能を付加する方法も考
えられるが、このような構成では、ベース・コレクタ間
容量が大きく増えてしまうために、バイポーラトランジ
スタの活性領域の高速性が損なわれてしまうという問題
がある。
ック接合を示すベース電極を形成し、これとは別に、コ
レクタ層とショットキー接合を示す電極をコレクタ層上
に形成して、この電極とベース電極とを配線によって接
続することによりＧａＡｓバイポーラトランジスタにシ
ョットキーバリアダイオードの機能を付加する方法も考
えられるが、このような構成では、ベース・コレクタ間
容量が大きく増えてしまうために、バイポーラトランジ
スタの活性領域の高速性が損なわれてしまうという問題
がある。
【０００９】本発明は、ベース・コレクタ間容量を増や
すことなく、ベース・コレクタ間にショットキーバリア
ダイオードの機能を有するバイポーラトランジスタおよ
びその製造方法を提供することを目的とするものであ
る。
すことなく、ベース・コレクタ間にショットキーバリア
ダイオードの機能を有するバイポーラトランジスタおよ
びその製造方法を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、基板と、前記基板上に形成されたコレクタ
層と、前記コレクタ層上に形成されたベース層と、前記
ベース層上に形成されたエミッタ層と、前記コレクタ層
上に、前記ベース層を介して形成されたベース電極とを
有し、前記ベース電極下における前記ベース層中および
前記コレクタ層中に前記ベース電極に含まれる金属と同
種の金属が含まれているものであり、このような構成に
より、ベース電極とコレクタ層とがショットキー接合さ
れるため、ベース・コレクタ間にショットキーバリアダ
イオードが接続された状態と等価になる。
ンジスタは、基板と、前記基板上に形成されたコレクタ
層と、前記コレクタ層上に形成されたベース層と、前記
ベース層上に形成されたエミッタ層と、前記コレクタ層
上に、前記ベース層を介して形成されたベース電極とを
有し、前記ベース電極下における前記ベース層中および
前記コレクタ層中に前記ベース電極に含まれる金属と同
種の金属が含まれているものであり、このような構成に
より、ベース電極とコレクタ層とがショットキー接合さ
れるため、ベース・コレクタ間にショットキーバリアダ
イオードが接続された状態と等価になる。
【００１１】また、本発明のバイポーラトランジスタ
は、基板上にエピタキシャル成長によりコレクタ層を形
成する工程と、前記コレクタ層上にエピタキシャル成長
によりベース層を形成する工程と、前記ベース層上にエ
ピタキシャル成長によりエミッタ層を形成する工程と、
前記ベース層上に金属を含むベース電極を形成する工程
と、前記ベース電極を加熱することにより前記ベース層
に含まれる金属を前記ベース層中および前記コレクタ層
中に拡散させる工程とを有するものであり、これによ
り、ベース層を構成する金属をベース層中およびコレク
タ層中に容易に拡散させることができる。
は、基板上にエピタキシャル成長によりコレクタ層を形
成する工程と、前記コレクタ層上にエピタキシャル成長
によりベース層を形成する工程と、前記ベース層上にエ
ピタキシャル成長によりエミッタ層を形成する工程と、
前記ベース層上に金属を含むベース電極を形成する工程
と、前記ベース電極を加熱することにより前記ベース層
に含まれる金属を前記ベース層中および前記コレクタ層
中に拡散させる工程とを有するものであり、これによ
り、ベース層を構成する金属をベース層中およびコレク
タ層中に容易に拡散させることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態におけ
るバイポーラトランジスタおよびその製造方法につい
て、図面を参照しながら説明する。
るバイポーラトランジスタおよびその製造方法につい
て、図面を参照しながら説明する。
【００１３】図１は、本発明の実施の形態におけるバイ
ポーラトランジスタの断面を示すものである。図１にお
いて、ＧａＡｓで構成された基板１上に、ｎ+−ＧａＡ
ｓで構成されたコレクタコンタクト層２が形成されてお
り、コレクタコンタクト層２上の一部の領域には、ｎ-
−ＧａＡｓで構成されたコレクタ層３、ｐ+−ＧａＡｓ
で構成されたベース層４が順次形成されている。ベース
層４上の一部の領域には、ｎ−ＩｎＧａＰで構成された
エミッタ層５が形成され、さらにエミッタ層５上には、
ｎ+−ＧａＡｓ層およびｎ+−ＩｎＧａＡｓ層を順次積層
して構成されるエミッタコンタクト層６が形成されてい
る。また、エミッタコンタクト層６上にはＷＳｉで構成
されたエミッタ電極７が形成され、ベース層４上のエミ
ッタ層５が形成された領域以外の領域には、下から順に
Ｐｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層を積層して構成された
ベース電極８が形成され、コレクタコンタクト層２上の
コレクタ層３が形成された領域以外の領域には、下から
順にＡｕＧｅ層、Ａｕ層を積層して構成されたコレクタ
電極９が形成されている。ここで、ベース電極８は、ベ
ース層４を介してコレクタ層３上に形成されているた
め、図５に示した従来のバイポーラトランジスタとは異
なり、ベース電極８自体はコレクタ層３とは直接接して
いない。
ポーラトランジスタの断面を示すものである。図１にお
いて、ＧａＡｓで構成された基板１上に、ｎ+−ＧａＡ
ｓで構成されたコレクタコンタクト層２が形成されてお
り、コレクタコンタクト層２上の一部の領域には、ｎ-
−ＧａＡｓで構成されたコレクタ層３、ｐ+−ＧａＡｓ
で構成されたベース層４が順次形成されている。ベース
層４上の一部の領域には、ｎ−ＩｎＧａＰで構成された
エミッタ層５が形成され、さらにエミッタ層５上には、
ｎ+−ＧａＡｓ層およびｎ+−ＩｎＧａＡｓ層を順次積層
して構成されるエミッタコンタクト層６が形成されてい
る。また、エミッタコンタクト層６上にはＷＳｉで構成
されたエミッタ電極７が形成され、ベース層４上のエミ
ッタ層５が形成された領域以外の領域には、下から順に
Ｐｔ層、Ｔｉ層、Ｐｔ層、Ａｕ層を積層して構成された
ベース電極８が形成され、コレクタコンタクト層２上の
コレクタ層３が形成された領域以外の領域には、下から
順にＡｕＧｅ層、Ａｕ層を積層して構成されたコレクタ
電極９が形成されている。ここで、ベース電極８は、ベ
ース層４を介してコレクタ層３上に形成されているた
め、図５に示した従来のバイポーラトランジスタとは異
なり、ベース電極８自体はコレクタ層３とは直接接して
いない。
【００１４】このバイポーラトランジスタでは、ベース
電極８の底面を構成するＰｔ原子がベース層４およびコ
レクタ層３中にまで拡散しており、Ｐｔ原子がベース層
４に拡散した領域であるベース電極領域８ａ、Ｐｔ原子
がコレクタ層３に拡散した領域であるベース電極領域８
ｂがそれぞれ形成されている。これらのベース電極領域
８ａおよびベース電極領域８ｂは、それぞれベース電極
８に対して非常に良い導通状態を示す。Ｐｔは、ベース
層４を構成するｐ+−ＧａＡｓ材料に対しては良好なオ
ーミック特性を示し、コレクタ層３を構成するｎ-−Ｇ
ａＡｓに対しては良好なショットキー特性を示すため、
コレクタ層３とベース層４との接合は、ｐｎ接合と、シ
ョットキーバリアダイオードと等価なショットキー接合
との並列接合となる。ＧａＡｓ材料同士のｐｎダイオー
ドのオン電圧は約１．１Ｖであり、Ｐｔとｎ-−ＧａＡ
ｓ材料とのショットキー接合のオン電圧は０．８Ｖであ
るため、ベース電極８−コレクタ電極９間が順方向にバ
イアスされたとき、ショットキー接合であるベース電極
領域８ｂ―コレクタ層３間に集中的に電流が流れる。し
たがって、ベース・コレクタ間は０．８Ｖでクランプさ
れて、バイポーラトランジスタの動作状態が飽和領域に
入ったときでも、少数キャリアの蓄積効果が起きないた
めに、バイポーラトランジスタの切り替え動作が高速に
なる。この結果、ＧａＡｓバイポーラトランジスタを用
いたデジタル回路のスイッチング動作が高速になる。
電極８の底面を構成するＰｔ原子がベース層４およびコ
レクタ層３中にまで拡散しており、Ｐｔ原子がベース層
４に拡散した領域であるベース電極領域８ａ、Ｐｔ原子
がコレクタ層３に拡散した領域であるベース電極領域８
ｂがそれぞれ形成されている。これらのベース電極領域
８ａおよびベース電極領域８ｂは、それぞれベース電極
８に対して非常に良い導通状態を示す。Ｐｔは、ベース
層４を構成するｐ+−ＧａＡｓ材料に対しては良好なオ
ーミック特性を示し、コレクタ層３を構成するｎ-−Ｇ
ａＡｓに対しては良好なショットキー特性を示すため、
コレクタ層３とベース層４との接合は、ｐｎ接合と、シ
ョットキーバリアダイオードと等価なショットキー接合
との並列接合となる。ＧａＡｓ材料同士のｐｎダイオー
ドのオン電圧は約１．１Ｖであり、Ｐｔとｎ-−ＧａＡ
ｓ材料とのショットキー接合のオン電圧は０．８Ｖであ
るため、ベース電極８−コレクタ電極９間が順方向にバ
イアスされたとき、ショットキー接合であるベース電極
領域８ｂ―コレクタ層３間に集中的に電流が流れる。し
たがって、ベース・コレクタ間は０．８Ｖでクランプさ
れて、バイポーラトランジスタの動作状態が飽和領域に
入ったときでも、少数キャリアの蓄積効果が起きないた
めに、バイポーラトランジスタの切り替え動作が高速に
なる。この結果、ＧａＡｓバイポーラトランジスタを用
いたデジタル回路のスイッチング動作が高速になる。
【００１５】次に、本発明の実施の形態におけるバイポ
ーラトランジスタの製造方法について、図面を参照しな
がら説明する。
ーラトランジスタの製造方法について、図面を参照しな
がら説明する。
【００１６】図２および図３は、本発明の実施の形態に
おけるバイポーラトランジスタの製造方法を示すための
工程断面図である。
おけるバイポーラトランジスタの製造方法を示すための
工程断面図である。
【００１７】まず、図２（ａ）に示すように、半絶縁性
半導体であるＧａＡｓで構成された基板１上に、ｎ+−
ＧａＡｓで構成されたコレクタコンタクト層２、ｎ-−
ＧａＡｓで構成されたコレクタ層３、ｐ+−ＧａＡｓで
構成されたベース層４、ｎ−ＩｎＧａＰで構成されたエ
ミッタ層５、ｎ+−ＧａＡｓ層およびｎ+−ＩｎＧａＡｓ
層を順次積層して構成されるエミッタコンタクト層６を
エピタキシャル成長により順次形成する。
半導体であるＧａＡｓで構成された基板１上に、ｎ+−
ＧａＡｓで構成されたコレクタコンタクト層２、ｎ-−
ＧａＡｓで構成されたコレクタ層３、ｐ+−ＧａＡｓで
構成されたベース層４、ｎ−ＩｎＧａＰで構成されたエ
ミッタ層５、ｎ+−ＧａＡｓ層およびｎ+−ＩｎＧａＡｓ
層を順次積層して構成されるエミッタコンタクト層６を
エピタキシャル成長により順次形成する。
【００１８】次に、エミッタコンタクト層６上に、スパ
ッタ法により高融点金属材料であるＷＳｉの薄膜を形成
し、このＷＳｉを薄膜反応性イオンエッチング（ＲＩ
Ｅ）によって加工することにより、図２（ｂ）に示すよ
うに、エミッタ電極７を形成する。
ッタ法により高融点金属材料であるＷＳｉの薄膜を形成
し、このＷＳｉを薄膜反応性イオンエッチング（ＲＩ
Ｅ）によって加工することにより、図２（ｂ）に示すよ
うに、エミッタ電極７を形成する。
【００１９】次に、エミッタ電極７をマスクとしたウエ
ットエッチングを行うことにより、図２（ｃ）に示すよ
うに、エミッタ電極７に覆われていない部分のエミッタ
コンタクト層６と、エミッタ層５とを除去して、ベース
層４を露出させる。
ットエッチングを行うことにより、図２（ｃ）に示すよ
うに、エミッタ電極７に覆われていない部分のエミッタ
コンタクト層６と、エミッタ層５とを除去して、ベース
層４を露出させる。
【００２０】さらに、ベース層４上の一部領域を除いて
レジスト（図示せず）を被覆してウエットエッチングを
行うことにより、図２（ｄ）に示すように、ベース層４
およびコレクタ層３の一部を除去してコレクタコンタク
ト層２を露出させる。
レジスト（図示せず）を被覆してウエットエッチングを
行うことにより、図２（ｄ）に示すように、ベース層４
およびコレクタ層３の一部を除去してコレクタコンタク
ト層２を露出させる。
【００２１】次に、図３（ａ）に示すように、露出した
コレクタコンタクト層２上に、下から順にＡｕＧｅ層、
Ａｕ層を積層し、リフトオフ法によりコレクタ電極９を
形成し、その後、４５０℃にて、１０分間加熱処理を施
すことによってコレクタ電極９とコレクタコンタクト層
２とをオーミック接触させる。
コレクタコンタクト層２上に、下から順にＡｕＧｅ層、
Ａｕ層を積層し、リフトオフ法によりコレクタ電極９を
形成し、その後、４５０℃にて、１０分間加熱処理を施
すことによってコレクタ電極９とコレクタコンタクト層
２とをオーミック接触させる。
【００２２】次に、図３（ｂ）に示すように、露出した
ベース層４上に、下から順にＰｔ層、Ｔｉ層、Ｐｔ層、
Ａｕ層を積層し、リフトオフ法によりベース電極８を形
成する。
ベース層４上に、下から順にＰｔ層、Ｔｉ層、Ｐｔ層、
Ａｕ層を積層し、リフトオフ法によりベース電極８を形
成する。
【００２３】最後に、４００℃にて、約１０分間加熱処
理を行うことにより、ベース電極８の最下層のＰｔ原子
がベース層４およびコレクタ層３中に拡散され、図３
（ｃ）に示すようにベース層４にベース電極領域８ａ、
コレクタ層３にベース電極領域８ｂがそれぞれ形成され
る。
理を行うことにより、ベース電極８の最下層のＰｔ原子
がベース層４およびコレクタ層３中に拡散され、図３
（ｃ）に示すようにベース層４にベース電極領域８ａ、
コレクタ層３にベース電極領域８ｂがそれぞれ形成され
る。
【００２４】このように、ベース層４上に形成したベー
ス電極８を加熱することにより、ベース・コレクタ間に
ショットキーバリアダイオードの機能を有するバイポー
ラトランジスタを簡単な工程で製造することができる。
ス電極８を加熱することにより、ベース・コレクタ間に
ショットキーバリアダイオードの機能を有するバイポー
ラトランジスタを簡単な工程で製造することができる。
【００２５】次に、本発明の他の実施の形態として考え
られるバイポーラトランジスタについて説明する。図４
は、他の実施の形態におけるバイポーラトランジスタの
断面図である。図４に示すように、このバイポーラトラ
ンジスタでは、ベース層４上に、エミッタ層５を介して
ベース電極８が形成されている。この場合も、加熱処理
によりベース電極８に含まれるＰｔ原子をエミッタ層
５、ベース層４、コレクタ層３に拡散させれば、ショッ
トキーバリアダイオードの機能を有するバイポーラトラ
ンジスタを製造することができる。このとき、ベース層
４の表面を露出させなくてすむので、ベース層４の表面
における表面再結合現象が低減され、バイポーラトラン
ジスタの電流増幅率が向上する。
られるバイポーラトランジスタについて説明する。図４
は、他の実施の形態におけるバイポーラトランジスタの
断面図である。図４に示すように、このバイポーラトラ
ンジスタでは、ベース層４上に、エミッタ層５を介して
ベース電極８が形成されている。この場合も、加熱処理
によりベース電極８に含まれるＰｔ原子をエミッタ層
５、ベース層４、コレクタ層３に拡散させれば、ショッ
トキーバリアダイオードの機能を有するバイポーラトラ
ンジスタを製造することができる。このとき、ベース層
４の表面を露出させなくてすむので、ベース層４の表面
における表面再結合現象が低減され、バイポーラトラン
ジスタの電流増幅率が向上する。
【００２６】以上のように、本発明の実施の形態におい
ては、ベース電極８の最下層の金属層をＰｔ層とした場
合について説明したが、このＰｔ層に替えてＰｄ層を用
いることも可能である。Ｐｄは、Ｐｔと同様に、ベース
層４を構成するｐ+−ＧａＡｓ材料に対しては良好なオ
ーミック特性を示し、コレクタ層３を構成するｎ-−Ｇ
ａＡｓに対しては良好なショットキー特性を示すためで
ある。
ては、ベース電極８の最下層の金属層をＰｔ層とした場
合について説明したが、このＰｔ層に替えてＰｄ層を用
いることも可能である。Ｐｄは、Ｐｔと同様に、ベース
層４を構成するｐ+−ＧａＡｓ材料に対しては良好なオ
ーミック特性を示し、コレクタ層３を構成するｎ-−Ｇ
ａＡｓに対しては良好なショットキー特性を示すためで
ある。
【００２７】エミッタ層５およびベース層４に用いる材
料も本実施の形態で説明した材料に限定されることはな
く、エミッタ層５の材料としてＡｌＧａＡｓを用い、ベ
ース層４の材料としてＧａＡｓを用いた場合、エミッタ
層５の材料としてＩｎＡｌＡｓを用い、ベース層４の材
料としてＩｎＧａＡｓを用いた場合、或いは、エミッタ
層５の材料としてＩｎＰを用い、ベース層４の材料とし
てＩｎＧａＡｓを用いた場合でも同様にバイポーラトラ
ンジスタの切り替え動作を高速化することができる。
料も本実施の形態で説明した材料に限定されることはな
く、エミッタ層５の材料としてＡｌＧａＡｓを用い、ベ
ース層４の材料としてＧａＡｓを用いた場合、エミッタ
層５の材料としてＩｎＡｌＡｓを用い、ベース層４の材
料としてＩｎＧａＡｓを用いた場合、或いは、エミッタ
層５の材料としてＩｎＰを用い、ベース層４の材料とし
てＩｎＧａＡｓを用いた場合でも同様にバイポーラトラ
ンジスタの切り替え動作を高速化することができる。
【００２８】
【発明の効果】以上のように、本発明のバイポーラトラ
ンジスタおよびその製造方法では、ベース・コレクタ間
容量を増やすことなく、ベース・コレクタ間にショット
キーバリアダイオードの機能を備えたバイポーラトラン
ジスタを製造することができる。したがって、高速なス
イッチング動作が可能なバイポーラトランジスタを提供
することができる。
ンジスタおよびその製造方法では、ベース・コレクタ間
容量を増やすことなく、ベース・コレクタ間にショット
キーバリアダイオードの機能を備えたバイポーラトラン
ジスタを製造することができる。したがって、高速なス
イッチング動作が可能なバイポーラトランジスタを提供
することができる。
【図１】本発明の実施の形態におけるバイポーラトラン
ジスタの断面図
ジスタの断面図
【図２】同バイポーラトランジスタの製造方法を示す工
程断面図
程断面図
【図３】同バイポーラトランジスタの製造方法を示す工
程断面図
程断面図
【図４】本発明の他の実施の形態におけるバイポーラト
ランジスタの断面図
ランジスタの断面図
【図５】従来のバイポーラトランジスタの断面図
１ 基板 ２ コレクタコンタクト層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ エミッタコンタクト層 ７ エミッタ電極 ８ ベース電極 ９ コレクタ電極
Claims (8)
- 【請求項１】 基板と、前記基板上に形成されたコレク
タ層と、前記コレクタ層上に形成されたベース層と、前
記ベース層上に形成されたエミッタ層と、前記コレクタ
層上に、前記ベース層を介して形成されたベース電極と
を有し、前記ベース電極下における前記ベース層中およ
び前記コレクタ層中に前記ベース電極に含まれる金属と
同種の金属が含まれていることを特徴とするバイポーラ
トランジスタ。 - 【請求項２】 前記ベース層または前記コレクタ層のう
ち、少なくとも一方にＧａＡｓが含まれることを特徴と
する請求項１記載のバイポーラトランジスタ。 - 【請求項３】 前記ベース電極に含まれる金属が、Ｐｄ
またはＰｔであることを特徴とする請求項１または請求
項２に記載のバイポーラトランジスタ。 - 【請求項４】 前記ベース電極は、前記エミッタ層を介
して前記ベース層上に形成されており、前記ベース電極
下における前記エミッタ層中に前記ベース電極に含まれ
る金属と同種の金属が含まれていることを特徴とする請
求項１ないし請求項３のいずれかに記載のバイポーラト
ランジスタ。 - 【請求項５】 基板上にエピタキシャル成長によりコレ
クタ層を形成する工程と、前記コレクタ層上にエピタキ
シャル成長によりベース層を形成する工程と、前記ベー
ス層上にエピタキシャル成長によりエミッタ層を形成す
る工程と、前記ベース層上に金属を含むベース電極を形
成する工程と、前記ベース電極を加熱することにより前
記ベース電極に含まれる金属を前記ベース層中および前
記コレクタ層中に拡散させることを特徴とするバイポー
ラトランジスタの製造方法。 - 【請求項６】 前記ベース層または前記コレクタ層のう
ち、少なくとも一方にＧａＡｓが含まれることを特徴と
する請求項５記載のバイポーラトランジスタの製造方
法。 - 【請求項７】 前記ベース電極に含まれる金属が、Ｐｄ
またはＰｔであることを特徴とする請求項５または請求
項６に記載のバイポーラトランジスタの製造方法。 - 【請求項８】 前記ベース電極を、前記エミッタ層を介
して前記ベース層上に形成することを特徴とする請求項
５ないし請求項７のいずれかに記載のバイポーラトラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109627A JP2002305206A (ja) | 2001-04-09 | 2001-04-09 | バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109627A JP2002305206A (ja) | 2001-04-09 | 2001-04-09 | バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002305206A true JP2002305206A (ja) | 2002-10-18 |
Family
ID=18961540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109627A Withdrawn JP2002305206A (ja) | 2001-04-09 | 2001-04-09 | バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002305206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687758B1 (ko) * | 2005-12-08 | 2007-02-27 | 한국전자통신연구원 | 이종 접합 바이폴라 트랜지스터 및 그 제조방법 |
-
2001
- 2001-04-09 JP JP2001109627A patent/JP2002305206A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687758B1 (ko) * | 2005-12-08 | 2007-02-27 | 한국전자통신연구원 | 이종 접합 바이폴라 트랜지스터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4524298B2 (ja) | 半導体装置の製造方法 | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| US20070096151A1 (en) | Bipolar transistor and method for fabricating the same | |
| US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US6919590B2 (en) | Heterojunction bipolar transistor with monolithically integrated junction field effect transistor and method of manufacturing same | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| US6703647B1 (en) | Triple base bipolar phototransistor | |
| JP2003007840A (ja) | 半導体装置及び半導体装置製造方法 | |
| EP1148554A2 (en) | Heterojunction bipolar transistor and manufacturing method therefor | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JP2002305206A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2007005616A (ja) | 半導体装置及びその製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| JP2001023994A (ja) | 化合物半導体素子およびその製造方法 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH06252351A (ja) | 化合物半導体素子 | |
| JP2005072467A (ja) | 半導体装置およびその製造方法 | |
| JP2000208531A (ja) | ヘテロ接合バイポ―ラトランジスタ | |
| JPH0460340B2 (ja) | ||
| JPS60196976A (ja) | 半導体示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080701 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090925 |