JP2002304858A - ディジタルｖｆｏ装置 - Google Patents

Abstract

(57)【要約】 【課題】 補正特性の異なるＶＦＯ回路を備えること
で、フロッピイディスクドライブ装置からデータを読み
出す際、読み出しエラーがあっても、リトライすること
なしにデータを読み出すことを可能にしたディジタルＶ
ＦＯ装置を提供する。 【解決手段】 複数のＶＦＯ回路（１２、１４）と、複
数の各ＶＦＯ回路（１２、１４）に設けられた補正特性
がそれぞれ異なる同期カウンタ（１２ａ、１４ａ）と、
各ＶＦＯ回路からそれぞれ出力される入力データ（１
１）のピークシフトの状態を示す信号（１１３、１１
４）と、入力データ（１１）のピークシフトの状態を示
す信号（１１３、１１４）に基づき、複数のＶＦＯ回路
（１２、１４）から一つのＶＦＯ回路を選択する調停回
路（１１０）と、調停回路（１１０）が選択したＶＦＯ
回路の同期カウンタのカウンタ値を、他のＶＦＯ回路の
同期カウンタに代入することで、他のＶＦＯ回路の同期
カウンタを補正するための補正指示信号（１６、１７）
とで構成したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルＶＦＯ
装置に係わり、特に、フロッピイディスクドライブ装置
からデータを読み出す際、読み出しエラーがあっても、
リトライすることなしにデータを読み出すことを可能に
したディジタルＶＦＯ装置に関する。

【０００２】

【従来の技術】ＶＦＯ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕ
ｅｎｃｙ Ｏｓｃｉｌｌａｔｏｒ）は、特に、磁気記録
ディスクのデータを再生する時に用いられる。

【０００３】このＶＦＯは、一般的にアナログ回路によ
り実現されている。アナログ回路は、抵抗値や容量値の
あわせ込みを行なわねばならず、設計が困難であり、チ
ップ面積の縮小も難しい。

【０００４】近年、ＶＦＯのディジタル化が要求されて
いる。この要請に応えるために、例えば、特開平３−２
２７１２３号公報に開示されているように、カウンタを
使ったＶＦＯで、ディジタル化することが提案されてい
る。

【０００５】この先行技術文献に開示された構成を、図
１３に示した。

【０００６】図１３において、再生データ（３１）は、
フロッピィ・ディスク駆動装置が出力する信号である。
基準化回路（３２）は、再生データ（３１）から基準ク
ロックにより、基準クロックの１クロック幅の基準デー
タを生成する。カウンタ回路（３３）は、基準クロック
によりカウンタ値を増やすリセット機能付きの２進カウ
ンタで、ＭＳＢは、最上位ビットを示す。Ｄタイプフリ
ップフロップ（３４）は、カウンタ回路（３３）の出力
を２分周して出力クロックを生成する。図１３における
出力クロックが、本発明の図１のＷＩＮＤＯＷパルス
（１１１）に相当する。

【０００７】データの転送レートが５００Ｋｂｐｓで、
図１３の基準クロック（本発明の図２のシステムクロッ
クＣＬＫに相当する）が１２ＭＨｚである場合を例に説
明する。

【０００８】この場合、出力クロックを発生させるカウ
ンタ（３３）の周期を十進数の１２にすると、入力デー
タと出力クロックとの周期が一致する。

【０００９】図１３の回路は、再生データがある毎に再
生データが出力クロックのＨｉｇｈ幅、またはＬｏｗ幅
の中心になるように、カウンタ値に６をセットし、即座
に位相補正を行なう。このため、磁気によって記録され
たデータの特徴であるピークシフトが再生データに含ま
れる場合、誤った補正が行なわれてしまい、データが正
しく再生できないという欠点があった。

【００１０】図１３の構成によるピークシフト対に対す
る誤った補正の例を図１４に示す。図１４の実線で描か
れた出力クロックは誤って補正されたもの、点線で描か
れた出力クロックは、補正を行なわなかった場合の波形
を示す。再生されるべきデータは”１１”であり、これ
らの両ビットが中心より左右に離れるピークシフトを起
こしているものとする。

【００１１】本来、再生データが発生したときに、出力
クロックは、Ｈｉｇｈとなるタイミングで出力しなけれ
ばならない。図１３の構成では、ピークシフトが発生し
た場合、時刻ｔ１０における再生データが出力クロック
Ｈｉｇｈのタイミングから外れてしまっている。

【００１２】また、同公報に記載された他の構成を、図
１５に示した。

【００１３】図１５において、ドライブからの再生デー
タ（９２）は、基準化回路（９１）により、システムク
ロック（９３）の１クロック分の長さを持ったパルス
（９４）に基準化される。パルス（９４）は、位相差検
出回路（９５）で、出力クロック（９９）との位相差が
検出される。出力クロック（９９）は、本発明のＷＩＮ
ＤＯＷパルス（１１１）に相当する。

【００１４】検出された位相差は、周波数差検出回路
（９６）にて、符号付きの値として蓄積される。例え
ば、位相差がマイナスならば、周波数差検出回路（９
６）内で保持される値を−１し、位相差がプラスなら
ば、値を＋１するという操作を行う。

【００１５】周波数差検出回路（９６）の値が一定値に
達すると、周波数差検出回路（９６）は、分周比設定回
路（９７）に対し、分周比のアップ、もしくはダウンの
指示を出す。分周回路（９８）は、分周比設定回路（９
７）の設定値に基づき、出力クロック（９９）を所定の
周期で出力する。これは、デジタルＶＦＯのＷＩＮＤＯ
Ｗパルスを生成するカウンタの最大値（周期）を変更す
ることに相当する。

【００１６】この従来技術では、位相差を基に検出され
た周波数差に基づき、ＷＩＮＤＯＷパルスの周期だけを
変更する。

【００１７】カウンタ値を即座に代入する前記の従来方
式と異なり、個々のビットには反応しないため、ピーク
シフトに対して過補正を起こしてしまうということがな
い。

【００１８】しかし、この方式は、周期の検出手段とし
て、位相差の蓄積を基にしているので、必ずしも周期の
誤差を正しく検出することは出来ない。

【００１９】この構成による、誤った周波数補正の例を
図１６に示した。

【００２０】図１６では、出力クロック（９９）に対
し、入力データ（９４）は、常に中心の右側にあるた
め、位相差検出回路（９５）の出力は常にプラス側とな
り、それを蓄積した周波数差検出回路（９６）は、分周
比設定回路（９７）に対して周期を伸ばすように設定を
行う。

【００２１】しかし、実際は、入力データ（９４）は、
出力クロック（９９）より周期が短く、図では、出力ク
ロック（９９）の右端近くで捕らえられていたものが、
少しずつ中心側に近づきつつある。即ち、この補正は、
誤補正となる。

【００２２】このように、ピークシフトと周波数誤差と
いう２つの問題は、相反する特性を持っており、この２
点のどちらかに有効な補正アルゴリズムはいくつか提案
されているが、その両方に対して有効なものは、提案さ
れていなかった。

【００２３】

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ピークシフトに対
して補正能力を持つＶＦＯ回路と周波数誤差に対して補
正能力を持つＶＦＯ回路とを備えることで、即ち、補正
特性の異なるＶＦＯ回路を備えることで、フロッピイデ
ィスクドライブ装置からデータを読み出す際、読み出し
エラーがあっても、リトライすることなしにデータを読
み出すことを可能にした新規なディジタルＶＦＯ装置を
提供するものである。

【００２４】

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。

【００２５】即ち、本発明に係わるディジタルＶＦＯ装
置の第１態様は、ピークシフトを持った入力データに対
して所定の位相関係を持つウインドウパルスを出力信号
として出力するディジタルＶＦＯ装置であって、複数の
ＶＦＯ回路と、前記複数の各ＶＦＯ回路に設けられた補
正特性がそれぞれ異なる同期カウンタと、前記各ＶＦＯ
回路からそれぞれ出力される前記入力データのピークシ
フトの状態を示す信号と、前記入力データのピークシフ
トの状態を示す信号に基づき、前記複数のＶＦＯ回路か
ら一つのＶＦＯ回路を選択する調停回路と、前記調停回
路が選択したＶＦＯ回路の同期カウンタのカウンタ値
を、他のＶＦＯ回路の同期カウンタに代入することで、
他のＶＦＯ回路の同期カウンタを補正するための補正指
示信号と、で構成したことを特徴とするものであり、
叉、第２態様は、前記調停回路は、入力した第２の入力
データの直前に入力した第１の入力データのピークシフ
トの状態を示す信号を保持する各ＶＦＯ回路毎に設けら
れたデータ保持回路と、前記第２の入力データのピーク
シフトの状態を示す信号と前記データ保持手段に保持さ
れているデータとに基づき、前記第２の入力データのピ
ークシフトが予め決められた論理であるか否かを検出
し、予め決められた論理でない状態を検出したとき、当
該ＶＦＯ回路の同期カウンタのカウンタ値を補正するた
めの前記補正指示信号を出力する各ＶＦＯ回路毎に設け
られた検出回路と、前記検出回路の検出結果に基づき、
複数のＶＦＯ回路からいずれかのＶＦＯ回路を選択し、
選択したＶＦＯ回路のウインドウパルスを出力信号とし
て出力するするウインドウパルス選択回路と、で構成し
たことを特徴とするものであり、叉、第３態様は、前記
調停回路は、入力した第２の入力データの直前に入力し
た第１の入力データのピークシフトの状態を示す信号を
保持する各ＶＦＯ回路毎に設けられた第１のデータ保持
回路と、前記第１のデータ保持回路に保持されているデ
ータの直前の入力データのピークシフトの状態を示す信
号を更に保持する各ＶＦＯ回路毎に設けられた第２のデ
ータ保持回路と、前記第２の入力データのピークシフト
の状態を示す信号と前記第１及び第２のデータ保持手段
に保持されているデータとに基づき、前記第２の入力デ
ータのピークシフトが予め決められた論理であるか否か
を検出し、予め決められた論理でない状態を検出したと
き、当該ＶＦＯ回路の同期カウンタのカウンタ値を補正
するための前記補正指示信号を出力する各ＶＦＯ回路毎
に設けられた検出回路と、前記検出回路の検出結果に基
づき、複数のＶＦＯ回路からいずれかのＶＦＯ回路を選
択し、選択したＶＦＯ回路のウインドウパルスを出力信
号として出力するするウインドウパルス選択回路と、で
構成したことを特徴とするものであり、叉、第４態様
は、前記複数のＶＦＯ回路のうち、いずれかのＶＦＯ回
路が優先権を有し、前記検出回路が検出結果を出力しな
いとき、前記優先権を有するＶＦＯ回路から出力される
ウインドウパルスが出力信号として出力されることを特
徴とするものであり、叉、第５態様は、前記入力データ
のピークシフトの状態を示す信号は、少なくとも、クロ
ック信号が右シフトした状態を示すビットと、クロック
信号が左シフトした状態を示すビットと、データ信号が
右シフトした状態を示すビットと、データ信号が左シフ
トした状態を示すビットとを含む信号であることを特徴
とするものであり、叉、第６態様は、前記入力データ
は、当該装置から当該装置の１システムクロック分遅延
して出力され、ウインドウパルスも１システムクロック
分遅延して出力されることを特徴とするものである。

【００２６】

【発明の実施の形態】本発明に係わるディジタルＶＦＯ
装置は、シリアルデータ再生の際のデジタルＶＦＯによ
るデータ復号において、異なった特性を持つ複数のデジ
タルＶＦＯを同時に用い、即ち、ピークシフトに対して
補正能力を持つＶＦＯ回路と周波数誤差に対して補正能
力を持つＶＦＯ回路とを設け、ピークシフト発生の法則
性を利用して、復号と同時に各ＶＦＯの正誤判定を行
い、正しいＶＦＯの復号結果のみをフロッピーディスク
コントローラに与ると共に、誤ったＶＦＯには、正しい
ＶＦＯの状態値をロードすることにより、正しい状態に
復帰させるように構成したことを特徴としている。

【００２７】図１に、ＶＦＯを２個用いた場合の本発明
の構成を示す。

【００２８】ディスクドライブ（１０）からのシリアル
データ（１１）は、２つのデジタルＶＦＯ（１２）及び
（１４）に入力される。ＶＦＯ（１２）及び（１４）
は、それぞれのアルゴリズムに従って、ＷＩＮＤＯＷパ
ルス（１３）及び（１５）を生成する。

【００２９】ディスクドライブ（１０）からのシリアル
データ（１１）が発生した時に、ＷＩＮＤＯＷパルス
（１３）と（１５）のカウンタ値が異なる場合、調停回
路（１１０）がＷＩＮＤＯＷパルス（１３）と（１５）
の正誤判定を行い、正しいと考えられる方のＷＩＮＤＯ
Ｗパルスを、最終結果（１１１）としてフロッピィディ
スクコントローラ（１１２）に出力する。

【００３０】この時、誤っていると考えられるＶＦＯに
対しては、正しい補正をしていると考えられるＶＦＯの
カウンタ値を代入し、誤ったＶＦＯのカウンタのカウン
タ値を正常な値に復帰させる。ＶＦＯ（１２）、（１
４）は、それぞれ、調停回路（１１０）から出力される
状態値ロード信号（１７）、（１６）によって、正しい
方のＶＦＯの状態値をロードする。

【００３１】このように、本発明では、複数のＶＦＯの
調停を行い、位相の正しいデータとＷＩＮＤＯＷパルス
とをコントローラ側に渡しつつ、誤った状態に陥ったＶ
ＦＯを正常な状態に復帰させることにより、常に最適な
ＷＩＮＤＯＷパルスを、フロッピィディスクコントロー
ラ（１１２）に出力することが可能となる。

【００３２】

【実施例】以下に、本発明に係わるディジタルＶＦＯ装
置の具体例を図面を参照しながら詳細に説明する。 （第１の具体例）図１乃至図８は、第１の具体例を示す
図であり、これらの図には、ピークシフトを持った入力
データ（１１）に対して所定の位相関係を持つウインド
ウパルスを出力信号として出力するディジタルＶＦＯ装
置であって、複数のＶＦＯ回路（１２、１４）と、前記
複数の各ＶＦＯ回路（１２、１４）に設けられた補正特
性がそれぞれ異なる同期カウンタ（１２ａ、１４ａ）
と、前記各ＶＦＯ回路からそれぞれ出力される前記入力
データ（１１）のピークシフトの状態を示す信号（１１
３、１１４）と、前記入力データ（１１）のピークシフ
トの状態を示す信号（１１３、１１４）に基づき、前記
複数のＶＦＯ回路（１２、１４）から一つのＶＦＯ回路
を選択する調停回路（１１０）と、前記調停回路（１１
０）が選択したＶＦＯ回路の同期カウンタのカウンタ値
を、他のＶＦＯ回路の同期カウンタに代入することで、
他のＶＦＯ回路の同期カウンタを補正するための補正指
示信号（１６、１７）と、で構成したことを特徴とする
ディジタルＶＦＯ装置が示され、又、前記調停回路（１
１０）は、入力した第２の入力データ（１１）の直前に
入力した第１の入力データのピークシフトの状態を示す
信号（ＳＴＡＯＬＤ）を保持する各ＶＦＯ回路毎に設け
られたデータ保持回路（２６）と、前記第２の入力デー
タ（１１）のピークシフトの状態を示す信号（ＳＴＡ）
と前記データ保持手段（２６）に保持されているデータ
とに基づき、前記第２の入力データ（１１）のピークシ
フトが予め決められた論理であるか否かを検出し、予め
決められた論理でない状態を検出したとき、当該ＶＦＯ
回路（１２）の同期カウンタ（１２ａ）のカウンタ値を
補正するための前記補正指示信号（１７）を出力する各
ＶＦＯ回路毎に設けられた検出回路（２７、２３）と、
前記検出回路の検出結果に基づき、複数のＶＦＯ回路か
らいずれかのＶＦＯ回路を選択し、選択したＶＦＯ回路
（１４）のウインドウパルスを出力信号として出力する
するウインドウパルス選択回路（２２０、２２１、２
２）と、で構成したことを特徴とするディジタルＶＦＯ
装置が示されている。

【００３３】図１を参照すると、本発明の一実施例とし
てのシステム構成図が示されている。本システム構成図
は、フロッピィディスクドライブ（１０）、ドライブよ
りのシリアルデータ（１１）、第一のＶＦＯ（１２）、
ＶＦＯ（１２）がシリアルデータ（１１）に対して生成
するＷＩＮＤＯＷパルス（１３）、第二のＶＦＯ（１
４）、ＶＦＯ（１４）がシリアルデータ（１１）に対し
て生成するＷＩＮＤＯＷパルス（１５）、ＶＦＯ（１
２）がＶＦＯ（１４）の状態値をロードする信号（１
７）、ＶＦＯ（１４）がＶＦＯ（１２）の状態値をロー
ドする信号（１６）、ＶＦＯ（１２）の状態値（１
８）、ＶＦＯ（１４）の状態値（１９）、調停回路（１
１０）、調停回路によって選択されたＷＩＮＤＯＷパル
ス（１１１）、フロッピィディスクコントローラ（１１
２）を有する。ここで、ＶＦＯ（１２）及びＶＦＯ（１
４）の状態値（１８）、（１９）とは、デジタルＶＦＯ
は、ＷＩＮＤＯＷパルスを同期カウンタの値を基に作成
しているので、そのカウンタ値になる。ＶＦＯ（１
２）、ＶＦＯ（１４）は異なる補正アルゴリズムをもつ
デジタルＶＦＯで、そのカウンタに同期しているクロッ
ク、及びカウンタの周期は同じである必要がある。ま
た、各ＶＦＯは、データ（１１）を受け取った際、ＷＩ
ＮＤＯＷパルスとの位相関係から、そのビットがピーク
シフトを含むビットであるかどうかを判断し、ビットの
ピークシフト状態を表わす信号（１１３）、（１１４）
を調停回路（１１０）にわたす。

【００３４】ディスクドライブ（１０）からの信号（１
１）は、ＶＦＯ（１２）及び（１４）に供給される。Ｖ
ＦＯ（１２）及びＶＦＯ（１４）は、この入力データ
（１１）に対し、それぞれのアルゴリズムで位相、周期
補正を行い、ＷＩＮＤＯＷパルス（１３）及び（１５）
を発生する。

【００３５】この処理データに対し、本発明に従って設
けられた調停回路（１１０）は、入力データ（１１）に
対するＷＩＮＤＯＷ（１３）及び（１５）の結果が異な
る時、この調停を行い、正しいと思われる結果の方を最
終結果（１１１）として、フロッピィディスクコントロ
ーラ（１１２）に供給する。

【００３６】また、この時、状態が誤っている方のＶＦ
Ｏには、正しい状態であると考えられる方のＶＦＯの値
をロードさせる。

【００３７】調停回路（１１０）は、ＷＩＮＤＯＷパル
スの調停を行う際、同時に、状態ロード信号（１６）又
は（１７）を生成する。

【００３８】図１の例では、ＶＦＯ（１２）がＶＦＯ
（１４）の値をロードする合図となる信号をロード信号
（１７）、ＶＦＯ（１４）がＶＦＯ（１２）の値をロー
ドする合図となる信号をロード信号（１６）とする。即
ち、ロード信号（１７）がアクティブになったとき、Ｖ
ＦＯ（１２）はＶＦＯ（１４）の状態値（１９）をロー
ドし、ロード信号（１６）がアクティブになった時に
は、ＶＦＯ（１４）がＶＦＯ（１２）の状態値（１８）
をロードする。

【００３９】図２（ａ）に、図１の調停回路（１１０）
の詳細なブロック図の一構成例を、図２（ｂ）に、カウ
ンタのブロック図を示した。

【００４０】図２において、多ビットフリップフロップ
（２６）及び（２１１）は、ドライブからのデータ（１
１）がアクティブになった時に、信号（１１３）、（１
１４）をそれぞれ保持するレジスタである。ここで、
（１１３）、（１１４）は、ＶＦＯ（１２）及び（１
４）から入力されるデータがピークシフトを含むかどう
か、ピークシフトを含む場合それはどちら方向へのもの
か、などを表わす多ビット信号である。

【００４１】デコーダ（２７）及び（２１２）は、信号
（１１３）、（１１４）のそれぞれ２回分の値より、ピ
ークシフト発生の法則から外れた場合に出力信号（２１
３）、（２１４）をそれぞれアクティブにする。

【００４２】信号（１１３）及び（１１４）が確定する
のは、ＤＡＴＡ（１１）を受けた後であるので、図２の
構成例では、ＤＡＴＡ（１１）を１クロック遅らせた信
号（１１５）のタイミングで、ＷＩＮＤＯＷの調停を行
う。タイミング調整のため、ＷＩＮＤＯＷ（１３）及び
（１５）をそれぞれ１クロック遅らせた信号（２１
５）、（２１６）を用いる。

【００４３】信号（１１５）が発生した時に、２つのＷ
ＩＮＤＯＷパルス（２１５）、（２１６）の値が不一致
を起こしており、信号（２１３）がアクティブ、且つ
（２１４）がインアクティブの時、ＡＮＤゲート（２
３）により、信号（１７）がアクティブになる。信号
（１７）はフリップフロップ（２２０）及びＯＲゲート
（２２１）によって、２クロック分の長さの信号（２２
２）になり、信号（２２２）に基づきセレクタ（２２）
が選択したＷＩＮＤＯＷパルス（２１６）が、コントロ
ーラに渡される。最終結果（１１１）には、ＶＦＯ（１
４）の値（２１６）が出力される。

【００４４】この時、信号（１７）はＶＦＯ（１２）に
出力され、ＶＦＯ（１２）がＶＦＯ（１４）の状態値
（カウンタ値）（１９）をロードするためのロード信号
となる。

【００４５】同様に、信号（１６）がアクティブになっ
た時には、ＶＦＯ（１４）がＶＦＯ（１２）の値（１
８）をロードする。

【００４６】図２は、ＶＦＯの出力としてＶＦＯ（１
２）を優先させた場合の例であり、ＷＩＮＤＯＷパルス
の値が一致している時、ＶＦＯ（１２）、ＶＦＯ（１
４）ともにピークシフト発生の法則から外れている時、
あるいは両方ともにピークシフト発生の法則から外れて
はいないが結果が不一致の時には、ＷＩＮＤＯＷ（２１
５）の方がコントローラに渡される構成になっている。

【００４７】図３には、デコーダ（２７）、（２１２）
に用いられるデコーダの論理の一例を示す。

【００４８】図３に示す通り、ピークシフト状態を表わ
すＶＦＯ（１２）の信号（１１３）、ＶＦＯ（１４）の
信号（１１４）（これの信号をＳＴＡ（３:０）ともい
う）は、右シフトクロックビットを表わす信号ＲＣと、
右シフトデータビットを表わす信号ＲＤと、左シフトク
ロックビットを表わす信号ＬＣと、左シフトデータビッ
トを表わす信号ＬＤとから構成している。

【００４９】デジタルＶＦＯは、カウンタの値を基にＷ
ＩＮＤＯＷパルスを作るので、入力データ（１１）が入
力された時のカウンタの値があらかじめ定めた基準値よ
り小さければ左ピークシフト、基準値より大きければ右
ピークシフトと判断できるから、ＲＣ、ＲＤ、ＬＣ、Ｌ
Ｄが生成され、又、ＷＩＮＤＯＷパルスの値が「１」な
らばデータビット、「０」ならばクロックビットと判断
できる。

【００５０】上記した例の場合、「同じ方向のピークシ
フトは二回続かない」「左ピークシフトの次に、それと
違う種類のビットは続かない」という考えに基づいてお
り、データ発生時の２回分のＳＴＡ（３:０）の値、即
ち、図２中のＶＦＯ（１２）のピークシフトの状態を表
わす信号（１１３）と１クロック前のピークシフト状態
を表わす信号（２５）との組み合わせ、あるいは、ＶＦ
Ｏ（１４）のピークシフトの状態を表わす信号（１１
４）と１クロック前のピークシフト状態を表わす信号
（２１０）との組み合わせが、上記に示したピークシフ
ト発生の法則に反した時、ピークシフトの現われ方に矛
盾があることを示す信号（１７）又は（１６）がそれぞ
れアクティブになる。

【００５１】図７には、本発明の構成によるフロッピィ
ディスクのセクタリードの処理の流れを示すフローチャ
ートを示す。

【００５２】システムがあるセクタのデータをリードす
る際、まず所望セクタのアドレスをサーチする（１１０
１）。

【００５３】各セクタのアドレス部を順次読みとり、読
みとったアドレス部の値が、所望するセクタ番号と一致
した場合、アドレスを発見したことになり（１１０
２）、次にデータ部のリードに移る（１１０３）。

【００５４】データ部のリード中、本発明の構成にる複
数搭載したＶＦＯの値が異なる時、分岐（１１０４）に
より、処理（１１０５）が行われる。ここで、すでに図
１及び図２を用いて説明したとおり、正しい値を返して
いると判断されたＶＦＯの値を選択し、誤った値を返し
たと判断されたＶＦＯには、正しいと判断されたＶＦＯ
の内部状態値を代入する。

【００５５】以上の処理を重ね、規定バイト数のリード
が終了すると、分岐（１１０６）でＣＲＣ領域のリード
処理（１１０７）に移る。

【００５６】セクタの最後に記されているＣＲＣの値
と、フロッピー（登録商標）ディスクコントローラが計
算したＣＲＣの値が一致する事を確認し、セクタのリー
ドが終了する（１１１０）。

【００５７】次に、本具体例の動作について説明する。

【００５８】図１及び図２の各構成において、読み出し
データ（１１）の転送レートは５００Ｋｂｐｓで、ＶＦ
Ｏの動作クロックが１２ＭＨｚである場合、図１のＶＦ
Ｏ（１２）及び（１４）が１２進のカウンタとして動作
し、カウンタが一周するごとにＷＩＮＤＯＷパルス（１
３）及び（１５）が反転するように構成すると、データ
転送レートとＷＩＮＤＯＷパルスとの周期が一致する。

【００５９】ＶＦＯ（１２）、（１４）のカウンタが５
の時に入力データ（１１）が発生するのが、ピークシフ
ト、及び転送レートの誤差がない場合の理想的な位相関
係となる。

【００６０】デコーダ（２７）、及びデコーダ（２１
２）は、図３の表に従ってそれぞれ信号（２１３）、
（２１４）を発生させるものとする。

【００６１】また、ＶＦＯ（１２）、（１４）は、ピー
クシフト発生状況を示す信号（１１３）、（１１４）を
それぞれ調停回路（１１０）に渡す。

【００６２】信号（１１３）、（１１４）は、シリアル
データ（１１）が発生した時のＶＦＯのカウンタ値によ
って、図４の図表に従って生成されるものとする。

【００６３】以下、図５のタイミング図に従って、ＶＦ
Ｏ（１２）とＶＦＯ（１４）が不一致を起こした時の調
停例を説明する。

【００６４】これは、図７のフローチャートにおいて、
分岐（１１０４）が、「ＹＥＳ」となったときの処理
（１１０５）に相当する。

【００６５】図５の範囲において、入力データされるビ
ット列は"１１００"であり、ドライブからの入力データ
（１１）は、時刻ｔ１、ｔ２でデータビット、時刻ｔ３
でクロックビットを発生する。時刻ｔ４は、時刻ｔ３の
１システムクロック後の時間とする。ＭＦＭ変調方式に
おけるピークシフト発生の法則により、時刻ｔ２のデー
タビットは右に、時刻ｔ３のクロックビットは左にピー
クシフトしている。時刻ｔ１のデータビットは、ピーク
シフトしていないものとする。また、転送レートの誤差
はないものとする。

【００６６】時刻ｔ１のデータビットに対し、ＶＦＯ
（１２）、（１４）ともに理想的な位相関係にあったと
する。即ち、時刻ｔ１でデータビットが発生した時、Ｖ
ＦＯ（１２）、（１４）のカウンタ値はともに「５」で
あり、１クロック後に「６」になる位相関係にあるもの
とする。このとき、図４の表に基づき、ＳＴＡ（３:
０）＝"００００"となる。

【００６７】次に、時刻ｔ２で発生したデータビットは
右にピークシフトしており、このビットが立った時、両
ＶＦＯのカウンタ値はそれぞれ「９」であったとする。
ここで、ＶＦＯ（１２）と（１４）は異なる補正アルゴ
リズムを持ったＶＦＯであり、ＶＦＯ（１２）はここで
補正を行わず、次のクロックでカウンタ値を「Ａ」に、
ＶＦＯ（１４）は、この入力データをＷＩＮＤＯＷの中
心で受けたように補正し、次のクロックでカウンタ値
「６」を代入するものとする。図４の表に基づき、これ
は右ピークシフトと判定されるので、（１１３）、（１
１４）の値はともに"０１００"となる。

【００６８】次に、時刻ｔ３で、左にピークシフトした
クロックビットが発生した時、ＶＦＯ（１２）は時刻ｔ
２で位相補正を行っていないので、入力データ（１１）
に対して正しい位相関係のＷＩＮＤＯＷパルス（１３）
を生成することができている。一方、ＶＦＯ（１４）
は、時刻ｔ２でのピークシフトに対して過補正を行って
いるため、左にピークシフトしたクロックビットを、右
にピークシフトしたデータビットであるかのように捕ら
えてしまう。即ち、状態値（２１０）は先ほどの（１１
４）の値をロードし"０１００"に、（１１４）は図４の
表に従ってやはり"１０００"となる。つまり、右方向に
ピークシフトしたデータビットが２回続いたという判断
になる。

【００６９】調停は、入力データ（１１）の１クロック
後に行われ、図３の表に従い、ＶＦＯ（１４）の動作が
おかしいと判断され、信号（１６）がアクティブにな
る。この信号のタイミングでＶＦＯ（１４）のカウンタ
値にＶＦＯ（１２）のカウンタ値及びＷＩＮＤＯＷパル
スの値が代入され、ＶＦＯ（１４）が正しい状態に復帰
することとなる。

【００７０】なお、この図５では、優先度の低いＶＦＯ
（１４）の方が誤った場合について説明したが、ＶＦＯ
（１２）が誤ったと判定された場合は、図５の信号（１
６）の代わりに信号（１７）がアクティブになる。信号
（１７）がアクティブになるのは１クロック分だけであ
るが、これをフリップフロップ（２２０）及びＯＲゲー
ト（２２１）で２クロック分に伸ばした信号（２２２）
により、ＶＦＯ（１４）のＷＩＮＤＯＷパルス（１５）
を１クロック分遅らせた信号（２１６）がコントローラ
側に渡される。また、信号（１７）がアクティブになっ
た時、ＶＦＯ（１２）はＶＦＯ（１４）の状態値（１
９）をロードする。正しいと判断されたＶＦＯ（１４）
のＷＩＮＤＯＷパルスは２クロック時間だけ、コントロ
ーラに渡すＷＩＮＤＯＷパルス（１１１）として選択さ
れるが、２クロック時間後に、ＷＩＮＤＯＷパルス（１
１１）には、再びＶＦＯ（１２）のＷＩＮＤＯＷパルス
（１３）を１クロック遅らせた信号（２１５）が選択さ
れる。ＷＩＮＤＯＷパルス（２１６）が選択されている
２クロック時間の間に、ＶＦＯ（１２）は状態値のロー
ドを行い、その１クロック遅れの信号（２１５）にも反
映されるので、コントローラに渡されるＷＩＮＤＯＷパ
ルスには途切れなく、正しい位相関係のものが選択され
る。

【００７１】この部分のタイミング図を図６に示す。

【００７２】時刻ｔ６でＶＦＯ（１２）の方が誤ってい
ると判定され、信号（１７）が立ち上がる。同時に、信
号（２２２）によって、ＷＩＮＤＯＷ（１１１）には、
ＶＦＯ（１４）の生成するＷＩＮＤＯＷ（１５）の１ク
ロック遅れの信号（２１６）が選択される。

【００７３】信号（１７）を受けて、時刻ｔ７のタイミ
ングでＶＦＯ（１２）は、ＶＦＯ（１４）の状態値（１
９）をロードするが、信号（２２２）は依然としてアク
ティブであるため、ＷＩＮＤＯＷ（１１１）にはまだＷ
ＩＮＤＯＷ（２１６）が出力される。時刻ｔ８で信号
（２２２）がインアクティブになり、ＷＩＮＤＯＷ（１
１１）には（２１５）が選択されることになるが、この
１クロック前にＶＦＯ（１２）とＶＦＯ（１４）の状態
は同じになっているため、１クロック遅れの信号（２１
５）においても時刻ｔ８で（２１５）＝（２１６）にな
っており、コントローラに渡される信号（１１１）には
正しい状態のＷＩＮＤＯＷパルスが途切れなく渡される
ことになる。

【００７４】この構成の場合、コントローラに渡される
ＷＩＮＤＯＷパルスは、調停回路を通る前に生成された
ＷＩＮＤＯＷパルスの１クロック遅れになるため、タイ
ミング調整のため、コントローラに渡すデータパルス
（１１５）も、ドライブの再生信号（１１）の１クロッ
ク遅れの信号を用いる。 （第２の具体例）図９は、第２の具体例の構成を示す図
である。

【００７５】上記第１の具体例では、ＶＦＯを２個用い
る場合について説明した。これを２個に限らず、任意の
数ｎ個のＶＦＯについて同様の構成を取ることも可能で
ある。各ＶＦＯに優先度を定め、優先度の高いＶＦＯが
誤ったと判定され、且つ、より優先度の低いＶＦＯが誤
っていないと判断された時、そのＶＦＯの生成するＷＩ
ＮＤＯＷパルスをコントローラに渡し、その状態値を各
ＶＦＯにロードするように構成する。 （第３の具体例）図１０は、第３の具体例の構成を示す
図である。

【００７６】第１の具体例では、ピークシフトの状態を
示す信号を、右ピークシフトしたクロックビットＲＣ、
右ピークシフトしたデータビットＲＤ、左ピークシフト
したクロックビットＬＣ、左ピークシフトしたデータビ
ットＬＤとで構成したが、各ビットが全て０である時、
ピークシフトがないビットを表現するように構成する。
即ち、ＳＴＡ（５:０）を拡張し、ピークシフトがない
クロックビットＣ、ピークシフトがないデータビットＤ
を表現できるようにする。

【００７７】これにより、従来の「同じ方向のピークシ
フトが２回続くことはない」「左ピークシフトしたクロ
ック（データ）ビットの次に右ピークシフトしたデータ
（クロック）ビットが現れることはない」という従来の
誤り判定アルゴリズムに加え、「ピークシフト無しのデ
ータ（クロック）ビットの次に、右にピークシフトした
クロック（データ）ビットが現れることはない」という
考えを付け加えることが出来る。図１０には、このＳＴ
Ａ（５:０）によるデコーダの論理の一例の一部分を示
す。これは、図３のデコーダに相当するものである。

【００７８】図３のデコーダでは、ピークシフトが発生
しなかったときにはＳＴＡ（３:０）＝"００００"とな
り、次に発生したビットの状態がどのようであっても誤
りとは判定されなかったが、ＳＴＡを６ビットに拡張す
ると、ピークシフトなしでもＳＴＡ（５:０）＝"０００
００１"またはＳＴＡ（５:０）＝"００００１０"とな
り、図１３のデコーダのように、次のビットの状態によ
っては誤りと判定できる。 （第４の具体例）図１１、１２は、第４の具体例を示す
図である。

【００７９】第１の具体例では、ＶＦＯの発生するピー
クシフトの状況を表わす信号値ＳＴＡ（３:０）の２回
分の値を基に各ＶＦＯの正誤判定を行うように構成した
が、この第４の具体例では、更に、ＳＴＡの２回以上の
履歴を基に正誤判定を行う構成するものである。

【００８０】これにより、「ピークシフトなしのデータ
（クロック）ビットが２回以上続いた後に、右にピーク
シフトしたクロック（データ）ビットが発生するのはお
かしい」という判定基準を増やすことが可能となる。

【００８１】第４の具体例の構成例を図１４に示した。
点線で囲った部分が、図２と異なる部分である。図２で
は、シリアルデータ（１１）が発生したときに、ピーク
シフト発生状況を示す信号（１１３）、（１１４）を２
回分保持する構成になっていたが、図１４では、シフト
レジスタを用い、２回分以上の値を保持し、デコーダに
渡している。

【００８２】デコーダ（１４０７）、（１４０８）の論
理の一例を、図１５に示す。ＳＴＡ（５:０）の３回分
の値をデコードする例になる。

【００８３】２回分しか保持しなかった図１３では、ピ
ークシフトが発生しなかったときは、矛盾を示す組み合
わせは一通りしかなかった。図１５のデコーダでは、同
じ種類のピークシフト無しビットが２回続いた後には、
同じ種類でまたピークシフト無しのビットが発生する
か、あるいは右にピークシフトしたビットしか発生しな
い、と判断することができる。

【００８４】このように、この具体例の調停回路は、入
力した第２の入力データの直前に入力した第１の入力デ
ータのピークシフトの状態を示す信号を保持する各ＶＦ
Ｏ回路毎に設けられた第１のデータ保持回路と、前記第
１のデータ保持回路に保持されているデータの直前の入
力データのピークシフトの状態を示す信号を更に保持す
る各ＶＦＯ回路毎に設けられた第２のデータ保持回路
と、前記入力した第２の入力データのピークシフトの状
態を示す信号と前記第１及び第２のデータ保持手段に保
持されているデータとに基づき、前記第２の入力データ
のピークシフトが予め決められた論理であるか否かを検
出し、予め決められた論理でない状態を検出したとき、
当該ＶＦＯ回路の同期カウンタのカウンタ値を補正する
ための前記補正指示信号を出力する各ＶＦＯ回路毎に設
けられた検出回路と、前記検出回路の検出結果に基づ
き、複数のＶＦＯ回路からいずれかのＶＦＯ回路を選択
し、選択したＶＦＯ回路のウインドウパルスを出力信号
として出力するするウインドウパルス選択回路と、で構
成したことを特徴とするものである。

【００８５】

【発明の効果】本発明に係わるディジタルＶＦＯ装置
は、上述のように構成したので、特性の異なる２個のＶ
ＦＯのそれぞれの利点を生かしたＭＦＭの復号ができ
る。

【００８６】図８に、従来の構成による処理フローを示
した。

【００８７】図８に示す従来の構成の場合、コントロー
ラが、フォーマット中のＣＲＣ領域で読み取った値と自
身が計算した値との比較を行い、そこで初めて復号の誤
りの有無を知ることが出来るが、本構成では、どちらか
のＶＦＯが誤りを起こした際、その時即座に正しい補正
をしているＶＦＯを選択し、そのＶＦＯが生成したＷＩ
ＮＤＯＷパルスをフロッピーディスクコントローラ側に
渡すため、ＣＲＣ領域まで判断してからセクタの再読み
込みを行う従来の構成と比較して、リトライにかける時
間が大幅に短縮できる。

【００８８】具体的には、エラーを起こしたセクタにも
う一度たどり着くには、最低ディスク一回転分の時間が
必要となるので、通常の３６０ｒｐｍのディスクドライ
ブを使用した場合、 １６７[ｍｓｅｃ] × （リトライ数） だけのリトライ時間を必要とする。

【００８９】本発明の構成によれば、どちらかのＶＦＯ
がそのセクタを読み取る能力を備えていれば、リトライ
無しで当該セクタのリードが可能となり、上記のリトラ
イ時間をなくすことが出来る。

【００９０】なお、本発明中の調停回路による誤り判定
には、ピークシフト発生の法則性を利用している。ピー
クシフトが発生するデータ列は、特開平５−３０３７０
６号公報などで公知である。例えば、Ａ、Ｂ二つの特性
の異なるＶＦＯを搭載し、これらを切り替えて使う場
合、あるセクタ中にＡ、Ｂがそれぞれ苦手とするデータ
特性ａ、ｂが両方含まれていた場合、そのセクタはＡで
もＢでも読み取ることは出来ず、最終的に読み取れない
セクタということになる。

【００９１】本発明によれば、いずれかのＶＦＯが誤り
をおかした場合に、正しいＶＦＯの状態値を代入するた
め、セクタ中のａの部分ではＶＦＯ（Ｂ）でリードし、
誤りをおかしたＶＦＯ（Ａ）には、Ｂの状態値を代入し
て正しい状態に復帰させる。従って、次に、データｂが
現れた時は、正しい状態に復帰しているＶＦＯ（Ａ）
が、正しくリードすることにより、従来のシステムでＶ
ＦＯを切り替えてリトライしても読み取れなかったセク
タを読み取れるようになることが可能になる。

【図面の簡単な説明】

【図１】本発明の構成を示す図である。

【図２】（ａ）は、第１の具体例の調停回路の構成を示
すブロック図、（ｂ）は、カウンタのブロック図であ
る。

【図３】デコーダの論理の一例を説明する図である。

【図４】データとクロックとのピークシフトの状態を示
す信号の構成の一例を示す図である。

【図５】動作タイミングを示す図である。

【図６】出力タイミングを示す図である。

【図７】本発明の動作を説明するフローチャートであ
る。

【図８】従来技術による動作を説明するフローチャート
である。

【図９】第２の具体例の調停回路の構成を示すブロック
図である。

【図１０】本発明の第３の具体例を示し、データとクロ
ックとのピークシフトの状態を示す信号を、６ビットに
拡張した場合のデコーダの論理の一例を示す図である。

【図１１】第４の具体例の調停回路の構成を示すブロッ
ク図である。

【図１２】本発明の第４の具体例のデコーダの論理の一
例を示す図である。

【図１３】特開平３−２２５１２３号公報に示される従
来例の図である。

【図１４】図１３の構成によるＶＦＯの誤った位相補正
の例を示す図である。

【図１５】特開平３−２２７１２３号公報に示される従
来例の図である。

【図１６】図１５の構成によるＶＦＯの誤った周期補正
の例を示す図である。

【符号の説明】

１０ フロッピーディスクドライブ １１ 入力信号 １２、１４ ＶＦＯ回路 １２ａ、１４ａ 同期カウンタ １３、１５、１１１ ＷＩＮＤＯＷパルス １１３、１１４ 入力データのピークシフトの状態を示
す信号 １６、１７ 状態値ロード信号 １８、１９ 状態値 １１０ 調停回路 １１２ フロッピーディスクコントローラ １１５ シリアルデータ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D044 AB01 BC01 CC05 GL02 GM16 GM18 GM24 5J106 AA03 AA05 BB03 CC24 DD19 DD23 GG14 HH01 KK38 RR20 5K047 AA06 AA11 GG09 MM28 MM56 MM60 MM63

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ピークシフトを持った入力データに対し
   て所定の位相関係を持つウインドウパルスを出力信号と
   して出力するディジタルＶＦＯ装置であって、 複数のＶＦＯ回路と、 前記複数の各ＶＦＯ回路に設けられた補正特性がそれぞ
   れ異なる同期カウンタと、 前記各ＶＦＯ回路からそれぞれ出力される前記入力デー
   タのピークシフトの状態を示す信号と、 前記入力データのピークシフトの状態を示す信号に基づ
   き、前記複数のＶＦＯ回路から一つのＶＦＯ回路を選択
   する調停回路と、 前記調停回路が選択したＶＦＯ回路の同期カウンタのカ
   ウンタ値を、他のＶＦＯ回路の同期カウンタに代入する
   ことで、他のＶＦＯ回路の同期カウンタを補正するため
   の補正指示信号と、 で構成したことを特徴とするディジタルＶＦＯ装置。
2. 【請求項２】 前記調停回路は、 入力した第２の入力データの直前に入力した第１の入力
   データのピークシフトの状態を示す信号を保持する各Ｖ
   ＦＯ回路毎に設けられたデータ保持回路と、 前記第２の入力データのピークシフトの状態を示す信号
   と前記データ保持手段に保持されているデータとに基づ
   き、前記第２の入力データのピークシフトが予め決めら
   れた論理であるか否かを検出し、予め決められた論理で
   ない状態を検出したとき、当該ＶＦＯ回路の同期カウン
   タのカウンタ値を補正するための前記補正指示信号を出
   力する各ＶＦＯ回路毎に設けられた検出回路と、 前記検出回路の検出結果に基づき、複数のＶＦＯ回路か
   らいずれかのＶＦＯ回路を選択し、選択したＶＦＯ回路
   のウインドウパルスを出力信号として出力するするウイ
   ンドウパルス選択回路と、 で構成したことを特徴とする請求項１記載のディジタル
   ＶＦＯ装置。
3. 【請求項３】 前記調停回路は、 入力した第２の入力データの直前に入力した第１の入力
   データのピークシフトの状態を示す信号を保持する各Ｖ
   ＦＯ回路毎に設けられた第１のデータ保持回路と、 前記第１のデータ保持回路に保持されているデータの直
   前の入力データのピークシフトの状態を示す信号を更に
   保持する各ＶＦＯ回路毎に設けられた第２のデータ保持
   回路と、 前記第２の入力データのピークシフトの状態を示す信号
   と前記第１及び第２のデータ保持手段に保持されている
   データとに基づき、前記第２の入力データのピークシフ
   トが予め決められた論理であるか否かを検出し、予め決
   められた論理でない状態を検出したとき、当該ＶＦＯ回
   路の同期カウンタのカウンタ値を補正するための前記補
   正指示信号を出力する各ＶＦＯ回路毎に設けられた検出
   回路と、 前記検出回路の検出結果に基づき、複数のＶＦＯ回路か
   らいずれかのＶＦＯ回路を選択し、選択したＶＦＯ回路
   のウインドウパルスを出力信号として出力するするウイ
   ンドウパルス選択回路と、 で構成したことを特徴とする請求項１記載のディジタル
   ＶＦＯ装置。
4. 【請求項４】 前記複数のＶＦＯ回路のうち、いずれか
   のＶＦＯ回路が優先権を有し、前記検出回路が検出結果
   を出力しないとき、前記優先権を有するＶＦＯ回路から
   出力されるウインドウパルスが出力信号として出力され
   ることを特徴とする請求項２又は３記載のディジタルＶ
   ＦＯ装置。
5. 【請求項５】 前記入力データのピークシフトの状態を
   示す信号は、少なくとも、クロック信号が右シフトした
   状態を示すビットと、クロック信号が左シフトした状態
   を示すビットと、データ信号が右シフトした状態を示す
   ビットと、データ信号が左シフトした状態を示すビット
   とを含む信号であることを特徴とする請求項２乃至４の
   いずれかに記載のディジタルＶＦＯ装置。
6. 【請求項６】 前記入力データは、当該装置から当該装
   置の１システムクロック分遅延して出力され、ウインド
   ウパルスも１システムクロック分遅延して出力されるこ
   とを特徴とする請求項２乃至５のいずれかに記載のディ
   ジタルＶＦＯ装置。