JP2002290249A - チューナ - Google Patents

チューナ

Info

Publication number
JP2002290249A
JP2002290249A JP2001082718A JP2001082718A JP2002290249A JP 2002290249 A JP2002290249 A JP 2002290249A JP 2001082718 A JP2001082718 A JP 2001082718A JP 2001082718 A JP2001082718 A JP 2001082718A JP 2002290249 A JP2002290249 A JP 2002290249A
Authority
JP
Japan
Prior art keywords
circuit
cover
frame
side wall
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001082718A
Other languages
English (en)
Other versions
JP3926576B2 (ja
Inventor
Yukihiro Onishi
幸広 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001082718A priority Critical patent/JP3926576B2/ja
Priority to EP02251952A priority patent/EP1246517B1/en
Priority to DE60204732T priority patent/DE60204732T2/de
Priority to US10/103,505 priority patent/US20020135445A1/en
Publication of JP2002290249A publication Critical patent/JP2002290249A/ja
Application granted granted Critical
Publication of JP3926576B2 publication Critical patent/JP3926576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/006Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 枠体からカバーの外れを無くすると共に、ノ
イズの少ないチューナを提供する。 【解決手段】 金属板からなり、下方に開放部を設けた
複数の側壁を有する箱形の枠体と、この枠体内に配設さ
れ、少なくともOSC回路、及びRF回路が形成された
回路基板と、枠体内のOSC回路とRF回路との間を区
画する仕切り壁と、RF回路を配置した位置にある第1
の側壁に取り付けられた入力用のネジ付同軸コネクタ
と、開放部を覆うように枠体に取り付けられたカバーと
を備え、カバーには、ネジ付同軸コネクタ、又はOSC
回路の近傍において、マザー基板に取り付けるための下
方に突出した取付片を設けると共に、マザー基板に取り
付けるための側壁から下方に突出した取付脚を設けた構
成とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデジタルチューナ等
に使用して好適なチューナに関する。
【0002】
【従来の技術】従来のチューナの構成を図5に基づいて
説明すると、金属板からなり、上下方向が開放したロ型
の枠体51には、上方の開放を覆うように上部のカバー
52が取り付けられると共に、下方の開放を覆うように
下部のカバー53が取り付けられている。また、下部の
カバー53には、切り曲げされて、下方に突出する複数
の取付片53aが設けられている。
【0003】ここでは図示しないが、この枠体51内に
は、OSC回路やRF回路等を形成した回路基板が収
納、保持されている。ネジ付同軸コネクタ54は、ネジ
部54aと、鍔部54b等を有し、このネジ付同軸コネ
クタ54は、枠体51にカシメ等により取り付けられる
と共に、RF回路に接続されて、入力用となている。
【0004】そして、このように構成されたチューナ
は、電子機器(図示せず)内に収納されて、カバー53
の取付片53aがマザー基板55の接地用パターン(図
示せず)に半田付けされて取り付けられると共に、ネジ
付同軸コネクタ54のネジ部54aがシャーシ56の孔
56aに挿通され、ネジ部54aにナット57をねじ込
みして取り付けられるようになっている。
【0005】
【発明が解決しようとする課題】従来のチューナにおい
ては、カバー53の取付片53aのみで、マザー基板5
5に取り付けられているため、ネジ部54aにナット5
7をねじ込みした時、枠体51が回動して、カバー53
が枠体51から外れるという問題がある。
【0006】そこで、本発明は、枠体からカバーの外れ
を無くすると共に、ノイズの少ないチューナを提供する
ことを目的とする。
【0007】
【課題を解決するための手段】上記課題を解決するため
の第1の解決手段として、金属板からなり、下方に開放
部を設けた複数の側壁を有する箱形の枠体と、この枠体
内に配設され、少なくともOSC回路、及びRF回路が
形成された回路基板と、前記枠体内の前記OSC回路と
前記RF回路との間を区画する仕切り壁と、前記RF回
路を配置した位置にある第1の前記側壁に取り付けられ
た入力用のネジ付同軸コネクタと、前記開放部を覆うよ
うに前記枠体に取り付けられたカバーとを備え、前記カ
バーには、前記ネジ付同軸コネクタ、又は前記OSC回
路の近傍において、マザー基板に取り付けるための下方
に突出した取付片を設けると共に、前記マザー基板に取
り付けるための前記側壁から下方に突出した取付脚を設
けた構成とした。
【0008】また、第2の解決手段として、前記カバー
に設けた取付片が前記ネジ付同軸コネクタと前記OSC
回路の近傍に設けられた構成とした。また、第3の解決
手段として、前記側壁に設けられた前記取付脚が複数形
成された構成とした。また、第4の解決手段として、前
記第1の側壁と、この第1の側壁と対向する第2の側壁
の側に前記取付片が設けられると共に、前記第1,第2
の側壁に前記取付脚を設けた構成とした。
【0009】
【発明の実施の形態】本発明のチューナの図面を説明す
ると、図1は本発明のチューナの正面図、図2は本発明
のチューナに係り、上部のカバーを取り外した状態を示
す平面図、図3は本発明のチューナの要部断面図、図4
は本発明のチューナの下面図である。
【0010】次に、本発明のチューナの構成を図1〜図
4に基づいて説明すると、金属板からなるロ型の枠体1
は、互いに対向して設けられた矩形状の第1,第2の側
壁1a、1bと、この第1,第2の側壁1a、1bとの
間に位置し、互いに対向して設けられた第3,第4の側
壁1c、1dと、上下方向に開放した開放部1e、1f
と、第1と第2の側壁1a、2bから下方に突出する取
付脚1g、1hとを有する。
【0011】金属板からなる仕切り壁2は、枠体1内に
取り付けられ、枠体1内が複数に区画されて、区画室3
a、3b、3cが形成されている。回路基板4は配線パ
ターン(図示せず)を有し、この回路基板4には、ここ
では図示しないが、OSC回路、IF回路やRF回路等
が形成されている。そして、この回路基板4は、枠体1
内に配置されて、枠体1に適宜手段により保持されてい
る。
【0012】この時、OSC回路は区画室3a、IF回
路は区画室3b、及びRF回路は区画室3cに位置し
て、仕切り壁2によって、相互間が互いに電気的にシー
ルドされると共に、各回路においては、配線パターンの
一部である接地用パターン(図示せず)が枠体1に半田
付けされて、接続された状態となっている。
【0013】薄い金属板からなる上部のカバー5は、矩
形状の平板部5aと、この平板部5aの四方から下方に
折り曲げられた弾性片5bとを有し、このカバー5は、
枠体1の上方の開放部1eを平板部5aで覆うように、
弾性片5bを枠体1に挟持させて取り付けられている。
【0014】薄い金属板からなる下部のカバー6は、矩
形状の平板部6aと、この平板部6aの四方から上方に
折り曲げられた弾性片6bと、互いに対向する位置で、
下方に突出する一対の取付片6c、6dとを有する。そ
して、このカバー6は、枠体1の下方の開放部1fを平
板部6aで覆うように、弾性片6bを枠体1に挟持させ
て取り付けられている。
【0015】このカバー6が枠体1に取り付けられた
際、図4に示すように、一方の取付片6cは、第1の側
壁1a側で、RF回路の近傍に位置し、また、もう一方
の取付片6dは、第2の側壁1b側で、OSC回路の近
傍に位置すると共に、カバー6は、弾性片6bによっ
て、枠体1に弾設した状態となっている。更に、枠体1
に設けられた取付脚1g、1hは、カバー6の平板部6
aを越えて、下方に突出した状態となっている。
【0016】ネジ付同軸コネクタ7は、金属材からなる
ネジ部8aと、このネジ部8aに繋がって設けられた鍔
部8bと、この鍔部8bに繋がって設けられた筒部8c
と、ネジ部8aの中心部に設けられた孔8dに設けられ
た絶縁体9と、この絶縁体9を介して孔8dないに取り
付けられた中心導体10とで構成されている。そして、
このネジ付同軸コネクタ7は、筒部8cが枠体1の第1
の側壁1aにカシメ付けられて取り付けられると共に、
中心導体10がRF回路に接続されて、入力用となてい
る。また、このネジ付同軸コネクタ7の近傍には、カバ
ー6の取付片6cが位置した状態となっている。
【0017】そして、このように構成された本発明のチ
ューナは、電子機器(図示せず)内に収納されて、下部
のカバー6の取付片6c、6dと枠体1の取付脚1g、
1hがマザー基板11の接地用パターン(図示せず)に
半田付けされて取り付けられると共に、ネジ付同軸コネ
クタ7のネジ部8aがシャーシ12の孔12aに挿通さ
れ、ネジ部8aにナット13をねじ込みして、チューナ
が取り付けられるようになっている。また、このナット
13のねじ込み時、枠体1が回動しようとするが、枠体
1の取付脚1g、1hがマザー基板11に固定されてい
るため、枠体1が回動せず、このため、カバー6の外れ
が無くなる。
【0018】更に、カバー6は、薄い金属板で形成され
ると共に、弾性片6bが枠体1に弾接した状態となって
いるため、RF回路が位置すると共に、ネジ付同軸コネ
クタ7が取り付けられた第1の側壁1aと、OSC回路
が位置する第2の側壁1bとの間の平板部6aは、抵抗
成分を持ち、接地が不十分で浮いた状態となって、OS
C回路からの発振信号が平板部6aに飛び移り易く、そ
れがネジ付同軸コネクタ7の中心導体10に飛び込み、
妨害となってノイズを生じるが、しかし、OSC回路、
及びRF回路の同軸コネクタ7の近傍において、取付片
6c、6dによってカバー6が直接、マザー基板11の
接地用パターンに接続されているため、カバー6の接地
が確実となって、ネジ付同軸コネクタ7への発振信号の
飛び込みが無くなって、ノイズが少なくなる。
【0019】なお、上記実施例では、カバー6の取付片
6c、6dがネジ付同軸コネクタ7とOSC回路の近傍
に設けたもので説明したが、ネジ付同軸コネクタ7、或
いはOSC回路の何れか一方の近傍に取付片を設けても
良い。また、枠体1に設けた取付脚は、第1〜第4の側
壁の何れか一つ、或いは、第1〜第4の側壁の二つ以上
において、複数設けても良い。
【0020】
【発明の効果】本発明のチューナは、枠体1の取付脚1
gがマザー基板11に取り付けられるため、ナット13
のねじ込み時、枠体1が回動せず、このため、カバー6
の外れが無くなる。また、ネジ付同軸コネクタ7、又は
OSC回路の近傍において、カバー6には、マザー基板
11に取り付けるための下方に突出した取付片を設けた
ため、カバー6の接地が確実となって、ネジ付同軸コネ
クタ7への発振信号の飛び込みが無くなって、ノイズが
少なくなる。
【0021】また、カバー6に設けた取付片6c、6d
がネジ付同軸コネクタ7とOSC回路の近傍に設けられ
たため、カバー6の接地が一層、確実となって、ネジ付
同軸コネクタ7への発振信号の飛び込みが無くなって、
ノイズが一層、少なくなる。
【0022】また、側壁に設けられた取付脚1g、1h
が複数形成されたため、枠体1のマザー基板1への支持
が強固となって、ナット13のねじ込み時、枠体1が回
動せず、このため、カバー6の外れが無くなる。
【0023】また、第1の側壁1aと、この第1の側壁
1aと対向する第2の側壁1bの側に取付片6c、6d
が設けられると共に、第1,第2の側壁1a、1bに取
付脚1g1hを設けたため、枠体1の取付が強固である
と共に、カバー6の接地の確実なものが得られる。
【図面の簡単な説明】
【図1】本発明のチューナの正面図。
【図2】本発明のチューナに係り、上部のカバーを取り
外した状態を示す平面図。
【図3】本発明のチューナの要部断面図。
【図4】本発明のチューナの下面図。
【図5】従来のチューナの正面図。
【符号の説明】
1 枠体 1a 第1の側壁 1b 第2の側壁 1c 第3の側壁 1d 第4の側壁 1e 開放部 1f 開放部 1g 取付脚 1h 取付脚 2 仕切り壁 3a、3b、3c 区画室 4 回路基板 5 カバー 5a 平板部 5b 弾性片 6 カバー 6a 平板部 6b 弾性片 6c、6d 取付片 7 ネジ付同軸コネクタ 8a ネジ部 8b 鍔部 8c 筒部 8d 孔 9 絶縁体 10 中心導体 11 マザー基板 12 シャーシ 12a 孔 13 ナット

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 金属板からなり、下方に開放部を設けた
    複数の側壁を有する箱形の枠体と、この枠体内に配設さ
    れ、少なくともOSC回路、及びRF回路が形成された
    回路基板と、前記枠体内の前記OSC回路と前記RF回
    路との間を区画する仕切り壁と、前記RF回路を配置し
    た位置にある第1の前記側壁に取り付けられた入力用の
    ネジ付同軸コネクタと、前記開放部を覆うように前記枠
    体に取り付けられたカバーとを備え、前記カバーには、
    前記ネジ付同軸コネクタ、又は前記OSC回路の近傍に
    おいて、マザー基板に取り付けるための下方に突出した
    取付片を設けると共に、前記マザー基板に取り付けるた
    めの前記側壁から下方に突出した取付脚を設けたことを
    特徴とするチューナ。
  2. 【請求項2】 前記カバーに設けた取付片が前記ネジ付
    同軸コネクタと前記OSC回路の近傍に設けられたこと
    を特徴とする請求項1記載のチューナ。
  3. 【請求項3】 前記側壁に設けられた前記取付脚が複数
    形成されたことを特徴とする請求項1、又は2記載のチ
    ューナ。
  4. 【請求項4】 前記第1の側壁と、この第1の側壁と対
    向する第2の側壁の側に前記取付片が設けられると共
    に、前記第1,第2の側壁に前記取付脚を設けたことを
    特徴とする請求項2,又は3記載のチューナ。
JP2001082718A 2001-03-22 2001-03-22 チューナ Expired - Fee Related JP3926576B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001082718A JP3926576B2 (ja) 2001-03-22 2001-03-22 チューナ
EP02251952A EP1246517B1 (en) 2001-03-22 2002-03-19 Tuner for mounting on a circuit board
DE60204732T DE60204732T2 (de) 2001-03-22 2002-03-19 Auf einer Schaltungsplatte zu montierender Tuner
US10/103,505 US20020135445A1 (en) 2001-03-22 2002-03-20 Tuner that prevents cover detachment from frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001082718A JP3926576B2 (ja) 2001-03-22 2001-03-22 チューナ

Publications (2)

Publication Number Publication Date
JP2002290249A true JP2002290249A (ja) 2002-10-04
JP3926576B2 JP3926576B2 (ja) 2007-06-06

Family

ID=18938633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001082718A Expired - Fee Related JP3926576B2 (ja) 2001-03-22 2001-03-22 チューナ

Country Status (4)

Country Link
US (1) US20020135445A1 (ja)
EP (1) EP1246517B1 (ja)
JP (1) JP3926576B2 (ja)
DE (1) DE60204732T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621466B2 (ja) * 2004-09-30 2011-01-26 株式会社東芝 チューナ装置
EP1740028A1 (en) 2005-06-28 2007-01-03 Advanced Digital Broadcast S.A. Printed circuit board with RF connector and method for attaching RF connector to printed circuit board
TWM290615U (en) * 2005-11-18 2006-05-11 Smart Ant Telecom Co Ltd Structure of antenna
JP2009290085A (ja) * 2008-05-30 2009-12-10 Alps Electric Co Ltd 高周波ユニット
CN102823339B (zh) * 2010-01-21 2015-11-25 汤姆森特许公司 Rf干扰抑制器
US9596793B2 (en) * 2013-04-17 2017-03-14 Arris Enterprises, Inc. Radio frequency shield with partitioned enclosure
WO2015191380A1 (en) * 2014-06-10 2015-12-17 Thomson Licensing Set top box having paste-in-hole tuner shield

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6099585U (ja) * 1983-12-12 1985-07-06 アルプス電気株式会社 電子機器用ケ−ス
JPH036099A (ja) * 1989-06-02 1991-01-11 Canon Inc 電子機器の実装構造
JP2522736Y2 (ja) * 1990-11-30 1997-01-16 ソニー株式会社 回路基板の保持構造

Also Published As

Publication number Publication date
US20020135445A1 (en) 2002-09-26
EP1246517A2 (en) 2002-10-02
EP1246517B1 (en) 2005-06-22
JP3926576B2 (ja) 2007-06-06
DE60204732D1 (de) 2005-07-28
DE60204732T2 (de) 2005-12-01
EP1246517A3 (en) 2004-08-18

Similar Documents

Publication Publication Date Title
JP4500726B2 (ja) 高周波機器の取付構造
US20030107685A1 (en) Small tuner unit having shielding effect
JP2002290249A (ja) チューナ
JP3100059U (ja) 高周波ユニット
JPH11307978A (ja) 電子機器
JP4374285B2 (ja) 高周波機器の枠体の製造方法
JP2809211B2 (ja) 電子機器のシールド構造
JP7195188B2 (ja) 電子機器
JP3745493B2 (ja) 電子機器
JPH0537513Y2 (ja)
KR100645128B1 (ko) 전자제품의 회로기판 고정구조
JP3097769U (ja) 高周波回路ユニットの取付構造
JP3628832B2 (ja) 電子機器のシールドケース
JPH0217513Y2 (ja)
JPH0143912Y2 (ja)
JP2019204825A (ja) 絶縁シートの取付構造および絶縁シート
JP2000036675A (ja) 電子機器の筐体構造
JPH01136399A (ja) 電子機器
JP2003258453A (ja) プリント基板の固定構造
JP2009129653A (ja) アンテナ端子構造、および、それを備えたチューナー装置
JPH07336083A (ja) シールドカバー
JP2004207470A (ja) 基板取付構造
JPS63314784A (ja) 端子構造
JP2000223851A (ja) 電子機器の筺体組付構造
JPH05259685A (ja) 高周波電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees