JP3926576B2 - チューナ - Google Patents

チューナ Download PDF

Info

Publication number
JP3926576B2
JP3926576B2 JP2001082718A JP2001082718A JP3926576B2 JP 3926576 B2 JP3926576 B2 JP 3926576B2 JP 2001082718 A JP2001082718 A JP 2001082718A JP 2001082718 A JP2001082718 A JP 2001082718A JP 3926576 B2 JP3926576 B2 JP 3926576B2
Authority
JP
Japan
Prior art keywords
circuit
side wall
cover
mounting
coaxial connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001082718A
Other languages
English (en)
Other versions
JP2002290249A (ja
Inventor
幸広 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001082718A priority Critical patent/JP3926576B2/ja
Priority to EP02251952A priority patent/EP1246517B1/en
Priority to DE60204732T priority patent/DE60204732T2/de
Priority to US10/103,505 priority patent/US20020135445A1/en
Publication of JP2002290249A publication Critical patent/JP2002290249A/ja
Application granted granted Critical
Publication of JP3926576B2 publication Critical patent/JP3926576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/006Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はデジタルチューナ等に使用して好適なチューナに関する。
【0002】
【従来の技術】
従来のチューナの構成を図5に基づいて説明すると、金属板からなり、上下方向が開放したロ型の枠体51には、上方の開放を覆うように上部のカバー52が取り付けられると共に、下方の開放を覆うように下部のカバー53が取り付けられている。
また、下部のカバー53には、切り曲げされて、下方に突出する複数の取付片53aが設けられている。
【0003】
ここでは図示しないが、この枠体51内には、OSC回路やRF回路等を形成した回路基板が収納、保持されている。
ネジ付同軸コネクタ54は、ネジ部54aと、鍔部54b等を有し、このネジ付同軸コネクタ54は、枠体51にカシメ等により取り付けられると共に、RF回路に接続されて、入力用となている。
【0004】
そして、このように構成されたチューナは、電子機器(図示せず)内に収納されて、カバー53の取付片53aがマザー基板55の接地用パターン(図示せず)に半田付けされて取り付けられると共に、ネジ付同軸コネクタ54のネジ部54aがシャーシ56の孔56aに挿通され、ネジ部54aにナット57をねじ込みして取り付けられるようになっている。
【0005】
【発明が解決しようとする課題】
従来のチューナにおいては、カバー53の取付片53aのみで、マザー基板55に取り付けられているため、ネジ部54aにナット57をねじ込みした時、枠体51が回動して、カバー53が枠体51から外れるという問題がある。
【0006】
そこで、本発明は、枠体からカバーの外れを無くすると共に、ノイズの少ないチューナを提供することを目的とする。
【0007】
【課題を解決するための手段】
上記課題を解決するための第1の解決手段として、金属板からなり、下方に開放部を設けた複数の側壁を有する箱形の枠体と、この枠体内に配設され、少なくともOSC回路、及びRF回路が形成された回路基板と、前記枠体内の前記OSC回路と前記RF回路との間を区画する仕切り壁と、前記RF回路を配置した位置にある第1の前記側壁に取り付けられた入力用のネジ付同軸コネクタと、前記開放部を覆うように前記枠体に取り付けられたカバーと、このカバーの前記ネジ付同軸コネクタ、又は前記OSC回路の近傍において、マザー基板に取り付けるために下方に突出して設けられた取付片と、前記マザー基板に取り付けるための前記側壁から下方に突出して設けられた取付脚とを備え、前記第1の側壁と、この第1の側壁と対向する第2の側壁の側に前記取付片が設けられると共に、前記第1,第2の側壁に前記取付脚を設けた構成とした。
【0008】
また、第2の解決手段として、前記カバーに設けた取付片が前記ネジ付同軸コネクタと前記OSC回路の近傍に設けられた構成とした。
また、第3の解決手段として、前記側壁に設けられた前記取付脚が複数形成された構成とした
【0009】
【発明の実施の形態】
本発明のチューナの図面を説明すると、図1は本発明のチューナの正面図、図2は本発明のチューナに係り、上部のカバーを取り外した状態を示す平面図、図3は本発明のチューナの要部断面図、図4は本発明のチューナの下面図である。
【0010】
次に、本発明のチューナの構成を図1〜図4に基づいて説明すると、金属板からなるロ型の枠体1は、互いに対向して設けられた矩形状の第1,第2の側壁1a、1bと、この第1,第2の側壁1a、1bとの間に位置し、互いに対向して設けられた第3,第4の側壁1c、1dと、上下方向に開放した開放部1e、1fと、第1と第2の側壁1a、2bから下方に突出する取付脚1g、1hとを有する。
【0011】
金属板からなる仕切り壁2は、枠体1内に取り付けられ、枠体1内が複数に区画されて、区画室3a、3b、3cが形成されている。
回路基板4は配線パターン(図示せず)を有し、この回路基板4には、ここでは図示しないが、OSC回路、IF回路やRF回路等が形成されている。
そして、この回路基板4は、枠体1内に配置されて、枠体1に適宜手段により保持されている。
【0012】
この時、OSC回路は区画室3a、IF回路は区画室3b、及びRF回路は区画室3cに位置して、仕切り壁2によって、相互間が互いに電気的にシールドされると共に、各回路においては、配線パターンの一部である接地用パターン(図示せず)が枠体1に半田付けされて、接続された状態となっている。
【0013】
薄い金属板からなる上部のカバー5は、矩形状の平板部5aと、この平板部5aの四方から下方に折り曲げられた弾性片5bとを有し、このカバー5は、枠体1の上方の開放部1eを平板部5aで覆うように、弾性片5bを枠体1に挟持させて取り付けられている。
【0014】
薄い金属板からなる下部のカバー6は、矩形状の平板部6aと、この平板部6aの四方から上方に折り曲げられた弾性片6bと、互いに対向する位置で、下方に突出する一対の取付片6c、6dとを有する。
そして、このカバー6は、枠体1の下方の開放部1fを平板部6aで覆うように、弾性片6bを枠体1に挟持させて取り付けられている。
【0015】
このカバー6が枠体1に取り付けられた際、図4に示すように、一方の取付片6cは、第1の側壁1a側で、RF回路の近傍に位置し、また、もう一方の取付片6dは、第2の側壁1b側で、OSC回路の近傍に位置すると共に、カバー6は、弾性片6bによって、枠体1に弾設した状態となっている。
更に、枠体1に設けられた取付脚1g、1hは、カバー6の平板部6aを越えて、下方に突出した状態となっている。
【0016】
ネジ付同軸コネクタ7は、金属材からなるネジ部8aと、このネジ部8aに繋がって設けられた鍔部8bと、この鍔部8bに繋がって設けられた筒部8cと、ネジ部8aの中心部に設けられた孔8dに設けられた絶縁体9と、この絶縁体9を介して孔8dないに取り付けられた中心導体10とで構成されている。
そして、このネジ付同軸コネクタ7は、筒部8cが枠体1の第1の側壁1aにカシメ付けられて取り付けられると共に、中心導体10がRF回路に接続されて、入力用となている。
また、このネジ付同軸コネクタ7の近傍には、カバー6の取付片6cが位置した状態となっている。
【0017】
そして、このように構成された本発明のチューナは、電子機器(図示せず)内に収納されて、下部のカバー6の取付片6c、6dと枠体1の取付脚1g、1hがマザー基板11の接地用パターン(図示せず)に半田付けされて取り付けられると共に、ネジ付同軸コネクタ7のネジ部8aがシャーシ12の孔12aに挿通され、ネジ部8aにナット13をねじ込みして、チューナが取り付けられるようになっている。
また、このナット13のねじ込み時、枠体1が回動しようとするが、枠体1の取付脚1g、1hがマザー基板11に固定されているため、枠体1が回動せず、このため、カバー6の外れが無くなる。
【0018】
更に、カバー6は、薄い金属板で形成されると共に、弾性片6bが枠体1に弾接した状態となっているため、RF回路が位置すると共に、ネジ付同軸コネクタ7が取り付けられた第1の側壁1aと、OSC回路が位置する第2の側壁1bとの間の平板部6aは、抵抗成分を持ち、接地が不十分で浮いた状態となって、OSC回路からの発振信号が平板部6aに飛び移り易く、それがネジ付同軸コネクタ7の中心導体10に飛び込み、妨害となってノイズを生じるが、しかし、OSC回路、及びRF回路の同軸コネクタ7の近傍において、取付片6c、6dによってカバー6が直接、マザー基板11の接地用パターンに接続されているため、カバー6の接地が確実となって、ネジ付同軸コネクタ7への発振信号の飛び込みが無くなって、ノイズが少なくなる。
【0019】
なお、上記実施例では、カバー6の取付片6c、6dがネジ付同軸コネクタ7とOSC回路の近傍に設けたもので説明したが、ネジ付同軸コネクタ7、或いはOSC回路の何れか一方の近傍に取付片を設けても良い。
また、枠体1に設けた取付脚は、第1〜第4の側壁の何れか一つ、或いは、第1〜第4の側壁の二つ以上において、複数設けても良い。
【0020】
【発明の効果】
本発明のチューナは、枠体1の取付脚1gがマザー基板11に取り付けられるため、ナット13のねじ込み時、枠体1が回動せず、このため、カバー6の外れが無くなる。
また、ネジ付同軸コネクタ7、又はOSC回路の近傍において、カバー6には、マザー基板11に取り付けるための下方に突出した取付片を設けたため、カバー6の接地が確実となって、ネジ付同軸コネクタ7への発振信号の飛び込みが無くなって、ノイズが少なくなる。
【0021】
また、カバー6に設けた取付片6c、6dがネジ付同軸コネクタ7とOSC回路の近傍に設けられたため、カバー6の接地が一層、確実となって、ネジ付同軸コネクタ7への発振信号の飛び込みが無くなって、ノイズが一層、少なくなる。
【0022】
また、側壁に設けられた取付脚1g、1hが複数形成されたため、枠体1のマザー基板1への支持が強固となって、ナット13のねじ込み時、枠体1が回動せず、このため、カバー6の外れが無くなる。
【0023】
また、第1の側壁1aと、この第1の側壁1aと対向する第2の側壁1bの側に取付片6c、6dが設けられると共に、第1,第2の側壁1a、1bに取付脚1g1hを設けたため、枠体1の取付が強固であると共に、カバー6の接地の確実なものが得られる。
【図面の簡単な説明】
【図1】本発明のチューナの正面図。
【図2】本発明のチューナに係り、上部のカバーを取り外した状態を示す平面図。
【図3】本発明のチューナの要部断面図。
【図4】本発明のチューナの下面図。
【図5】従来のチューナの正面図。
【符号の説明】
1 枠体
1a 第1の側壁
1b 第2の側壁
1c 第3の側壁
1d 第4の側壁
1e 開放部
1f 開放部
1g 取付脚
1h 取付脚
2 仕切り壁
3a、3b、3c 区画室
4 回路基板
5 カバー
5a 平板部
5b 弾性片
6 カバー
6a 平板部
6b 弾性片
6c、6d 取付片
7 ネジ付同軸コネクタ
8a ネジ部
8b 鍔部
8c 筒部
8d 孔
9 絶縁体
10 中心導体
11 マザー基板
12 シャーシ
12a 孔
13 ナット

Claims (3)

  1. 金属板からなり、下方に開放部を設けた複数の側壁を有する箱形の枠体と、この枠体内に配設され、少なくともOSC回路、及びRF回路が形成された回路基板と、前記枠体内の前記OSC回路と前記RF回路との間を区画する仕切り壁と、前記RF回路を配置した位置にある第1の前記側壁に取り付けられた入力用のネジ付同軸コネクタと、前記開放部を覆うように前記枠体に取り付けられたカバーと、このカバーの前記ネジ付同軸コネクタ、又は前記OSC回路の近傍において、マザー基板に取り付けるために下方に突出して設けられた取付片と、前記マザー基板に取り付けるための前記側壁から下方に突出して設けられた取付脚とを備え、前記第1の側壁と、この第1の側壁と対向する第2の側壁の側に前記取付片が設けられると共に、前記第1,第2の側壁に前記取付脚を設けたことを特徴とするチューナ。
  2. 前記カバーに設けた取付片が前記ネジ付同軸コネクタと前記OSC回路の近傍に設けられたことを特徴とする請求項1記載のチューナ。
  3. 前記側壁に設けられた前記取付脚が複数形成されたことを特徴とする請求項1、又は2記載のチューナ。
JP2001082718A 2001-03-22 2001-03-22 チューナ Expired - Fee Related JP3926576B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001082718A JP3926576B2 (ja) 2001-03-22 2001-03-22 チューナ
EP02251952A EP1246517B1 (en) 2001-03-22 2002-03-19 Tuner for mounting on a circuit board
DE60204732T DE60204732T2 (de) 2001-03-22 2002-03-19 Auf einer Schaltungsplatte zu montierender Tuner
US10/103,505 US20020135445A1 (en) 2001-03-22 2002-03-20 Tuner that prevents cover detachment from frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001082718A JP3926576B2 (ja) 2001-03-22 2001-03-22 チューナ

Publications (2)

Publication Number Publication Date
JP2002290249A JP2002290249A (ja) 2002-10-04
JP3926576B2 true JP3926576B2 (ja) 2007-06-06

Family

ID=18938633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001082718A Expired - Fee Related JP3926576B2 (ja) 2001-03-22 2001-03-22 チューナ

Country Status (4)

Country Link
US (1) US20020135445A1 (ja)
EP (1) EP1246517B1 (ja)
JP (1) JP3926576B2 (ja)
DE (1) DE60204732T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621466B2 (ja) * 2004-09-30 2011-01-26 株式会社東芝 チューナ装置
EP1740028A1 (en) 2005-06-28 2007-01-03 Advanced Digital Broadcast S.A. Printed circuit board with RF connector and method for attaching RF connector to printed circuit board
TWM290615U (en) * 2005-11-18 2006-05-11 Smart Ant Telecom Co Ltd Structure of antenna
JP2009290085A (ja) * 2008-05-30 2009-12-10 Alps Electric Co Ltd 高周波ユニット
EP2526749B1 (en) * 2010-01-21 2020-05-06 InterDigital Madison Patent Holdings Rf interference suppressor
US9596793B2 (en) * 2013-04-17 2017-03-14 Arris Enterprises, Inc. Radio frequency shield with partitioned enclosure
EP3155881A4 (en) * 2014-06-10 2018-03-21 Thomson Licensing Set top box having paste-in-hole tuner shield

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6099585U (ja) * 1983-12-12 1985-07-06 アルプス電気株式会社 電子機器用ケ−ス
JPH036099A (ja) * 1989-06-02 1991-01-11 Canon Inc 電子機器の実装構造
JP2522736Y2 (ja) * 1990-11-30 1997-01-16 ソニー株式会社 回路基板の保持構造

Also Published As

Publication number Publication date
US20020135445A1 (en) 2002-09-26
DE60204732T2 (de) 2005-12-01
JP2002290249A (ja) 2002-10-04
DE60204732D1 (de) 2005-07-28
EP1246517A2 (en) 2002-10-02
EP1246517B1 (en) 2005-06-22
EP1246517A3 (en) 2004-08-18

Similar Documents

Publication Publication Date Title
US5414597A (en) Shielded circuit module
US7042529B2 (en) Small tuner unit having shielding effect
JP3926576B2 (ja) チューナ
JP4500726B2 (ja) 高周波機器の取付構造
JP3752382B2 (ja) 電子機器
JP3100059U (ja) 高周波ユニット
JP2000269660A (ja) 送受信ユニット
JP3745493B2 (ja) 電子機器
JP2940794B2 (ja) 電子機器のキャビネット構造
JP3856444B2 (ja) 衛星放送受信用コンバータ
JP2001053460A (ja) 送受信ユニット
JP3097769U (ja) 高周波回路ユニットの取付構造
JP3916521B2 (ja) 衛星放送受信用コンバータの取付構造
JP3628832B2 (ja) 電子機器のシールドケース
KR0124261Y1 (ko) 회로기판 접지장치
JPH11231974A (ja) コンピュータ用チューナボード及びその製造方法
JPH1198034A (ja) マイクロ波装置
JP3916522B2 (ja) 衛星放送受信用コンバータ
JPH01201999A (ja) 通信機器のプリント配線板実装構造
JP2541441Y2 (ja) アンテナの取付け装置
JP2003258453A (ja) プリント基板の固定構造
JP2004040405A (ja) 円偏波を受けるための衛星放送受信用コンバータ
JPH06232585A (ja) シールド装置
JP2003309392A (ja) 高周波ユニット
JPH08148875A (ja) 回路基板のシールド装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees