JP2002270572A - 半導体装置の製造方法およびこれに用いる製造装置 - Google Patents
半導体装置の製造方法およびこれに用いる製造装置Info
- Publication number
- JP2002270572A JP2002270572A JP2001063416A JP2001063416A JP2002270572A JP 2002270572 A JP2002270572 A JP 2002270572A JP 2001063416 A JP2001063416 A JP 2001063416A JP 2001063416 A JP2001063416 A JP 2001063416A JP 2002270572 A JP2002270572 A JP 2002270572A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- semiconductor device
- junction
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 ｐｎ接合のｎ層側でウエットエッチングの停
止を容易に制御できる半導体装置の製造方法を得る。 【解決手段】 ｐ型半導体に負の電圧を、ｎ型半導体に
正の電圧を印加することによって、ｐ型半導体では、正
孔１８ｐの濃度が増加し、電子１７ｐの濃度が減少し、
一方ｎ型半導体では、正孔１８ｎの濃度が減少し、電子
１７ｎの濃度が増加することにより、ｎ型半導体の正孔
１８ｎが濃度減少するため、エッチング速度が減少し、
ｐｎ接合界面で容易にエッチングを制御できる。
止を容易に制御できる半導体装置の製造方法を得る。 【解決手段】 ｐ型半導体に負の電圧を、ｎ型半導体に
正の電圧を印加することによって、ｐ型半導体では、正
孔１８ｐの濃度が増加し、電子１７ｐの濃度が減少し、
一方ｎ型半導体では、正孔１８ｎの濃度が減少し、電子
１７ｎの濃度が増加することにより、ｎ型半導体の正孔
１８ｎが濃度減少するため、エッチング速度が減少し、
ｐｎ接合界面で容易にエッチングを制御できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ｐｎ接合を設けた
半導体基板をウエットエッチングする半導体装置の製造
方法およびこれに用いる製造装置に関するものである。
半導体基板をウエットエッチングする半導体装置の製造
方法およびこれに用いる製造装置に関するものである。
【０００２】
【従来の技術】一般に、シリコン（Ｓｉ）により形成さ
れる大規模集積回路（ＵＬＳＩ）、ガリウム砒素（Ｇａ
Ａｓ）等の化合物半導体により形成されるレーザーダイ
オード（ＬＤ）、静電効果型トランジスタ（ＦＥＴ）は
伝導型の異なるｐ型とｎ型との半導体膜が積層された構
造を有し、半導体装置を形成する上で、これらの半導体
膜を部分的にエッチングし、微細構造を形成する必要が
ある。Ｓｉを用いた半導体装置の場合、加工は主にドラ
イエッチング法が用いられるが、加工ダメージや表面の
汚染性が問題となる。特にＬＤのようにエッチング後、
表面に単結晶膜を再成長させる場合においては、再成長
界面の結晶の乱れが少なく、デバイスの高信頼性が期待
できるウエットエッチングが適用される場合が多い。
れる大規模集積回路（ＵＬＳＩ）、ガリウム砒素（Ｇａ
Ａｓ）等の化合物半導体により形成されるレーザーダイ
オード（ＬＤ）、静電効果型トランジスタ（ＦＥＴ）は
伝導型の異なるｐ型とｎ型との半導体膜が積層された構
造を有し、半導体装置を形成する上で、これらの半導体
膜を部分的にエッチングし、微細構造を形成する必要が
ある。Ｓｉを用いた半導体装置の場合、加工は主にドラ
イエッチング法が用いられるが、加工ダメージや表面の
汚染性が問題となる。特にＬＤのようにエッチング後、
表面に単結晶膜を再成長させる場合においては、再成長
界面の結晶の乱れが少なく、デバイスの高信頼性が期待
できるウエットエッチングが適用される場合が多い。
【０００３】伝導型や組成の異なる半導体膜の界面でエ
ッチングの停止を制御することはデバイスの設計性能を
発揮するとともに、デバイス品質のバラツキを抑え、信
頼性を向上させる上で重要である。
ッチングの停止を制御することはデバイスの設計性能を
発揮するとともに、デバイス品質のバラツキを抑え、信
頼性を向上させる上で重要である。
【０００４】特開平６―１９６８０１号公報には、ウエ
ットエッチングにおいて、伝導型や組成の異なる半導体
膜界面でエッチングを停止させる方法として、エッチン
グ速度の小さいエッチングストップ層｛Ｅｔｃｈｉｎｇ
Ｓｔｏｐ Ｌａｙｅｒ（ＥＳＬ）｝を形成する方法が
記載されている。
ットエッチングにおいて、伝導型や組成の異なる半導体
膜界面でエッチングを停止させる方法として、エッチン
グ速度の小さいエッチングストップ層｛Ｅｔｃｈｉｎｇ
Ｓｔｏｐ Ｌａｙｅｒ（ＥＳＬ）｝を形成する方法が
記載されている。
【０００５】図４は上記従来のようにして、エッチング
ストップ層を設けてウエットエッチングを行うことによ
り得られた、電流ストライプ構造を有する半導体レーザ
装置の断面図である。図中、４２はｎ型のＧａＡｓ基
板、４３はｎ型のＧａＡｓバッファ層、４４はｎ型のＧ
ａ0.5Ａｌ0.5Ａｓクラッド層、４５はＧａ0.85Ａｌ0.15
Ａｓ活性層、４６はｐ型のＧａ0.5Ａｌ0.5Ａｓクラッド
層、４７はｐ型のＧａ0. 8Ａｌ0.2ＡｓからなるＥＳＬ、
４８はｎ型のＧａ0.4Ａｌ0.6Ａｓ電流ブロック層、４８
ａはストライプの窓である。即ち、ストライプ状の窓４
８ａを形成するためにｎ型Ｇａ0.65Ａｌ0.35Ａｓ電流ブ
ロック層４８をウエットエッチングするが、エッチング
がｐ型Ｇａ0.5Ａｌ0 .5Ａｓクラッド層４６に及ばないよ
うにｐ型Ｇａ0.8Ａｌ0.2ＡｓのＥＳＬ４７を形成してあ
る。これはエッチング液として用いたリン酸―フッ酸混
合溶液がＡｌ組成が０．４以下のｐ型ＧａＡｌＡｓでエ
ッチング速度が急激に低下する性質を利用している。ま
た、エッチング時間を厳密に制御する方法もとられてき
た。
ストップ層を設けてウエットエッチングを行うことによ
り得られた、電流ストライプ構造を有する半導体レーザ
装置の断面図である。図中、４２はｎ型のＧａＡｓ基
板、４３はｎ型のＧａＡｓバッファ層、４４はｎ型のＧ
ａ0.5Ａｌ0.5Ａｓクラッド層、４５はＧａ0.85Ａｌ0.15
Ａｓ活性層、４６はｐ型のＧａ0.5Ａｌ0.5Ａｓクラッド
層、４７はｐ型のＧａ0. 8Ａｌ0.2ＡｓからなるＥＳＬ、
４８はｎ型のＧａ0.4Ａｌ0.6Ａｓ電流ブロック層、４８
ａはストライプの窓である。即ち、ストライプ状の窓４
８ａを形成するためにｎ型Ｇａ0.65Ａｌ0.35Ａｓ電流ブ
ロック層４８をウエットエッチングするが、エッチング
がｐ型Ｇａ0.5Ａｌ0 .5Ａｓクラッド層４６に及ばないよ
うにｐ型Ｇａ0.8Ａｌ0.2ＡｓのＥＳＬ４７を形成してあ
る。これはエッチング液として用いたリン酸―フッ酸混
合溶液がＡｌ組成が０．４以下のｐ型ＧａＡｌＡｓでエ
ッチング速度が急激に低下する性質を利用している。ま
た、エッチング時間を厳密に制御する方法もとられてき
た。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＥＳＬの挿入によるエッチングの停止は、ＥＳＬの
厚みが１０ｎｍ程度と薄いことと、ＥＳＬ中のＡｌの組
成比および伝導型を制御することが困難なこととのた
め、ＥＳＬでエッチングを再現性良く停止することが困
難であるという課題があった。また、エッチング時間を
厳密に制御する方法も、エッチング時の微妙な温度変化
等のプロセス条件のバラツキによりエッチング速度が変
化し、目的部分でエッチングが停止しないという課題が
あった。
来のＥＳＬの挿入によるエッチングの停止は、ＥＳＬの
厚みが１０ｎｍ程度と薄いことと、ＥＳＬ中のＡｌの組
成比および伝導型を制御することが困難なこととのた
め、ＥＳＬでエッチングを再現性良く停止することが困
難であるという課題があった。また、エッチング時間を
厳密に制御する方法も、エッチング時の微妙な温度変化
等のプロセス条件のバラツキによりエッチング速度が変
化し、目的部分でエッチングが停止しないという課題が
あった。
【０００７】本発明はかかる課題を解消するためになさ
れたもので、ｐｎ接合のｎ層側でウエットエッチングの
停止を容易に再現性良く制御できる半導体装置の製造方
法とこれに用いる製造装置を得ることを目的とする。
れたもので、ｐｎ接合のｎ層側でウエットエッチングの
停止を容易に再現性良く制御できる半導体装置の製造方
法とこれに用いる製造装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る第１の半導
体装置の製造方法は、基板本体上にｐ層とｎ層とをこの
順に設けたｐｎ接合を有する半導体基板の上記ｐｎ接合
に、逆バイアス電圧を印加しながら上記ｎ層をウエット
エッチングする方法である。
体装置の製造方法は、基板本体上にｐ層とｎ層とをこの
順に設けたｐｎ接合を有する半導体基板の上記ｐｎ接合
に、逆バイアス電圧を印加しながら上記ｎ層をウエット
エッチングする方法である。
【０００９】本発明に係る第２の半導体装置の製造方法
は、上記第１の半導体装置の製造方法において、逆バイ
アス電圧の電圧値はアバランシェブレークダウン電圧未
満の方法である。
は、上記第１の半導体装置の製造方法において、逆バイ
アス電圧の電圧値はアバランシェブレークダウン電圧未
満の方法である。
【００１０】本発明に係る第３の半導体装置の製造方法
は、上記第１または第２の半導体装置の製造方法におい
て、逆バイアス電圧の電圧値を変化させながらウエット
エッチングする方法である。
は、上記第１または第２の半導体装置の製造方法におい
て、逆バイアス電圧の電圧値を変化させながらウエット
エッチングする方法である。
【００１１】本発明に係る第４の半導体装置の製造方法
は、上記第３の半導体装置の製造方法において、逆バイ
アス電圧の電圧値を上昇させながらウエットエッチング
する方法である。
は、上記第３の半導体装置の製造方法において、逆バイ
アス電圧の電圧値を上昇させながらウエットエッチング
する方法である。
【００１２】本発明に係る第１の半導体装置の製造装置
は、ｐｎ接合を有する半導体基板のｎ層に接触するエッ
チング液と、上記ｐｎ接合に逆バイアス電圧を印加する
電源とを備え、上記第１ないし第４のいずれかの半導体
装置の製造方法に用いるものである。
は、ｐｎ接合を有する半導体基板のｎ層に接触するエッ
チング液と、上記ｐｎ接合に逆バイアス電圧を印加する
電源とを備え、上記第１ないし第４のいずれかの半導体
装置の製造方法に用いるものである。
【００１３】本発明に係る第２の半導体装置の製造装置
は、上記第１の半導体装置の製造装置において、エッチ
ング液を有する容器の壁面に設けた貫通孔を塞ぐよう
に、ｐｎ接合を有する半導体基板を、上記容器の外側か
ら上記ｎ層面を上記貫通孔側にして装着することによ
り、上記ｎ層に上記エッチング液を接触させるものであ
る。
は、上記第１の半導体装置の製造装置において、エッチ
ング液を有する容器の壁面に設けた貫通孔を塞ぐよう
に、ｐｎ接合を有する半導体基板を、上記容器の外側か
ら上記ｎ層面を上記貫通孔側にして装着することによ
り、上記ｎ層に上記エッチング液を接触させるものであ
る。
【００１４】
【発明の実施の形態】エッチング液における半導体の溶
解反応は、下式（１）におけるシリコンの例で示すよう
に正孔が関与する。 Ｓｉ（ｂｕｌｋ）＋４ｈ+→Ｓｉ4+（ｓｏｌ．） ・・（１） ｛式中、Ｓｉ（ｂｕｌｋ）は固体状態でのＳｉ、ｈ+は
正孔、Ｓｉ4+（ｓｏｌ．）はエッチング液中に溶け出し
たイオン状態のＳｉを示す。｝ 本発明の実施の形態の半導体装置の製造方法は、上式に
示すように、半導体とエッチング液の界面の正孔濃度が
半導体の溶解速度を決定することに基づき、ｐｎ接合に
逆バイアス電圧がかかるように電圧を印加、即ち、ｐ型
半導体に負の電圧を、ｎ型半導体に正の電圧を印加する
ことによってエネルギーバンド構造を変化させ、エッチ
ングするｎ型半導体中の正孔濃度を減少させることによ
り、エッチング速度を低下させ、エッチング速度を制御
するものである。
解反応は、下式（１）におけるシリコンの例で示すよう
に正孔が関与する。 Ｓｉ（ｂｕｌｋ）＋４ｈ+→Ｓｉ4+（ｓｏｌ．） ・・（１） ｛式中、Ｓｉ（ｂｕｌｋ）は固体状態でのＳｉ、ｈ+は
正孔、Ｓｉ4+（ｓｏｌ．）はエッチング液中に溶け出し
たイオン状態のＳｉを示す。｝ 本発明の実施の形態の半導体装置の製造方法は、上式に
示すように、半導体とエッチング液の界面の正孔濃度が
半導体の溶解速度を決定することに基づき、ｐｎ接合に
逆バイアス電圧がかかるように電圧を印加、即ち、ｐ型
半導体に負の電圧を、ｎ型半導体に正の電圧を印加する
ことによってエネルギーバンド構造を変化させ、エッチ
ングするｎ型半導体中の正孔濃度を減少させることによ
り、エッチング速度を低下させ、エッチング速度を制御
するものである。
【００１５】図１（ａ）、（ｂ）は、本発明の実施の形
態において、半導体基板本体にｐｎ接合を有する半導体
基板のｐｎ接合に、逆バイアス電圧を印加した際の、エ
ッチング液に接した半導体基板のエネルギーバンド構造
の変化を示す説明図で、（ａ）は逆バイアス電圧を印加
前、（ｂ）は逆バイアス電圧を印加後の半導体基板のエ
ネルギーバンド構造である。図中、１３は伝導帯、１４
は価電子帯、１５はフェルミレベル、１７ｎはｎ型半導
体の電子、１７ｐはｐ型半導体の電子、１８ｎはｎ型半
導体の正孔、１８ｐはｐ型半導体の正孔である。
態において、半導体基板本体にｐｎ接合を有する半導体
基板のｐｎ接合に、逆バイアス電圧を印加した際の、エ
ッチング液に接した半導体基板のエネルギーバンド構造
の変化を示す説明図で、（ａ）は逆バイアス電圧を印加
前、（ｂ）は逆バイアス電圧を印加後の半導体基板のエ
ネルギーバンド構造である。図中、１３は伝導帯、１４
は価電子帯、１５はフェルミレベル、１７ｎはｎ型半導
体の電子、１７ｐはｐ型半導体の電子、１８ｎはｎ型半
導体の正孔、１８ｐはｐ型半導体の正孔である。
【００１６】即ち、図１に示すように、ｐ型半導体に負
の電圧を、ｎ型半導体に正の電圧を印加することによっ
て、ｐ型半導体のフェルミレベル１５が下降し、ｎ型半
導体のフェルミレベル１５が上昇するため、ｐ型半導体
では、正孔１８ｐの濃度が増加し、電子１７ｐの濃度が
減少する。一方ｎ型半導体では、正孔１８ｎの濃度が減
少し、電子１７ｎの濃度が増加する。以上のことから、
ｎ型半導体の正孔１８ｎが濃度減少するため、式（１）
の反応が抑制され、エッチング速度が減少し、ｐｎ接合
界面で容易にエッチングを制御できる。
の電圧を、ｎ型半導体に正の電圧を印加することによっ
て、ｐ型半導体のフェルミレベル１５が下降し、ｎ型半
導体のフェルミレベル１５が上昇するため、ｐ型半導体
では、正孔１８ｐの濃度が増加し、電子１７ｐの濃度が
減少する。一方ｎ型半導体では、正孔１８ｎの濃度が減
少し、電子１７ｎの濃度が増加する。以上のことから、
ｎ型半導体の正孔１８ｎが濃度減少するため、式（１）
の反応が抑制され、エッチング速度が減少し、ｐｎ接合
界面で容易にエッチングを制御できる。
【００１７】なお、逆バイアス電圧の電圧値はアバラン
シェブレークダウン電圧以上では、急激に逆方向電流が
流れ出しトンネル電流も流れ出すため、エッチング制御
性が低下する。また、上記電子と正孔の移動は、逆バイ
アス電圧の電圧値に比例するため、上記電圧値を変化さ
せながらウエットエッチングするとエッチング速度が変
化しエッチングを制御することができる。そのため、エ
ッチング初期は、逆バイアス電圧を印加しないか、電圧
値を低く印加し、エッチングの進行に伴い逆バイアス電
圧の電圧値を上昇させながらウエットエッチングすると
エッチング終点を制御しやすくなる。
シェブレークダウン電圧以上では、急激に逆方向電流が
流れ出しトンネル電流も流れ出すため、エッチング制御
性が低下する。また、上記電子と正孔の移動は、逆バイ
アス電圧の電圧値に比例するため、上記電圧値を変化さ
せながらウエットエッチングするとエッチング速度が変
化しエッチングを制御することができる。そのため、エ
ッチング初期は、逆バイアス電圧を印加しないか、電圧
値を低く印加し、エッチングの進行に伴い逆バイアス電
圧の電圧値を上昇させながらウエットエッチングすると
エッチング終点を制御しやすくなる。
【００１８】なお、本発明の実施の形態の半導体装置の
製造方法に用いる製造装置としては、ｐｎ接合を有する
半導体基板のｎ層に接触するエッチング液と、上記ｐｎ
接合に逆バイアス電圧を印加する電源とを備えたものを
用いる。
製造方法に用いる製造装置としては、ｐｎ接合を有する
半導体基板のｎ層に接触するエッチング液と、上記ｐｎ
接合に逆バイアス電圧を印加する電源とを備えたものを
用いる。
【００１９】
【実施例】実施例１．図２（ａ）〜（ｈ）は、本発明の
実施例の半導体装置の製造方法の工程図で、図中、２１
はｎ型ＧａＡｓ（１００）基板本体、２２はｐ型半導体
Ｇａ０．５Ａｌ０．５Ａｓ膜（ｐ層）、２３はｎ型半導
体Ｇａ０．６５Ａｌ０．３５Ａｓ膜（ｎ層）、２４はレ
ジスト、２５スルーホール、２６は電極、２７は配線、
３１はｐｎ接合を有する半導体基板である。
実施例の半導体装置の製造方法の工程図で、図中、２１
はｎ型ＧａＡｓ（１００）基板本体、２２はｐ型半導体
Ｇａ０．５Ａｌ０．５Ａｓ膜（ｐ層）、２３はｎ型半導
体Ｇａ０．６５Ａｌ０．３５Ａｓ膜（ｎ層）、２４はレ
ジスト、２５スルーホール、２６は電極、２７は配線、
３１はｐｎ接合を有する半導体基板である。
【００２０】即ち、ｎ型ＧａＡｓ（１００）基板本体２
１上にｐ型半導体Ｇａ０．５Ａｌ０ ．５Ａｓ膜２２（膜
厚２００ｎｍ〜１０００ｎｍ）を有機金属気相析出法
（ＭＯ―ＣＶＤ）によりエピタキシャル成長させる。
｛図２（ｂ）｝ 引き続き、ＭＯ―ＣＶＤ装置内で連続的にｎ型半導体Ｇ
ａ０．６５Ａｌ０．３ ５Ａｓ膜２３（膜厚１００ｎｍ〜
６００ｎｍ）をｐ型半導体Ｇａ０．５Ａｌ０． ５Ａｓ膜
２２上に有機金属気相析出法（ＭＯ―ＣＶＤ）によりエ
ピタキシャル成長させ半導体基板３１を得る｛図２
（ｃ）｝。エピタキシャル成長方法は分子線エピタキシ
法（ＭＢＥ）、液相エピタキシャル法（ＬＰＥ）、イオ
ンクラスタビーム法（ＩＣＢ）、チョクラルスキー法
（ＣＺ）でも良い。半導体基板３１のｎ型ＧａＡｓ（１
００）基板本体２１の裏面にレジスト２４を塗布し｛図
２（ｄ）｝、パターニングした｛図２（ｅ）｝後、基板
ＧａＡｓ２１をエッチング（ＲＩＥ等のドライエッチン
グ方法でもよい）し、スルーホール２５を形成する｛図
２（ｆ）｝。スルーホール２５はｐ型半導体Ｇａ０．５
Ａｌ ０．５Ａｓ膜２２と接触するように停止させる。ス
ルーホール２５内を金メッキし電極２６を取り出し｛図
２（ｇ）｝、ワイヤボンドにより配線２７を形成する
｛図２（ｈ）｝。
１上にｐ型半導体Ｇａ０．５Ａｌ０ ．５Ａｓ膜２２（膜
厚２００ｎｍ〜１０００ｎｍ）を有機金属気相析出法
（ＭＯ―ＣＶＤ）によりエピタキシャル成長させる。
｛図２（ｂ）｝ 引き続き、ＭＯ―ＣＶＤ装置内で連続的にｎ型半導体Ｇ
ａ０．６５Ａｌ０．３ ５Ａｓ膜２３（膜厚１００ｎｍ〜
６００ｎｍ）をｐ型半導体Ｇａ０．５Ａｌ０． ５Ａｓ膜
２２上に有機金属気相析出法（ＭＯ―ＣＶＤ）によりエ
ピタキシャル成長させ半導体基板３１を得る｛図２
（ｃ）｝。エピタキシャル成長方法は分子線エピタキシ
法（ＭＢＥ）、液相エピタキシャル法（ＬＰＥ）、イオ
ンクラスタビーム法（ＩＣＢ）、チョクラルスキー法
（ＣＺ）でも良い。半導体基板３１のｎ型ＧａＡｓ（１
００）基板本体２１の裏面にレジスト２４を塗布し｛図
２（ｄ）｝、パターニングした｛図２（ｅ）｝後、基板
ＧａＡｓ２１をエッチング（ＲＩＥ等のドライエッチン
グ方法でもよい）し、スルーホール２５を形成する｛図
２（ｆ）｝。スルーホール２５はｐ型半導体Ｇａ０．５
Ａｌ ０．５Ａｓ膜２２と接触するように停止させる。ス
ルーホール２５内を金メッキし電極２６を取り出し｛図
２（ｇ）｝、ワイヤボンドにより配線２７を形成する
｛図２（ｈ）｝。
【００２１】図３（ａ）、（ｂ）は、本発明の実施例の
半導体装置の製造方法に用いる製造装置の説明図であ
り、（ａ）は半導体基板のｎ層をエッチング液に接触さ
せる前の状態、（ｂ）は半導体基板のｎ層をエッチング
液に接触させた状態である。図中、３１は半導体基板、
３２は電源、３３は参照電極、３４はエッチング液、３
７はエッチング液を有する容器で、壁面に貫通孔（窓）
３６を設け、窓３６は扉３５により開閉可能である。即
ち、電極２６をｐｎ接合を有する半導体基板３１の裏面
より取り出し、エッチング液を有する容器３７の壁面に
設けた貫通孔３６を塞ぐように、半導体基板３１を、上
記容器３７の外側からｎ層面を上記貫通孔３６側にして
装着する。半導体基板３１裏面に設けた電極２６より取
り出した配線２７を参照電極３３（Ａｇ／ＡｇＣｌ）と
結線し、参照電極３３（Ａｇ／ＡｇＣｌ）をエッチング
槽内にセッティングする。半導体基板の裏面に設けた電
極２６と参照電極３３との配線２７途中には電源３２を
設置する。エッチング容器３７にエッチング液３４（酒
石酸：過酸化水素＝２０：１の混合溶液）を入れ、扉３
５を上へ引いて開け、ｐｎ接合を有する半導体基板３１
のｎ型Ｇａ０．６５Ａｌ０．３５Ａｓ膜をエッチング液
３４と接触させる。
半導体装置の製造方法に用いる製造装置の説明図であ
り、（ａ）は半導体基板のｎ層をエッチング液に接触さ
せる前の状態、（ｂ）は半導体基板のｎ層をエッチング
液に接触させた状態である。図中、３１は半導体基板、
３２は電源、３３は参照電極、３４はエッチング液、３
７はエッチング液を有する容器で、壁面に貫通孔（窓）
３６を設け、窓３６は扉３５により開閉可能である。即
ち、電極２６をｐｎ接合を有する半導体基板３１の裏面
より取り出し、エッチング液を有する容器３７の壁面に
設けた貫通孔３６を塞ぐように、半導体基板３１を、上
記容器３７の外側からｎ層面を上記貫通孔３６側にして
装着する。半導体基板３１裏面に設けた電極２６より取
り出した配線２７を参照電極３３（Ａｇ／ＡｇＣｌ）と
結線し、参照電極３３（Ａｇ／ＡｇＣｌ）をエッチング
槽内にセッティングする。半導体基板の裏面に設けた電
極２６と参照電極３３との配線２７途中には電源３２を
設置する。エッチング容器３７にエッチング液３４（酒
石酸：過酸化水素＝２０：１の混合溶液）を入れ、扉３
５を上へ引いて開け、ｐｎ接合を有する半導体基板３１
のｎ型Ｇａ０．６５Ａｌ０．３５Ａｓ膜をエッチング液
３４と接触させる。
【００２２】次に、温度２０℃でエッチングを開始す
る。電源３２によりｐ型半導体を負、ｎ型半導体を正と
して電圧１．５Ｖを印加する。電圧はエッチング速度を
調整するために変化させても良い。ただし、ｐｎ接合の
アバランシェブレークダウン電圧未満とする。
る。電源３２によりｐ型半導体を負、ｎ型半導体を正と
して電圧１．５Ｖを印加する。電圧はエッチング速度を
調整するために変化させても良い。ただし、ｐｎ接合の
アバランシェブレークダウン電圧未満とする。
【００２３】本実施例において、エッチングストップ層
（ＥＳＬ）を形成することなしにエッチングを目的の領
域で停止することが可能となった。また、貫通孔３６が
ｎ層の被エッチング領域に相当するため、マスクが不要
となる。
（ＥＳＬ）を形成することなしにエッチングを目的の領
域で停止することが可能となった。また、貫通孔３６が
ｎ層の被エッチング領域に相当するため、マスクが不要
となる。
【００２４】本発明の半導体装置の製造方法に用いる製
造装置は、本実施例に限定されるものではなく、例えば
図３において、容器３７の壁面に貫通孔３６を設けない
場合は、ｎ層表面にマスクを設けた半導体基板をエッチ
ング液に浸漬してエッチングを行ったり、または表面に
マスクを設けた半導体基板のｎ層をエッチング液表面に
接触させてエッチングを行うことにより、所期目的を達
成することができる。
造装置は、本実施例に限定されるものではなく、例えば
図３において、容器３７の壁面に貫通孔３６を設けない
場合は、ｎ層表面にマスクを設けた半導体基板をエッチ
ング液に浸漬してエッチングを行ったり、または表面に
マスクを設けた半導体基板のｎ層をエッチング液表面に
接触させてエッチングを行うことにより、所期目的を達
成することができる。
【００２５】実施例２．実施例１において、電源により
ｐ型半導体に負の電圧を、ｎ型半導体に正の電圧を印加
する際に、エッチング開始時には電圧を０．５Ｖに設定
し、その後０．１Ｖ／ｓｅｃで電圧を増加させながらエ
ッチングを行う他は実施例１と同様にして半導体装置を
製造する。この時、エッチング開始時の電圧が０Ｖでも
よい。電圧増加速度は、エッチング速度を調整するため
に変化させるが、最終電圧がｐｎ接合のアバランシェブ
レークダウン電圧未満であるようにする。また、電圧は
減少させても良い。ただし、初期電圧がｐｎ接合のアバ
ランシェブレークダウン電圧を超えないようにする。本
実施例においては、エッチング速度調整が容易となり、
さらにエッチングを目的の領域で停止することが容易と
なった。
ｐ型半導体に負の電圧を、ｎ型半導体に正の電圧を印加
する際に、エッチング開始時には電圧を０．５Ｖに設定
し、その後０．１Ｖ／ｓｅｃで電圧を増加させながらエ
ッチングを行う他は実施例１と同様にして半導体装置を
製造する。この時、エッチング開始時の電圧が０Ｖでも
よい。電圧増加速度は、エッチング速度を調整するため
に変化させるが、最終電圧がｐｎ接合のアバランシェブ
レークダウン電圧未満であるようにする。また、電圧は
減少させても良い。ただし、初期電圧がｐｎ接合のアバ
ランシェブレークダウン電圧を超えないようにする。本
実施例においては、エッチング速度調整が容易となり、
さらにエッチングを目的の領域で停止することが容易と
なった。
【００２６】実施例３．実施例１において、電源により
ｐ型半導体に負の電圧を、ｎ型半導体に正の電圧を印加
する際に、電圧をパルス状に印加させながらエッチング
を行う他は実施例１と同様にして半導体装置を製造す
る。電圧印加のオン・オフを１ｓｅｃ間隔で行う。電圧
印加のオン・オフ間隔は、エッチング速度調整として変
化させても良い。本実施例においては、電圧をパルス状
に印加することにより、エッチング速度を極端に減少さ
せることなく、エッチング速度を制御できることができ
る。
ｐ型半導体に負の電圧を、ｎ型半導体に正の電圧を印加
する際に、電圧をパルス状に印加させながらエッチング
を行う他は実施例１と同様にして半導体装置を製造す
る。電圧印加のオン・オフを１ｓｅｃ間隔で行う。電圧
印加のオン・オフ間隔は、エッチング速度調整として変
化させても良い。本実施例においては、電圧をパルス状
に印加することにより、エッチング速度を極端に減少さ
せることなく、エッチング速度を制御できることができ
る。
【００２７】実施例４．上記実施例１〜３におけるエッ
チング液として、硫酸またはクエン酸を用いてエッチン
グを行う他は実施例１〜３と同様にして半導体装置を製
造する。また、反応を促進するために、過酸化水素をエ
ッチング溶液に添加してエッチングを行う。リン酸とフ
ッ酸、塩酸とフッ酸、硫酸とフッ酸、酒石酸とフッ酸、
酢酸とフッ酸、蟻酸とフッ酸の組み合わせでも良い。た
だし、この場合のフッ酸濃度は５％〜８０％とする必要
がある。フッ酸濃度が低過ぎるとｎ層のエッチング速度
が極端に減少し、高すぎるとエッチレート速度が早過ぎ
てエッチング速度の制御が困難になる。酸同士の混合エ
ッチング溶液に反応を促進するために過酸化水素を加え
ても良い。また、エッチング速度を低減させるために水
または水酸化ナトリウム、フッ化アンモニウムで希釈し
ても良い。本実施例においては、上記実施例と同様の効
果が得られる。
チング液として、硫酸またはクエン酸を用いてエッチン
グを行う他は実施例１〜３と同様にして半導体装置を製
造する。また、反応を促進するために、過酸化水素をエ
ッチング溶液に添加してエッチングを行う。リン酸とフ
ッ酸、塩酸とフッ酸、硫酸とフッ酸、酒石酸とフッ酸、
酢酸とフッ酸、蟻酸とフッ酸の組み合わせでも良い。た
だし、この場合のフッ酸濃度は５％〜８０％とする必要
がある。フッ酸濃度が低過ぎるとｎ層のエッチング速度
が極端に減少し、高すぎるとエッチレート速度が早過ぎ
てエッチング速度の制御が困難になる。酸同士の混合エ
ッチング溶液に反応を促進するために過酸化水素を加え
ても良い。また、エッチング速度を低減させるために水
または水酸化ナトリウム、フッ化アンモニウムで希釈し
ても良い。本実施例においては、上記実施例と同様の効
果が得られる。
【００２８】実施例５．実施例１〜３における半導体材
料として、ｐｎ接合を有するインジウム燐（ＩｎＰ）、
インジウムガリウム燐（ＩｎＧａＰ）、ガリウムアルミ
燐（ＧａＡｌＰ）、Ｓｉ、アルミガリウムインジウム燐
（ＡｌＧａＩｎＰ）、窒化ガリウム（ＧａＮ）を用いて
エッチングを行う他は実施例１〜３と同様にして半導体
装置を製造する。本実施例においては、上記実施例と同
様の効果が得られる。
料として、ｐｎ接合を有するインジウム燐（ＩｎＰ）、
インジウムガリウム燐（ＩｎＧａＰ）、ガリウムアルミ
燐（ＧａＡｌＰ）、Ｓｉ、アルミガリウムインジウム燐
（ＡｌＧａＩｎＰ）、窒化ガリウム（ＧａＮ）を用いて
エッチングを行う他は実施例１〜３と同様にして半導体
装置を製造する。本実施例においては、上記実施例と同
様の効果が得られる。
【００２９】
【発明の効果】本発明の第１の半導体装置の製造方法
は、基板本体上にｐ層とｎ層とをこの順に設けたｐｎ接
合を有する半導体基板の上記ｐｎ接合に、逆バイアス電
圧を印加しながら上記ｎ層をウエットエッチングする方
法で、ｐｎ接合のｎ層側でウエットエッチングの停止を
容易に制御できるという効果がある。
は、基板本体上にｐ層とｎ層とをこの順に設けたｐｎ接
合を有する半導体基板の上記ｐｎ接合に、逆バイアス電
圧を印加しながら上記ｎ層をウエットエッチングする方
法で、ｐｎ接合のｎ層側でウエットエッチングの停止を
容易に制御できるという効果がある。
【００３０】本発明の第２の半導体装置の製造方法は、
上記第１の半導体装置の製造方法において、逆バイアス
電圧の電圧値はアバランシェブレークダウン電圧未満の
方法で、ｐｎ接合のｎ層側でウエットエッチングの停止
を容易に制御できるという効果がある。
上記第１の半導体装置の製造方法において、逆バイアス
電圧の電圧値はアバランシェブレークダウン電圧未満の
方法で、ｐｎ接合のｎ層側でウエットエッチングの停止
を容易に制御できるという効果がある。
【００３１】本発明の第３の半導体装置の製造方法は、
上記第１または第２の半導体装置の製造方法において、
逆バイアス電圧の電圧値を変化させながらウエットエッ
チングする方法で、ｐｎ接合のｎ層側でウエットエッチ
ングの停止をさらに容易に制御できるという効果があ
る。
上記第１または第２の半導体装置の製造方法において、
逆バイアス電圧の電圧値を変化させながらウエットエッ
チングする方法で、ｐｎ接合のｎ層側でウエットエッチ
ングの停止をさらに容易に制御できるという効果があ
る。
【００３２】本発明の第４の半導体装置の製造方法は、
上記第３の半導体装置の製造方法において、逆バイアス
電圧の電圧値を上昇させながらウエットエッチングする
方法で、ｐｎ接合のｎ層側でウエットエッチングの停止
をさらに容易に制御できるという効果がある。
上記第３の半導体装置の製造方法において、逆バイアス
電圧の電圧値を上昇させながらウエットエッチングする
方法で、ｐｎ接合のｎ層側でウエットエッチングの停止
をさらに容易に制御できるという効果がある。
【００３３】本発明の第１の半導体装置の製造装置は、
ｐｎ接合を有する半導体基板のｎ層に接触するエッチン
グ液と、上記ｐｎ接合に逆バイアス電圧を印加する電源
とを備え、上記第１ないし第４のいずれかの半導体装置
の製造方法に用いるもので、ｐｎ接合のｎ層側でウエッ
トエッチングの停止を容易に制御できるという効果があ
る。
ｐｎ接合を有する半導体基板のｎ層に接触するエッチン
グ液と、上記ｐｎ接合に逆バイアス電圧を印加する電源
とを備え、上記第１ないし第４のいずれかの半導体装置
の製造方法に用いるもので、ｐｎ接合のｎ層側でウエッ
トエッチングの停止を容易に制御できるという効果があ
る。
【００３４】本発明の第２の半導体装置の製造装置は、
上記第１の半導体装置の製造装置において、エッチング
液を有する容器の壁面に設けた貫通孔に、ｐｎ接合を有
する半導体基板のｎ層面を上記エッチング液側にして外
側から装着することにより、ｎ層にエッチング液を接触
させるもので、ｐｎ接合のｎ層側でウエットエッチング
の停止を容易に制御できるという効果がある。
上記第１の半導体装置の製造装置において、エッチング
液を有する容器の壁面に設けた貫通孔に、ｐｎ接合を有
する半導体基板のｎ層面を上記エッチング液側にして外
側から装着することにより、ｎ層にエッチング液を接触
させるもので、ｐｎ接合のｎ層側でウエットエッチング
の停止を容易に制御できるという効果がある。
【図１】 本発明の実施の形態において、半導体基板の
ｐｎ接合に、逆バイアス電圧を印加した際の、エッチン
グ液に接した半導体基板のエネルギーバンド構造の変化
を示す説明図である。
ｐｎ接合に、逆バイアス電圧を印加した際の、エッチン
グ液に接した半導体基板のエネルギーバンド構造の変化
を示す説明図である。
【図２】 本発明の実施例の半導体の製造方法の工程図
である。
である。
【図３】 本発明の実施例の半導体装置の製造方法に用
いる製造装置の説明図である。
いる製造装置の説明図である。
【図４】 従来のウエットエッチングにより得られた電
流ストライプ構造を有する半導体レーザ装置の断面図で
ある。
流ストライプ構造を有する半導体レーザ装置の断面図で
ある。
１３ 伝導帯、１４ 価電子帯、１５ フェルミレベ
ル、２１ 基板本体、２２ ｐ層、２３ ｎ層、２６
電極、３１ 半導体基板、３２ 電源、３３ 参照電
極、３４ エッチング液、３５ 扉、３６ 窓。
ル、２１ 基板本体、２２ ｐ層、２３ ｎ層、２６
電極、３１ 半導体基板、３２ 電源、３３ 参照電
極、３４ エッチング液、３５ 扉、３６ 窓。
Claims (6)
- 【請求項１】 基板本体上にｐ層とｎ層とをこの順に設
けたｐｎ接合を有する半導体基板の上記ｐｎ接合に、逆
バイアス電圧を印加しながら上記ｎ層をウエットエッチ
ングする半導体装置の製造方法。 - 【請求項２】 逆バイアス電圧の電圧値はアバランシェ
ブレークダウン電圧未満であることを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 逆バイアス電圧の電圧値を変化させなが
らウエットエッチングすることを特徴とする請求項１ま
たは請求項２に記載の半導体装置の製造方法。 - 【請求項４】 逆バイアス電圧の電圧値を上昇させなが
らウエットエッチングすることを特徴とする請求項３に
記載の半導体装置の製造方法。 - 【請求項５】 ｐｎ接合を有する半導体基板のｎ層に接
触するエッチング液と、上記ｐｎ接合に逆バイアス電圧
を印加する電源とを備え、請求項１ないし請求項４のい
ずれかの半導体装置の製造方法に用いる半導体装置の製
造装置。 - 【請求項６】 エッチング液を有する容器の壁面に設け
た貫通孔を塞ぐように、ｐｎ接合を有する半導体基板
を、上記容器の外側から上記ｎ層面を上記貫通孔側にし
て装着することにより、上記ｎ層に上記エッチング液を
接触させることを特徴とする請求項５に記載の半導体装
置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063416A JP2002270572A (ja) | 2001-03-07 | 2001-03-07 | 半導体装置の製造方法およびこれに用いる製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063416A JP2002270572A (ja) | 2001-03-07 | 2001-03-07 | 半導体装置の製造方法およびこれに用いる製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270572A true JP2002270572A (ja) | 2002-09-20 |
Family
ID=18922414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063416A Pending JP2002270572A (ja) | 2001-03-07 | 2001-03-07 | 半導体装置の製造方法およびこれに用いる製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212718A (ja) * | 2004-11-02 | 2010-09-24 | Regents Of The Univ Of California | 電解質に対する半導体構造の局部的な電気化学的ポテンシャルの改変による光電気化学（ｐｅｃ）的エッチングの制御 |
-
2001
- 2001-03-07 JP JP2001063416A patent/JP2002270572A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212718A (ja) * | 2004-11-02 | 2010-09-24 | Regents Of The Univ Of California | 電解質に対する半導体構造の局部的な電気化学的ポテンシャルの改変による光電気化学（ｐｅｃ）的エッチングの制御 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9214342B2 (en) | Method for producing compound semiconductor crystal, method for producing electronic device, and semiconductor wafer | |
| US20030042496A1 (en) | Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device | |
| JP2000164926A (ja) | 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法 | |
| USRE36185E (en) | Method of fabricating Group III-V compound semiconductor devices using selective etching | |
| JPS6343387A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2010287805A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2002270572A (ja) | 半導体装置の製造方法およびこれに用いる製造装置 | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2003158113A (ja) | 半導体装置の製造方法およびエッチング装置 | |
| JP4151247B2 (ja) | 半導体装置の製造方法およびこれに用いる半導体装置の製造装置 | |
| JP3736319B2 (ja) | 半導体装置の製造方法 | |
| JP2003218087A (ja) | 半導体装置の製造方法 | |
| JP2003249481A (ja) | 半導体装置の製造方法 | |
| JPH05190970A (ja) | 半導体レーザの製造方法 | |
| JP2002151792A (ja) | 半導体レーザ装置およびその製造方法 | |
| US20220285585A1 (en) | Semiconductor structures and manufacturing methods thereof | |
| US20220262933A1 (en) | Semiconductor structures and manufacturing methods thereof | |
| JP2002353500A (ja) | 半導体発光素子およびその製造方法 | |
| JP2005038873A (ja) | 窒化物系化合物半導体デバイスの製造方法および窒化物系化合物半導体デバイス | |
| JPS6233310B2 (ja) | ||
| JPS62179790A (ja) | 半導体レ−ザ | |
| JP2567066B2 (ja) | 半導体発光素子の製造方法 | |
| JPS60187057A (ja) | 半導体装置 | |
| JP2008028093A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2004047621A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040708 |