JP2002261640A - Ｆｍステレオ受信機のディエンファシス切替回路 - Google Patents

Abstract

(57)【要約】 【課題】仕向地に応じてディファンシス回路の内部の出
力インピーダンスを変え、ディエンファシス回路のディ
エンファシス定数を変える。 【解決手段】本発明はＬ信号及びＲ信号を取り出す第１
電流ミラー回路３０と第２電流ミラー回路３５に２つの
ディエンファシス定数を有する第１及びディエンファシ
ス回路４０、４５を接続し、制御トランジスタ５０、５
１、５２にて前記第１及び第２ディエンファシス回路４
０、４５の出力インピーダンスを変え、ディエンファシ
ス定数を変える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディエンファシス
定数を仕向地に応じて切替えられるＦＭステレオ受信機
のディエンファシス切替回路に関する。

【０００２】

【従来の技術】ＦＭステレオ放送では音質を高めるため
に、送信側では送信信号の高域周波数を高めるエンファ
シスが行われ、受信側では前記高められた高域周波数を
元に戻すディエンファシスが行われている。

【０００３】図２は一般的なＦＭステレオ受信機のブロ
ック図である。アンテナ１にＦＭチューナ２が接続さ
れ、前記ＦＭチューナ２にはパイロット信号を検出する
ＰＬＬ回路３及びデコーダ回路４が接続されている。

【０００４】前記アンテナ１にＦＭステレオ放送信号が
受信されると、ＦＭチューナ２よりコンポジット信号が
復調される。前記コンポジット信号のうちパイロット信
号はＰＬＬ回路３に加えられ、該ＰＬＬ回路３で逓倍さ
れ３８ＫＨＺ副搬送波に変換される。前記変換された３
８ＫＨＺ副搬送波信号はステレオ切替回路５に加わえら
れ、１８０度位相をずらした３８ＫＨＺ副搬送波をデコ
ーダ４に加える。

【０００５】デコーダ回路４にはＦＭチューナ２で復調
されたコンポジット信号及び前記３８ＫＨＺ副搬送波信
号が加えられる。デコーダ回路４では前記コンポジット
信号より主信号（Ｌ+Ｒ）と副信号（Ｌ−Ｒ）及び副信
号-（Ｌ−Ｒ）が取り出され、前記主信号（Ｌ+Ｒ）と副
信号（Ｌ-Ｒ）及び前記主信号（Ｌ+Ｒ）と副信号-（Ｌ-
Ｒ）とがマトリックスされ、デコーダ回路回路４からＬ
信号とＲ信号を検出する。

【０００６】図３は従来のデコーダ回路４である。第１
トランジスタ１０と第２トランジスタ１１のベース電極
は前記ＦＭチューナ回路２に接続されコンポジット信号
が加えられる。前記第１トランジスタ１０と第２トラン
ジスタ１１のエミッタ電極は抵抗１２及び抵抗１３を介
して結合され、さらに抵抗１２と抵抗１３の結合点とア
ース間に抵抗１４を接続し、抵抗マトリックス回路ＲＭ
を形成している。

【０００７】第３トランジスタ１５と第６トランジスタ
１８のベース電極にはＰＬＬ回路３よりの第１の３８Ｋ
ＨＺ副搬送波が加えられ、第４トランジスタ１６と第５
トランジスタ１７のベース電極には第１の３８ＫＨＺ副
搬送波と位相を１８０度ずらした第２の３８ＫＨＺ副搬
送波が加えられる。前記第３トランジスタ１５と第４ト
ランジスタ１６のエミッタ電極は接続され前記第１トラ
ンジスタ１０のコレクタ電極に接続されている。また前
記第５トランジスタ１７と第６トランジスタ１８のエミ
ッタ電極も接続され前記第２トランジスタ１１のコレク
タ電極に接続されている。

【０００８】さらに前記第３トランジスタ１５と第５ト
ランジスタ１７のコレクタ電極は結合され、また前記第
４トランジスタ１６と第６トランジスタ１８のコレクタ
電極も結合されている。

【０００９】第7トランジスタ１９と第８トランジスタ
２０はベース電極どうしが結合されると共に第８トラン
ジスタ２０のベース電極とコレクタ電極も結合され電流
ミラー回路を構成する。前記第7トランジスタ１９のコ
レクタ電極にはＬ信号を取り出すＬ信号出力端子Ｌｏｕ
ｔが接続されており、且つ前記コレクタ電極とアース間
にはディエンンファシス回路２３ａを構成する抵抗２４
ａとコンデンサ２５ａが接続されている。さらに第８ト
ランジスタ２０の結合されたベース電極とコレクタ電極
は第３トランジスタ１５及び第５トランジスタ１７のコ
レクタ電極に接続された端子Ａに結合されている。

【００１０】同様に第９トランジスタ２１と第１０トラ
ンジスタ２２はベース電極どうしを結合すると共に第９
トランジスタ２１のベース電極とコレクタ電極を結合し
電流ミラー回路を構成する。前記第１０トランジスタ２
２のコレクタ電極にはＲ信号を取り出すＲ信号出力端子
Ｒｏｕｔが接続されており、且つ前記コレクタ電極とア
ース間にはディエンンファシス回路２３ｂを構成する抵
抗２４ｂとコンデンサ２５ｂが接続されている。さらに
第９トランジスタ２１の結合されたベース電極とコレク
タ電極は第４トランジスタ１６及び第６トランジスタ１
８のコレクタ電極に接続された端子Ｂに結合されてい
る。

【００１１】前述したように、ＦＭチューナ２で復調さ
れたコンポジト信号のうちパイロット信号は逓倍され３
８ＫＨＺの１８０度位相を異にする副搬送波信号として
取り出される。前記副搬送波信号は夫々第３トランンジ
スタ１５と第６トランンジスタ１８及び第４トランンジ
スタ１６と第５トランンジスタ１７のベースに加える。

【００１２】一方コンポジット信号は第１トランンジス
タ１０及び第２トランジスタ１１のベースに加わる。第
１トランジスタ１０および第２トランジスタ１１のエミ
ッタには抵抗１２、抵抗１３と抵抗１４とよりなる抵抗
マトリックス回路ＲＭが接続されているので、前記第３
トランジスタ１５のコレクタ電極と第５トランジスタ１
７のコレクタ電極が接続された端子Ａ及び前記第４トラ
ンジスタ１６のコレクタ電極と第６トランジスタ１８の
コレクタ電極が接続されたコレクタ端子Ｂに夫々主信号
Ｌ+Ｒが取り出される。

【００１３】また前記３８ＫＨＺ副搬送波により端子Ａ
に差信号（Ｌ-Ｒ）が取り出され、第１０トランジスタ
２２の端子Ｂに差信号-（Ｌ-Ｒ）が取り出される。前記
主信号Ｌ+Ｒと差信号（Ｌ-Ｒ）は加えられ、ミラー回路
を構成する第７トランジスタ１９のコレクタ電極にＬ信
号が取り出される。同様に前記主信号Ｌ+Ｒと差信号-
（Ｌ-Ｒ）は加えられ、ミラー回路を構成する第１０ト
ランジスタ２２のコレクタ電極にＲ信号が取り出され
る。

【００１４】前記取り出されたＬ信号及びＲ信号は抵抗
２４ａ、２４ｂ及びコンデンサ２５ａ、２５ｂで構成さ
れるディエンファシス回路２３ａ、２３ｂでディエンフ
ァシスされ端子ＬｏｕｔからＬ信号が取り出され、Ｒ端
子からＲ信号が取り出される。

【００１５】

【発明が解決しようとする課題】前述したように、ＦＭ
放送は送信側で送信信号の高域周波数を高めるエンファ
シスが行われ、受信側で受信信号を元の周波数特性に戻
すためディエンファシスが行われている。しかし国によ
ってエンファシス定数が５０μＳと７５μＳとがあるの
で、仕向地毎にディエンファシス定数を変える必要があ
る。従来は出力インピーダンスＲが一定のため外付けコ
ンデンサの容量値を仕向地毎に変えているので不便であ
った。

【００１６】

【課題を解決するための手段】本発明はエミッタ電極に
抵抗マトリックス回路が接続され、ベース電極に夫々コ
ンポジット信号が加えられる第１トランジスタと第２ト
ランジスタと、結合された電極が前記第１トランジスタ
のコレクタ電極に接続され、且つベース電極に位相を異
にする副搬送波信号が加えられる第３トランジスタと第
４トランジスタと、結合されたエミッタ電極が前記第２
トランジスタのコレクタ電極に接続され、且つベース電
極に位相を異にする副搬送波信号が加えられる第５トラ
ンジスタ及び第６トランジスタと、前記第３トランジス
タ及び第５トランジスタのコレクタ電極に接続されＬ信
号と取出す第１電流ミラー回路と、前記第４トランジス
タ及び第６トランジスタのコレクタ電極に接続されＲ信
号を取り出す第２電流ミラー回路と、前記第１電流ミラ
ー回路及び第２電流ミラー回路に接続された２つのディ
エンファシス定数を有するディエンファシス回路とより
なり、制御トランジスタにて前記ディエンファシス回路
のディエンファシス定数を変えることができるようにし
たＦＭステレオ受信機のディエンファシス切替回路を提
供する。

【００１７】本発明は第１電流ミラー回路を結合された
ベース電極とコレクタ電極が前記第３トランジスタ及び
第５トランジスタのコレクタ電極に接続された第１電流
ミラートランジスタと、前記第１電流ミラートランジス
タとベース電極が結合され構成する第２電流ミラートラ
ンジスタ及び第３電流ミラートランジスタとで構成し、
第２電流ミラー回路を結合されたベース電極とコレクタ
電極が前記第４トランジスタ及び第６トランジスタのコ
レクタ電極に接続された第４電流ミラートランジスタ
と、前記第４電流ミラートランジスタとベース電極が結
合され構成する第５電流ミラートランジスタ及び第６電
流ミラートランジスタとで構成し、前記第２電流ミラー
トランジスタのコレクタとアース間に接続され第１コン
デンサと共にディエンファシス回路を構成する第１抵抗
と、前記第３電流ミラートランジスタのコレクタとアー
ス間に接続され第１コンデンサと共に第１ディエンファ
シス回路を構成する第２抵抗と、前記第５電流ミラート
ランジスタのコレクタとアース間に接続され第２コンデ
ンサと共にディエンファシス回路を構成する第３抵抗
と、前記第６電流ミラートランジスタのコレクタとアー
ス間に接続され第２コンデンサと共に第２ディエンファ
シス回路を構成する第４抵抗と、制御入力信号によって
ＯＮ・ＯＦＦされる第１制御トランジスタと、該第１制
御トランジスタによりＯＮ・ＯＦＦされ前記第１抵抗と
第２抵抗の非アース端子を結合・非結合する第２制御ト
ランジスタと、前記第１制御トランジスタによりＯＮ・
ＯＦＦされ前記第３抵抗と第４抵抗の非アース端子を結
合・非結合する第３制御トランジスタとよりなり、前記
第１制御トランジスタ、第２制御トランジスタ及び第３
制御トランジスタのＯＮ・ＯＦＦにより第１ディエンフ
ァシス回路及び第２ディエンファシス回路のディエンフ
ァシス定数を変更出来るようにしたＦＭステレオ受信機
のディエンファシス切替回路を提供する。

【００１８】

【発明の実施の形態】本発明のＦＭステレオ受信機のデ
ィエンファシス切替回路を図１及び図２に従って説明す
る。尚、従来と同一構成部分は同一番号を付す。

【００１９】図１において、第１トランジスタ１０と第
２トランジスタ１１のベース電極にはＦＭチューナ回路
２で復調されたコンポジット信号が加えられる。前記第
１トランジスタ１０と第２トランジスタ１１とのエミッ
タ電極は抵抗１２及び抵抗１３を介して結合され、前記
抵抗１２と抵抗１３の結合点とアース間に抵抗１４を接
続し、抵抗マトリックス回路ＭＲを形成している。

【００２０】第３トランジスタ１５と第６トランジスタ
１８のベース電極にはＰＬＬ回路でパイロット信号を逓
倍し得た第１の３８ＫＨＺ副搬送波が加えられ、第４ト
ランジスタ１６と第５トランジスタ１７のベース電極に
は第１の３８ＫＨＺ副搬送波と位相を１８０度ずらした
第２の３８ＫＨＺ副搬送波が加えられる。前記第３トラ
ンジスタ１５と第４トランジスタ１６のエミッタ電極は
接続され前記第１トランジスタ１０のコレクタ電極に接
続されている。また前記第５トランジスタ１７と第６ト
ランジスタ１８のエミッタ電極も接続され前記第２トラ
ンジスタ１１のコレクタ電極に接続されている。

【００２１】さらに前記第３トランジスタ１５と第５ト
ランジスタ１７のコレクタ電極は結合され、また前記第
４トランジスタ１６と第６トランジスタ１８のコレクタ
電極も結合されている。

【００２２】第１電流ミラー回路３０はベース電極とコ
レクタ電極とが結合された第１電流ミラートランジスタ
３１と該第１電流ミラートランジスタ３１にベース電極
が接続された第２電流ミラートランジスタ３２及び第３
電流ミラートランジスタ３３とよりなる。前記第１電流
ミラートランジスタ３１のコレクタは前記第３トランジ
スタ１５と第５トランジスタ１７のコレクタが結合され
た端子Ａに接続されている。さらに第２電流ミラートラ
ンジスタ３２のコレクタにＬ信号を取り出すＬ端子が接
続されている。

【００２３】第２電流ミラー回路３５は第１電流ミラー
回路３０と同様にベース電極とコレクタ電極とが結合さ
れた第４電流ミラートランジスタ３６と該第４電流ミラ
ートランジスタ３６にベース電極が接続された第５電流
ミラートランジスタ３７と第６電流ミラートランジスタ
３８とよりなる。前記第４電流ミラートランジスタ３６
のコレクタは前記第４トランジスタ１６と第６トランジ
スタ１８のコレクタが結合された端子に接続されてい
る。さらに第５電流ミラートランジスタ３７のコレクタ
にＲ信号を取り出すＲ端子が接続されている。

【００２４】第１ディエンファシス回路４０は前記第２
電流ミラートランジスタ３２のコレクタとアース間に接
続された第１抵抗４１と、第３電流ミラートランジスタ
３３のコレクタとアース間に接続された第２抵抗４２及
びコンデンサ４３よりなる。

【００２５】第２ディエンファシス回路４５は前記第５
電流ミラートランジスタ３７のコレクタとアース間に接
続された第３抵抗４６と、第６電流ミラートランジスタ
３８のコレクタとアース間に接続された第４抵抗４７及
びコンデンサ４８よりなる。

【００２６】前記第１ディファエンシス回路４０の第１
抵抗４１と第２ディファエンシス回路４５の第３抵抗４
６とは同一抵抗値を有し、前記第１ディファエンシス回
路４０の第２抵抗４２と前記第２ディファエンシス回路
４５の第４抵抗４７とは同一抵抗値をなす。そして第２
抵抗４２と第４抵抗４７の抵抗値は第１抵抗４１と第３
抵抗４６の抵抗値の２倍の抵抗値を有する。

【００２７】第１制御トランジスタ５０は制御入力信号
がハイレベル（以下Ｈレベルという）のときＯＮされ
る。第２制御トランジスタ５１のエミッタ電極とコレク
タ電極は前記第１抵抗４１と第２抵抗４２の非アース側
に接続されており、前記第２制御トランジスタ５１は第
１制御トランジスタ５０がＯＦＦされたときＯＮされ前
記第１抵抗４１と抵抗４２とが並列接続される。

【００２８】第３制御トランジスタ５２のエミッタ電極
とコレクタ電極は前記第１抵抗４６と第２抵抗４７の非
アース側に接続されており、前記第３制御トランジスタ
５２は第１制御トランジスタ５０がＯＦＦされたときＯ
Ｎされ前記第３抵抗４６と抵抗４７とが並列接続され
る。

【００２９】第２制御トランジスタ５１と第３制御トラ
ンジスタ５２がＯＦＦされたときは、第１抵抗４１とコ
ンデンサ４３とが第１ディエンファシス回路４０を構成
し、第３抵抗４６とコンデンサ４８とが第２ディエンフ
ァシス回路４５を構成する。又第４制御トランジスタ５
３と第５トランジスタ５４は同様に制御入力信号がＨレ
ベルのときＯＮされ前記第２抵抗４２及び第４抵抗４６
を短絡する。

【００３０】図２に示すように、ＦＭチューナ２で復調
されたコンポジト信号のうちパイロット信号はＰＬＬ回
路３で逓倍され３８ＫＨＺの１８０度位相を異にする副
搬送波信号として取り出される。前記副搬送波信号は夫
々第３トランンジスタ１５と第６トランンジスタ１８及
び第４トランンジスタ１６と第５トランンジスタ１７の
ベースに加える。

【００３１】一方コンポジット信号は第１トランンジス
タ１０及び第２トランジスタ１１のベースに加わる。第
１トランジスタ１０および第２トランジスタ１１のエミ
ッタには抵抗１２、抵抗１３と抵抗１４とよりなる抵抗
マトリックス回路ＲＭが接続されているので、前記第３
トランジスタ１５のコレクタ電極と第５トランジスタ１
７のコレクタ電極が接続された端子Ａ及び前記第４トラ
ンジスタ１６のコレクタ電極と第６トランジスタ１８の
コレクタ電極が接続されたコレクタ端子Ｂに夫々主信号
Ｌ+Ｒが取り出される。

【００３２】また前記３８ＫＨＺ副搬送波により端子Ａ
に差信号（Ｌ-Ｒ）が取り出され、端子Ｂに差信号-（Ｌ
-Ｒ）が取り出される。前記主信号Ｌ+Ｒと差信号（Ｌ-
Ｒ）は加えられ、第１電流ミラー回路３０を構成する第
１電流ミラートランジスタ３１のコレクタ電極にＬ信号
が取り出される。同様に前記主信号Ｌ+Ｒと差信号-（Ｌ
-Ｒ）は加えられ、第２電流ミラー回路３５を構成する
第４電流ミラートランジスタ３６のコレクタ電極にＲ信
号が取り出される。

【００３３】前記取り出されたＬ信号及びＲ信号は第１
ディエンファシス回路４０と第２ディエンファシス回路
４５でディエンファシスされ端子ＬｏｕｔからＬ信号が
取り出され、Ｒｏｕｔ端子からＲ信号が取り出される。
ところで制御入力信号がＨレベルのとき第１制御トラン
ジスタ５０がＯＮされ、第２制御トランジスタ５１と第
３制御トランジスタ５２がＯＦＦされる。

【００３４】第２制御トランジスタ５１と第３制御トラ
ンジスタ５２がＯＦＦされると、第１抵抗４１とコンデ
ンサ４３とが第１ディエンファシス回路４０を構成し、
第３抵抗４６とコンデンサ４８とが第２ディエンファシ
ス回路４５を構成する。従って第１ディエンファシス回
路４０と第２ディエンファシス回路４５のディエンファ
シス常数は第１抵抗４１とコンデンサ４３及び第３抵抗
４６とコンデンサ４８とで定められる。

【００３５】制御入力信号がＬレベルのとき第１制御ト
ランジスタ５０がＯＦＦされ、第２制御トランジスタ５
１と第３制御トランジスタ５２がＯＮされる。従って第
１ディエンファシス回路４０のディエンファシス定数は
並列接続にされた第１抵抗４１と第２抵抗４２の抵抗値
とコンデンサ４３とで定められ、第２ディエンファシス
回路４５のディエンファシス定数は並列接続にされた第
３抵抗４６と第４抵抗４７の抵抗値とコンデンサ４８と
で定められる。

【００３６】さらに詳述する。今第１抵抗４１と第３抵
抗４６の抵抗値をＲとし、第２抵抗４２と第４抵抗４７
の抵抗値を２Ｒとコンデンサ４３及びコンデサ４８の容
量値をＣとする。又第２電流ミラートランジスタ３２と
第３電流ミラートランジスタ３３のトランジスタのサイ
ズ比を２：１とし、同様に第５電流ミラートランジスタ
３７と第６電流ミラートランジスタ３８のトランジスタ
のサイズ比を２：１とする。

【００３７】それにより制御入力信号がＨレベルのとき
ディエンファシス定数Ｔｈは Ｔｈ＝Ｃ×Ｒ となる。
制御入力信号がＬレベルのときディエンファシス定数Ｔ
１は Ｔ１＝Ｃ×２Ｒ/３ となる。

【００３８】それ故に制御入力信号がＨレベルのときデ
ィエンファシス定数Ｔｈ＝７５μＳになるように前記コ
ンデンサ４３とコンデンサ４８の容量値及び第１抵抗４
１、第２抵抗４２、第３抵抗４６及び第４抵抗４７の抵
抗値を設定すると、制御入力信号がＬレベルのときディ
エンファシス定数Ｔ１＝５０μＳになる。このように仕
向地により７５μＳと５０μＳと異なるディエンファシ
ス定数に対して外付けのコンデンサを変えず、内部で制
御入力信号により出力インピーダンスを切替えること
で、ディエンファシス定数７５μＳと５０μＳとの双方
の仕向けに対応できる。

【００３９】又出力レベルとＤＣバイアスは第２電流ミ
ラートランジスタ３２と第５電流ミラートランジスタ３
７あたりの動作電流iとしたとき、第２電流ミラートラ
ンジスタ３２と第１抵抗４１及び第５電流ミラートラン
ジスタ３７と第３抵抗４６の経路では i×Ｒとなり、
第３電流ミラートランジスタ３３と第２抵抗４２及び第
６電流ミラートランジスタ３８と第４抵抗４７の経路で
は i/２×２Ｒ＝i×Ｒとなる。このように出力レベル
とＤＣバイアス電圧が同一であるので、第１制御トラン
ジスタ５０、第２制御トランジスタ５１及び第３制御ト
ランジスタ５２のＯＮ・ＯＦＦに伴う出力レベル変動と
ＤＣバイアス電圧変動は起こらない。

【００４０】さらに第２制御トランジスタ５１及び第３
制御トランジスタ５２がＯＦＦの時は、第２抵抗４２と
第４抵抗４７に対してコンデンサ４３及びコンデンサ４
８は接続されない。そのためＳＵＢデコーダのスイッチ
ング信号（及び高調波）レベルは低減されない。

【００４１】その場合第３電流ミラートランジスタ３３
と第６電流ミラートランジスタ３８が飽和領域に入る。
そのため第１電流ミラートランジスタ３１、第２電流ミ
ラートランジスタ３２及び第３電流ミラートランジスタ
３３で構成する第１電流ミラー回路３０及び第４電流ミ
ラートランジスタ３６、第５電流ミラートランジスタ３
７及び第６電流ミラートランジスタ３７で構成する第２
電流ミラー回路３５の電流ミラー比が崩れ、出力信号Ｌ
ｏｕｔ及び出力Ｒｏｕｔの歪率が悪化する。

【００４２】これを防ぐ為に、第２抵抗４２の非アース
とアース間に第４制御トランジスタ５３のコレクタ電極
とエミッタ電極を接続し、第２制御トランジスタ５１が
ＯＦＦのとき前記第３制御トランジスタ５３をＯＮさ
せ、前記第２抵抗４２のインピータンスを十分に小さく
出来、第３電流ミラートランジスタ３３が飽和領域に入
らないようにし、歪率の悪化が起こらないようにしてい
る。

【００４３】同様に第４抵抗４７の非アースとアース間
に第５制御トランジスタ５４のコレクタ電極とエミッタ
電極を接続し、第３制御トランジスタ５２がＯＦＦのと
き前記第５制御トランジスタ５４をＯＮさせ、前記第４
抵抗４７のインピータンスを十分に小さく出来、第６電
流ミラートランジスタ３８が飽和領域に入らないように
し、歪率の悪化が起こらないようにしている。

【００４４】

【発明の効果】本発明のＦＭステレオ受信機のディエン
ファシス切替回路はＬ信号及びＲ信号を取り出す第１電
流ミラー回路と第２電流ミラー回路に２つの抵抗で構成
したディエンファシス回路を接続し、制御トランジスタ
にて前記抵抗を切替えディエンファシス回路の出力イン
ピーダンスを変えるようにしたので、外付けのコンデン
サの容量は固定したものでディエンファシス回路の定数
を切替えることができる。

【００４５】また前記ディファンシス回路を構成する抵
抗を制御トランジスタで切替え出力インピーダンスを変
えるとき、使用されない抵抗のインピーダンスを他の制
御トランジスタで短絡するようにしたので、電流ミラー
回路の電流ミラー比が崩れ、出力信号の歪率が悪化する
こともない。

【図面の簡単な説明】

【図１】本発明のＦＭステレオ受信機のディエンファシ
ス回路の回路図である。

【図２】本発明及び従来のディエンファシス回路を用い
たＦＭステレオ受信機の回路図である。

【図３】従来のＦＭステレオ受信機のディエンファシス
回路の回路図である。

【符号の説明】

４ デコーダ １０ 第１トランジスタ １１ 第２トランジスタ ＲＭ 抵抗マトリックス回路 １５ 第３トランジスタ １６ 第４トランジスタ １７ 第５トランジスタ １８ 第６トランジスタ ３０ 第１電流ミラー回路 ３１ 第１電流ミラートランジスタ ３２ 第２電流ミラートランジスタ ３３ 第３電流ミラートランジスタ ３５ 第２電流ミラー回路 ３６ 第４電流ミラートランジスタ ３７ 第５電流ミラートランジスタ ３８ 第６電流ミラートランジスタ ４０ 第１ディエンファシス回路 ４１ 第１抵抗 ４２ 第２抵抗 ４５ 第２ディエンファシス回路 ４６ 第３抵抗 ４７ 第４抵抗 ５０ 第１制御トランジスタ ５１ 第２制御トランジスタ ５２ 第３制御トランジスタ ５３ 第４制御トランジスタ ５４ 第５制御トランジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K061 BB04 CC16 CC41 CC45 JJ01 5K066 BB01 DD15 DD33 GG16 5K068 AA05 BA01 BB01 BC04 CB01 CC02

Claims (5)

【特許請求の範囲】
1. 【請求項１】 抵抗マトリックス回路が接続され、コン
   ポジット信号が加えられる第１トランジスタ及び第２ト
   ランジスタと、 前記第１トランジスタに接続され且つ、位相を異にする
   副搬送波信号が加えられる第３トランジスタ及び第４ト
   ランジスタと、 前記第２トランジスタに接続され且つ、位相を異にする
   副搬送波信号が加えられる第５トランジスタと第６トラ
   ンジスタと、 前記第３トランジスタ及び第５トランジスタに接続され
   Ｌ信号を取出す第１電流ミラー回路と、 前記第４トランジスタ及び第６トランジスタに接続され
   Ｒ信号を取り出す第２電流ミラー回路と、 前記第１電流ミラー回路及び第２電流ミラー回路に接続
   された２つのディエンファシス定数を有するディエンフ
   ァシス回路とよりなり、 制御トランジスタにて前記ディエンファシス回路のディ
   エンファシス定数を変えることを特徴とするＦＭステレ
   オ受信機のディエンファシス切替回路。
2. 【請求項２】 エミッタ電極に抵抗マトリックス回路が
   接続され、ベース電極に夫々コンポジット信号が加えら
   れる第１トランジスタ及び第２トランジスタと、 結合されたエミッタ電極が前記第１トランジスタのコレ
   クタ電極に接続され且つ、ベース電極に位相を異にする
   副搬送波信号が加えられる第３トランジスタ及び第４ト
   ランジスタと、 結合されたエミッタ電極が前記第２トランジスタのコレ
   クタ電極に接続され且つ、ベース電極に位相を異にする
   副搬送波信号が加えられる第５トランジスタ及び第６ト
   ランジスタと、 結合されたベース電極とコレクタ電極が前記第３トラン
   ジスタ及び第５トランジスタのコレクタ電極に接続され
   た第１電流ミラートランジスタと、ベース電極が前記第
   １電流ミラートランジスタのベース電極に結合されＬ信
   号を出力する第２電流ミラートランジスタ及び同じくベ
   ース電極が前記第１電流ミラートランジスタのベース電
   極に結合された第３電流ミラートランジスタとよりなる
   第１電流ミラー回路と、 結合されたベース電極とコレクタ電極が前記第４トラン
   ジスタ及び第６トランジスタのコレクタ電極に接続され
   た第４電流ミラートランジスタと、ベース電極が前記第
   ４電流ミラートランジスタのベース電極が結合されＲ信
   号を出力する第５電流ミラートランジスタ及び同じくベ
   ース電極が前記第４電流ミラートランジスタのベース電
   極に結合された第６電流ミラートランジスタとよりなる
   第２電流ミラー回路と、 前記第２電流ミラートランジスタのコレクタとアース間
   に接続され第１コンデンサと共にディエンファシス回路
   を構成する第１抵抗と、前記第３電流ミラートランジス
   タのコレクタとアース間に接続され第１抵抗と共に第１
   ディエンファシス回路を構成する第２抵抗と、 前記第５電流ミラートランジスタのコレクタとアース間
   に接続され第２コンデンサと共にディエンファシス回路
   を構成する第３抵抗と、前記第６電流ミラートランジス
   タのコレクタとアース間に接続され第３抵抗と共に第２
   ディエンファシス回路を構成する第４抵抗と、 制御入力信号によってＯＮ・ＯＦＦされる第１制御トラ
   ンジスタと、該第１制御トランジスタによりＯＮ・ＯＦ
   Ｆされ前記第１抵抗と第２抵抗の非アース端子を結合・
   非結合する第２制御トランジスタと、前記第１制御トラ
   ンジスタによりＯＮ・ＯＦＦされ前記第３抵抗と第４抵
   抗の非アース端子を結合・非結合する第３制御トランジ
   スタとよりなり、 前記第１制御トランジスタ、第２制御トランジスタ及び
   第３制御トランジスタのＯＮ・ＯＦＦにより第１ディエ
   ンファシス回路及び第２ディエンファシス回路のディエ
   ンファシス定数を変更したことを特徴とするＦＭステレ
   オ受信機のディエンファシス切替回路。
3. 【請求項３】 前記第１制御トランジスタがＯＮ時に第
   ２制御トランジスタ及び第３制御トランジスタをＯＦＦ
   し第１ディエンファシス回路及び第２ディエンファシス
   回路を第１抵抗および第２抵抗とコンデンサのみのディ
   エンファシス定数になるようにし、前記第１制御トラン
   ジスタがＯＦＦ時に第２制御トランジスタ及び第３制御
   トランジスタをＯＮし第１ディエンファシス回路及び第
   ２ディエンファシス回路を第１抵抗と第２抵抗および第
   ３抵抗と第４抵抗とが並列接続され、前記並列接続され
   た抵抗とコンデンサで定まるディエンファシス定数にな
   るようにしたことを特徴とする請求項２記載のＦＭステ
   レオ受信機のディエンファシス切替回路。
4. 【請求項４】 前記第１抵抗と第３抵抗とを同一抵抗値
   とし、前記第２抵抗と第４抵抗とを同一抵抗値とし且
   つ、第２抵抗と第４抵抗の抵抗値を第１抵抗と第３抵抗
   の抵抗値の２倍にしたことを特徴とする請求項２記載の
   ＦＭステレオ受信機のディエンファシス切替回路。
5. 【請求項５】 前記第２抵抗と第４抵抗の両端間に前記
   第２制御トランジスタ及び第３制御トランジスタがＯＦ
   Ｆ時にＯＮする第４制御トランジスタ及び第５制御トラ
   ンジスタのコレクタ電極とエミッタ電極が接続したこと
   を特徴とする請求項２記載のＦＭステレオ受信機のディ
   エンファシス切替回路。