JP2002252443A - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法

Info

Publication number
JP2002252443A
JP2002252443A JP2001048051A JP2001048051A JP2002252443A JP 2002252443 A JP2002252443 A JP 2002252443A JP 2001048051 A JP2001048051 A JP 2001048051A JP 2001048051 A JP2001048051 A JP 2001048051A JP 2002252443 A JP2002252443 A JP 2002252443A
Authority
JP
Japan
Prior art keywords
mold
printed wiring
wiring board
layer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001048051A
Other languages
English (en)
Inventor
Midori Kobayashi
みどり 子林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Corp filed Critical Toshiba Chemical Corp
Priority to JP2001048051A priority Critical patent/JP2002252443A/ja
Publication of JP2002252443A publication Critical patent/JP2002252443A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 プリント配線板の微細化を簡易な方法で行
う。 【解決手段】 永久レジストパターンが形成された金型
成形により、バンプ2およびビアホール4を絶縁層1に
形成するとともに、バンプ2を覆うとともに、少なくと
も一部が絶縁層1に埋め込まれるようにして配線された
導電層3を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプリント配線板およ
びその製造方法に関し、特に、バンプ付きプリント配線
板を製造する場合に適用して好適なものである。
【0002】
【従来の技術】近年の半導体パッケージの小型・高密度
化に伴って、バンプを介してICチップをプリント配線
板上に直接マウントするフリップチップ実装が行われる
ようになっている。
【0003】ここで、ICチップをプリント配線板(マ
ザー基板)上に直接マウントするには、マザー基板の端
子ピッチを、ICチップのパッドピッチに合わせる必要
がある。このため、マザー基板の端子ピッチとICチッ
プのパッドピッチとが合わない場合には、再配線用プリ
ント配線板(インターポーザ)を介してICチップをマ
ザー基板にマウントすることが行われる。
【0004】ICチップと再配線用プリント配線板とを
接続する方法として、金ワイヤを用いて、金バンプをI
Cチップ上に付与し、異方性導電フィルムを利用して熱
圧着を行う方法や、はんだボールをICチップ上に形成
し、はんだ接合した後、アンダーフィル材と呼ばれる絶
縁樹脂を流し込んでICチップとプリント配線板との間
の封止を行う方法などがある。
【0005】
【発明が解決しようとする課題】しかしながら、ICチ
ップの小型・高密度化に伴って、ICチップのパッドピ
ッチが小さくなると、再配線用プリント配線板の端子ピ
ッチもそれに合わせて小さくしなければならない。この
ため、このような再配線用プリント配線板を製造するに
は、微細なデザインルールに対応した露光装置などを新
規に導入する必要があり、莫大な設備投資が必要になる
という問題があった。
【0006】また、従来のICチップと再配線用プリン
ト配線板とを接続する方法では、バンプをICチップ上
に1つ1つ形成する必要があり、多ピン化が進むと、製
造コストが上がるという問題があった。
【0007】そこで、本発明の目的は、簡易な方法で微
細パターンを効率よく形成することができるプリント配
線板およびその製造方法を提供することである。
【0008】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1記載の発明によれば、導電パターンを
金型に形成する第1工程と、前記金型を用いて絶縁基材
の成形を行うことにより、前記導電パターンを前記絶縁
基材に写し取る第2工程とを備えることを特徴とする。
【0009】これにより、プリント配線板上でパターン
形成を行うことなく、プリント配線板の絶縁層の成形と
導電パターンの形成とを一括して行うことが可能とな
り、パターンが微細化した場合においても、プリント配
線板を簡易かつ低コストで製造することができる。
【0010】また、請求項2記載の発明によれば、前記
第1工程は、前記導電パターン以外の領域に対応させ
て、前記金型に永久レジスト層を形成する工程と、前記
永久レジスト層が形成された金型の電解めっき処理を行
う工程とを備えることを特徴とする。
【0011】これにより、永久レジスト層にはめっき層
が形成されないため、導電パターンを金型に一括して形
成することができる。また、永久レジスト層を金型に一
度形成すると、その金型を何度も繰り返して使用するこ
とが可能となる。このため、金型上に一度永久レジスト
層の形成を行うと、プリント配線板ごとにパターン成型
を行う必要がなくなることから、高価な露光装置などを
新規に導入することなく、デザインルールの微細化に容
易に対応することができ、プリント配線板の小型・高密
度化を低コストで実現することができる。
【0012】また、請求項3記載の発明によれば、前記
金型は、バンプに対応した凹部を備えることを特徴とす
る。
【0013】これにより、プリント配線板の導電パター
ンの形成とバンプの形成を一括して行うことが可能とな
り、プリント配線板の微細化に対応しつつ、バンプを有
するプリント配線板を簡易かつ低コストで製造すること
が可能となるとともに、ICチップ側にバンプを形成す
る必要がなくなることから、さらなる低コスト化が可能
となる。
【0014】また、請求項4記載の発明によれば、バン
プに対応した凹部を有する第1の金型に永久レジストパ
ターンを形成する工程と、前記永久レジストパターンが
形成された前記第1の金型のめっき処理を行う工程と、
ビアホールに対応した凸部を有する第2の金型を前記第
1の金型に対向させて配置する工程と、前記第1の金型
と前記第2の金型との間に絶縁材料を流し込み、硬化さ
せる工程とを備えることを特徴とする。
【0015】これにより、プリント配線板の導電パター
ンとバンプとを一括して形成できることに加え、ビアホ
ールも同時に一括して形成することが可能となり、ビア
ホール形成のための加工工程も不要となることから、I
Cチップの多ピン化が進んだ場合においても、プリント
配線板の低コスト化を図ることが可能となる。
【0016】また、請求項5記載の発明によれば、バン
プに対応した凹部を有する第1の金型に永久レジストパ
ターンを形成する工程と、前記永久レジストパターンが
形成された第1の金型のめっき処理を行う工程と、前記
めっき処理された第1の金型を用いて絶縁性シートの熱
プレスを行う工程と、前記絶縁性シートの穴あけ加工を
行う工程とを備えることを特徴とする。
【0017】これにより、金型による成形時に絶縁性シ
ートを用いることが可能となることから、取り扱いが容
易になるとともに、絶縁層の強度を容易に向上させるこ
とが可能となる。
【0018】また、請求項6記載の発明によれば、絶縁
層と、前記絶縁層と一体的に成形されている突起部と、
前記突起部を覆うように形成された導電層と、前記導電
層と一体的に形成され、少なくとも一部が前記絶縁層に
埋め込まれた配線層とを備えることを特徴とする。
【0019】これにより、ICチップ側にバンプを形成
することなく、フリップチップ実装を行うことが可能と
なるとともに、ICチップのパットピッチが微細化され
た場合においても、プリント基板の構成を複雑化するこ
となく、ICチップをマウントすることができ、高密度
化されたフリップチップ実装を低コストで実現できる。
【0020】また、請求項7記載の発明によれば、前記
突起部が形成されている面と反対側から前記絶縁層を貫
通して前記導電層に達する開口部をさらに備えることを
特徴とする。
【0021】これにより、マザー基板の端子ピッチに比
べ、ICチップのパットピッチが微小化された場合にお
いても、再配線用プリント配線板の構成を複雑化するこ
となく、フリップチップ実装を容易に行うことが可能と
なる。
【0022】
【発明の実施の形態】以下、本発明の実施形態に係わる
プリント配線板およびその製造方法について図面を参照
しながら説明する。なお、以下の実施形態では、フリッ
プチップ実装に使用される再配線用プリント配線板(イ
ンターポーザ)を例に取って説明する。
【0023】図1(a)は、本発明の一実施形態に係わ
るプリント配線板の構成を部分的に示す上面図、図1
(b)は、図1(a)のA−Aで切断した断面図であ
る。
【0024】図1において、絶縁層1には、絶縁層1と
一体的に成形されたバンプ2が設けられ、バンプ2を覆
うとともに、少なくとも一部が絶縁層1に埋め込まれる
ようにして配線された導電層3が設けられている。ま
た、絶縁層1には、バンプ2が形成されている面と反対
側から絶縁層2を貫通して導電層3に達するビアホール
4が設けられている。
【0025】ここで、バンプ2およびビアホール4は金
型成形により一括して形成されている。また、絶縁層1
に設けられている導電層3は、この導電層3を金型に予
め形成しておき、この金型に形成された導電層3を金型
成形時に絶縁層2に写し取ることにより一括して形成す
ることができる。
【0026】また、金型への導電層3の形成は、永久レ
ジストパターンが形成された金型にに電解めっきを行
い、永久レジストパターン以外の領域に選択的にめっき
層を形成することにより行うことができる。ここで、永
久レジストパターンを金型に一度形成すると、その金型
を何度も繰り返して使用することができるため、永久レ
ジストパターンのパターニングを金型上で一度行うと、
プリント配線板ごとに導電層3のパターニングを行うこ
となく、プリント配線板を量産することができる。この
ため、金型への電解めっきと金型成形とを繰り返すだけ
で、バンプ2およびビアホール4を有するプリント配線
板を量産することができ、露光装置などの高価な設備を
用意することなく、パターンの微細化に容易に対応可能
なプリント配線板を低コストで製造することが可能とな
るとともに、ICチップ側にバンプ設けることなくフリ
ップチップ実装可能となることから、高密度実装を低コ
ストで実現することが可能となる。
【0027】図2(a)は、本発明の一実施形態に係わ
るバンプ成型用金型の構成を示す上面図、図2(b)
は、図2(a)のB−Bで切断した断面図、図2(c)
は、図2(a)の一部を拡大した上面図である。
【0028】図2において、バンプ成型用金型11に
は、図1のバンプ2に対応した凹部2aが設けられてい
る。このため、バンプ成型用金型11に絶縁材料を流し
込むだけで、絶縁層1上にバンプ2を形成することがで
きる。なお、バンプ2の抜け性を良くするために、凹部
2aにテーパを付けるようにしてもよい。
【0029】図3(a)は、本発明の一実施形態に係わ
るビア成型用金型の構成を示す上面図、図3(b)は、
図3(a)のC−Cで切断した断面図、図3(c)は、
図3(a)の一部を拡大した上面図である。
【0030】図3において、ビア成型用金型21には、
図1のビアホール4に対応した凸部4aが設けられてい
る。このため、バンプ成型用金型21で絶縁材料を成形
するだけで、ビアホール4を絶縁層1に形成することが
できる。
【0031】図4は、本発明の一実施形態に係わるバン
プ成型用金型11の製造方法を示す断面図である。
【0032】図4(a)において、レーザ加工や機械加
工などの方法により、マスター板31に凹部31aを形
成する。なお、マスター板31の材質としては、アクリ
ル樹脂板や青銅板などを使用することができる。
【0033】次に、図4(b)に示すように、マスター
板31の加工面に電鋳ニッケルめっきを行うことによ
り、凹部31aに対応した凸部32aを有する電鋳板3
2を形成する。なお、電鋳ニッケルめっきの条件とし
て、例えば、電鋳めっき浴にて電流密度2A/dm
3時間実施した後、高速めっき浴に移して電流密度20
A/dmで1時間実施する。
【0034】次に、図4(c)に示すように、酸化剥離
膜32bを電鋳板32に形成した後、電鋳板32に電鋳
ニッケルめっきを行うことにより、凸部32aに対応し
た凹部2aを有するバンプ成型用金型11を形成する。
なお、電鋳ニッケルめっきの条件として、例えば、電鋳
めっき浴にて電流密度2A/dmで3時間実施した
後、高速めっき浴に移して電流密度20A/dmで1
時間実施する。そして、電鋳板32からバンプ成型用金
型11を剥離する。この結果、図4(d)に示すよう
に、マスター板31と同一形状を有するバンプ成型用金
型11を形成することができる。なお、ビア成型用金型
21も同様に製造することができる。
【0035】図5、7は、本発明の第1実施形態に係わ
るプリント配線板の製造方法を示す断面図である。
【0036】図5(a)において、図1の導電層3以外
の領域に対応する凸部33aを転写板33に形成する。
なお、凸部33aは、レーザ加工や機械加工などにより
形成することができる。
【0037】次に、図5(b)に示すように、転写板3
3をフッ素コート剤に押し付けることにより、凸部33
aの表面にフッ素コート剤を塗布する。そして、フッ素
コート剤が塗布された転写板33をバンプ成型用金型1
1の所定位置に押し付けることにより、このフッ素コー
ト剤をバンプ成型用金型11に転写し、フッ素コート剤
を加熱硬化させることにより、永久レジスト層34をバ
ンプ成型用金型11上に形成する。
【0038】なお、永久レジスト層34の材質は、フッ
素コート剤以外にも、めっきが付かず、転写可能な物質
であれば何でもよく、フッ素系樹脂やテフロン(登録商
標)樹脂などの離型性を有する絶縁樹脂を用いることが
できる。
【0039】図6(a)は、図2(c)のバンプ成型用
金型11に永久レジスト層34を形成した後の構成を示
す上面図である。図6(a)において、フッ素コート剤
をバンプ成型用金型11に転写することにより、図1の
導電層3以外の領域に対応する永久レジスト層34をバ
ンプ成型用金型11上に形成することができる。
【0040】なお、上述した実施形態では、永久レジス
ト層34をバンプ成型用金型11に形成するために、転
写を用いる方法について説明したが、永久レジストをバ
ンプ成型用金型11の全面に塗布し、パターニングを行
うようにしてもよい。
【0041】次に、図5(c)に示すように、バンプ成
型用金型11に酸化剥離膜35を付与後、バンプ成型用
金型11の電解銅めっきを行う。これにより、例えば、
5μm程度の厚みの導電層3を永久レジスト層34以外
の領域に選択的に形成することができる。
【0042】図6(b)は、図6(a)のバンプ成型用
金型11に導電層3を形成した後の構成を示す上面図で
ある。図6(b)において、バンプ成型用金型11の電
解銅めっきを行うことにより、図1の導電層3をバンプ
成型用金型11上に選択的に形成することができる。
【0043】次に、図7(a)に示すように、導電層3
が形成されたバンプ成型用金型11とビア成型用金型2
1とを互いに対向させて配置し、ビア成型用金型21の
凸部4aをバンプ成型用金型11に付き当てる。そし
て、図7(b)に示すように、バンプ成型用金型11と
ビア成型用金型21との間の隙間に絶縁性材料を流し込
むことにより、絶縁層1の成形を行う。なお、絶縁性材
料としては、例えば、エポキシ樹脂などの熱硬化性樹脂
やポリフェニレンサルファイドなどのエンジニアリング
プラスチックを用いることができる。また、絶縁層1の
成形は、例えば、エポキシ樹脂を用いた場合、180
℃、8MPa、90秒の条件で行うことができる。そし
て、絶縁層1の硬化後、絶縁層1を金型から取り出す。
この時、バンプ成型用金型11に形成されていた導電層
3は、バンプ成型用金型11から剥離し、この導電層3
は絶縁層1によって写し取られる。
【0044】この結果、図7(c)に示すように、絶縁
層1には、バンプ2およびビアホール4が一体的に形成
されるとともに、バンプ2の表面を覆い、絶縁層1に埋
め込まれるようにして配線された導電層3が形成され
る。
【0045】次に、図7(d)に示すように、めっき処
理を行うことにより、無電解ニッケルめっき層5および
フラッシュ金めっき層6を導電層3上に形成する。以上
の工程により、図1の再配線用プリント配線板(インタ
ーポーザ)を形成することができる。なお、永久レジス
ト層34が形成されたバンプ成型用金型11とビア成型
用金型21は、洗浄後、何度も繰り返して使用すること
ができる。このため、導電層3をバンプ成型用金型11
に形成するための電解めっきと、バンプ成型用金型11
とビア成型用金型2とを用いた成形とを繰り返すだけ
で、図1の再配線用プリント配線板を量産することがで
き、この再配線用プリント配線板を低コストで製造する
ことが可能となる。
【0046】図8は、本発明の一実施形態に係わるプリ
ント配線板への実装方法を示す断面図である。なお、図
8(a)は、図2、3の金型11、21を用いて形成さ
れた再配線用プリント配線板全体の構成を示す。
【0047】図8(b)において、図8(a)の再配線
用プリント配線板にICチップ42をマウントするため
に、この再配線用プリント配線板上に異方性導電樹脂4
1を塗布する。なお、異方性導電樹脂41としては、例
えば、ニッケル粒子を導電粒子とするエポキシ樹脂系異
方性導電ペーストを用いることができる。
【0048】次に、図8(c)に示すように、ICチッ
プ42のパッド43の位置を再配線用プリント配線板の
バンプ2の位置に一致させるようにして、ICチップ4
2を再配線用プリント配線板上に配置し、ICチップ4
2を熱圧着により接合する。ここで、図2の金型11の
凹部2aを、ICチップ42のパッド43のピッチに対
応して設けることにより、絶縁層1上に形成されている
バンプ2のピッチを、ICチップ42のパッド43のピ
ッチに一致させることができる。また、バンプ2上で
は、異方性導電樹脂41がその他の領域に比べて圧縮さ
れるため、パッド43とバンプ2との電気的な導通を取
ることができる。なお、熱圧着の条件としては、例え
ば、1バンプにつき、50gf/cmの加重にて、2
00℃、10秒とすることができる。
【0049】次に、図8(d)に示すように、再配線用
プリント配線板のビアホール4の位置にはんだボール4
4を形成する。
【0050】次に、図8(e)に示すように、再配線用
プリント配線板に形成されたはんだボール44を、プリ
ント基板45の端子46上に配置し、はんだリフローを
行うことにより、再配線用プリント配線板をプリント基
板45上に実装する。ここで、図3の金型21の凸部4
aを、プリント基板(マザー基板)45の端子46のピ
ッチに対応して設けることにより、絶縁層1上に形成さ
れるはんだボール44のピッチを、プリント基板45の
端子のピッチに一致させることができる。
【0051】これにより、ICチップ42のパッド43
のピッチが、プリント基板45の端子46のピッチより
も微細化されている場合においても、ICチップ42に
バンプを形成したり、プリント基板45の構成を複雑化
したりすることなく、ICチップ42をプリント基板4
5上にマウントすることが可能となる。
【0052】図9は、本発明の第2実施形態に係わるプ
リント配線板の製造方法を示す断面図である。図9
(a)において、導電層3が形成されたバンプ成型用金
型11と平板金型51とを互いに対向させて配置する。
そして、図7(b)に示すように、バンプ成型用金型1
1と平板金型51との間の隙間に絶縁性材料を流し込む
ことにより、絶縁層1の成形を行う。
【0053】この結果、図9(c)に示すように、絶縁
層1には、バンプ2が一体的に形成されるとともに、バ
ンプ2の表面を覆い、絶縁層1に埋め込まれるようにし
て配線された導電層3が形成される。
【0054】次に、図9(d)に示すように、絶縁層1
のレーザ加工を行うことにより、ビアホール4を形成
し、無電解ニッケルめっきおよびフラッシュ金めっきを
行う。
【0055】図10、11は、本発明の第3実施形態に
係わるプリント配線板の製造方法を示す断面図である。
【0056】図10(a)において、図5、6の工程に
より、バンプ成型用金型11を形成する。次に、接着層
61が形成された絶縁性フィルム62をバンプ成型用金
型11上に配置し、さらに、その上下にSUS(ステン
レス鋼)板63、64を配置し、図10(b)に示すよ
うに、熱プレス成形を行う。ここで、熱プレスの条件と
しては、例えば、170℃、4MPa、30分とするこ
とができる。また、接着層61としては、例えば、エポ
キシ樹脂系接着剤を用いることができ、絶縁性フィルム
62としては、例えば、ポリイミドフィルムを用いるこ
とができる。また、接着層61が形成された絶縁性フィ
ルム62の代わりに、ガラス繊維に絶縁樹脂を含浸させ
た絶縁基材(プリプレグ)などを用いてもよい。また、
接着剤や絶縁樹脂としては、エポキシ樹脂以外にも、ポ
リイミド樹脂やビスマレイミドアジン樹脂などを用いる
ことができる。
【0057】そして、接着層61の硬化後、絶縁性フィ
ルム62をバンプ成型用金型11から取り出す。この
時、バンプ成型用金型11に形成されていた導電層3
は、バンプ成型用金型11から剥離し、この導電層3は
接着層61によって写し取られる。
【0058】この結果、図11(a)に示すように、接
着層61には、バンプ2が一体的に形成されるととも
に、バンプ2の表面を覆い、接着層61に埋め込まれる
ようにして配線された導電層3が形成される。
【0059】次に、図11(b)に示すように、例え
ば、炭酸ガスレーザ穴あけ装置を用い、接着層61およ
び絶縁性フィルム62に穴あけ加工を行うことにより、
接着層61および絶縁性フィルム62を貫通し導電層3
に至るビアホール65を形成する。
【0060】次に、図11(c)に示すように、めっき
処理を行うことにより、無電解ニッケルめっき層5およ
びフラッシュ金めっき層6を導電層3上に形成する。
【0061】このように、上述した実施形態によれば、
電解めっきによる回路形成と金型を用いた成型によっ
て、バンプ付き再配線用プリント配線板を低コストで生
産することが可能となる。また、永久レジスト付き金型
は繰り返し使用することができ、成型時間も数秒から数
十分と短く、ウエットプロセスも電解めっきのみである
ため、工程管理も簡易化することができる。また、1つ
のマスター機材から複数の金型を複製することにより、
生産量を容易に増やすことができる。
【0062】なお、上述した実施形態では、凹部2aの
設けられた金型11に永久レジスト層34を形成し、導
電層3を形成する方法について説明したが、凸部4aの
設けられた金型21に永久レジスト層を形成し、電解め
っきにより導電層を選択的に形成してもよい。
【0063】また、上述した実施形態では、再配線用プ
リント配線板(インターポーザ)の製造方法を例にとっ
て説明したが、本発明は再配線用プリント配線板以外に
も、マザー基板やビルドアップ層などに適用してもよ
い。
【0064】図12は、本発明の第4実施形態に係わる
プリント配線板の製造方法を示す断面図である。図12
(a)において、内層絶縁基板71にはスルーホールが
形成され、内層絶縁基板71の上下面およびスルーホー
ルの側壁には、内層銅箔回路72およびめっき層73が
形成され、スルーホールには貫通穴埋めペースト74が
埋め込まれている。
【0065】一方、ビア成型用金型77、81には、ビ
ア成型用の凸部77a、81aが設けられるとともに、
導電層80、84以外の領域に永久レジスト層78、8
2が形成されている。そして、永久レジスト層78、8
2が形成されたビア成型用金型77、81の電解めっき
処理を行うことにより、永久レジスト層78、82以外
の領域に酸化剥離膜79、83を介して導電層80、8
4を形成する。
【0066】次に、導電層80、84が形成されたビア
成型用金型77、81を、絶縁シート75、76を介し
て内層絶縁基板71の上下に配置し熱圧着を行う。
【0067】この結果、図12(b)に示すように、ビ
ア成型用金型77、81の凸部77a、81aが絶縁シ
ート75、76を貫通し、凸部77a、81aに形成さ
れた導電層80、84が、内層絶縁基板71に形成され
ためっき層73に接合する。
【0068】次に、図12(c)に示すように、ビア成
型用金型77、81を取り外すことにより、ビア成型用
金型77、81に形成された導電層80、84がビア成
型用金型77、81から剥離し、この導電層80、84
が絶縁シート75、76に写し取られる。
【0069】これにより、導電層80、84へのビアホ
ールの形成およびビアホール側壁への導電層80、84
の形成を一括して行うことが可能となる。
【0070】
【発明の効果】以上説明したように、本発明によれば、
プリント配線板の絶縁層の成形と導電パターンの形成と
を一括して行うことが可能となり、パターンが微細化し
た場合においても、プリント配線板を簡易かつ低コスト
で製造することができる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の一実施形態に係わるプ
リント配線板の構成を部分的に示す上面図、図1(b)
は、図1(a)のA−Aで切断した断面図である。
【図2】図2(a)は、本発明の一実施形態に係わるバ
ンプ成型用金型の構成を示す上面図、図2(b)は、図
2(a)のB−Bで切断した断面図、図2(c)は、図
2(a)の一部を拡大した上面図である。
【図3】図3(a)は、本発明の一実施形態に係わるビ
ア成型用金型の構成を示す上面図、図3(b)は、図3
(a)のC−Cで切断した断面図、図3(c)は、図3
(a)の一部を拡大した上面図である。
【図4】本発明の一実施形態に係わるバンプ成型用金型
の製造方法を示す断面図である。
【図5】本発明の第1実施形態に係わるプリント配線板
の製造方法を示す断面図である。
【図6】図6(a)は、図2(c)のバンプ成型用金型
に永久レジスト34を形成した後の構成を示す上面図、
図6(b)は、図6(a)のバンプ成型用金型に導電層
3を形成した後の構成を示す上面図である。
【図7】本発明の第1実施形態に係わるプリント配線板
の製造方法を示す断面図である。
【図8】本発明の一実施形態に係わるプリント配線板へ
の実装方法を示す断面図である。
【図9】本発明の第2実施形態に係わるプリント配線板
の製造方法を示す断面図である。
【図10】本発明の第3実施形態に係わるプリント配線
板の製造方法を示す断面図である。
【図11】本発明の第3実施形態に係わるプリント配線
板の製造方法を示す断面図である。
【図12】本発明の第4実施形態に係わるプリント配線
板の製造方法を示す断面図である。
【符号の説明】
1 絶縁層 2 バンプ 3 導電層 4、65 ビアホール 5、66 無電解ニッケルめっき層 6 67 フラッシュ金めっき層 11 バンプ成型用金型 2a、31a 凹部 21 ビア成型用金型 4a、32a、33a 凸部 31 マスター板 32 電鋳板 32b、35 酸化剥離膜 33 転写板 34 永久レジスト層 41 異方性導電樹脂 42 ICチップ 43 パッド 44 はんだボール 45 プリント基板(マザー基板) 46 端子 51 金型 61 接着層 62 絶縁性フィルム 63、64 SUS板

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 導電パターンを金型に形成する第1工程
    と、 前記金型を用いて絶縁基材の成形を行うことにより、前
    記導電パターンを前記絶縁基材に写し取る第2工程とを
    備えることを特徴とするプリント配線板の製造方法。
  2. 【請求項2】 前記第1工程は、 前記導電パターン以外の領域に対応させて、前記金型に
    永久レジスト層を形成する工程と、 前記永久レジスト層が形成された金型の電解めっき処理
    を行う工程とを備えることを特徴とする請求項1記載の
    プリント配線板の製造方法。
  3. 【請求項3】 前記金型は、バンプに対応した凹部を備
    えることを特徴とする請求項1または2記載のプリント
    配線板の製造方法。
  4. 【請求項4】 バンプに対応した凹部を有する第1の金
    型に永久レジストパターンを形成する工程と、 前記永久レジストパターンが形成された前記第1の金型
    のめっき処理を行う工程と、 ビアホールに対応した凸部を有する第2の金型を前記第
    1の金型に対向させて配置する工程と、 前記第1の金型と前記第2の金型との間に絶縁材料を流
    し込み、硬化させる工程とを備えることを特徴とするプ
    リント配線板の製造方法。
  5. 【請求項5】 バンプに対応した凹部を有する第1の金
    型に永久レジストパターンを形成する工程と、 前記永久レジストパターンが形成された第1の金型のめ
    っき処理を行う工程と、 前記めっき処理された第1の金型を用いて絶縁性シート
    の熱プレスを行う工程と、 前記絶縁性シートの穴あけ加工を行う工程とを備えるこ
    とを特徴とするプリント配線板の製造方法。
  6. 【請求項6】 絶縁層と、 前記絶縁層と一体的に成形されている突起部と、 前記突起部を覆うように形成された導電層と、 前記導電層と一体的に形成され、少なくとも一部が前記
    絶縁層に埋め込まれた配線層とを備えることを特徴とす
    るプリント配線板。
  7. 【請求項7】 前記突起部が形成されている面と反対側
    から前記絶縁層を貫通して前記導電層に達する開口部を
    さらに備えることを特徴とする請求項6記載のプリント
    配線板。
JP2001048051A 2001-02-23 2001-02-23 プリント配線板およびその製造方法 Withdrawn JP2002252443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001048051A JP2002252443A (ja) 2001-02-23 2001-02-23 プリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001048051A JP2002252443A (ja) 2001-02-23 2001-02-23 プリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002252443A true JP2002252443A (ja) 2002-09-06

Family

ID=18909379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001048051A Withdrawn JP2002252443A (ja) 2001-02-23 2001-02-23 プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002252443A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049498A (ja) * 2004-08-03 2006-02-16 Shinko Electric Ind Co Ltd 接続端子の製造方法
KR100967362B1 (ko) 2008-02-28 2010-07-05 재단법인서울대학교산학협력재단 스트레칭 및 벤딩이 가능한 배선구조체 및 이의 제조방법
KR101372505B1 (ko) * 2010-01-18 2014-03-11 서울대학교산학협력단 스트레칭 및 벤딩이 가능한 배선구조체 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049498A (ja) * 2004-08-03 2006-02-16 Shinko Electric Ind Co Ltd 接続端子の製造方法
KR100967362B1 (ko) 2008-02-28 2010-07-05 재단법인서울대학교산학협력재단 스트레칭 및 벤딩이 가능한 배선구조체 및 이의 제조방법
KR101372505B1 (ko) * 2010-01-18 2014-03-11 서울대학교산학협력단 스트레칭 및 벤딩이 가능한 배선구조체 및 이의 제조방법

Similar Documents

Publication Publication Date Title
US5976912A (en) Fabrication process of semiconductor package and semiconductor package
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
US8464423B2 (en) Method of manufacturing a printed circuit board having metal bumps
KR20110081795A (ko) 전자 부품 실장 구조의 제조 방법
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
JP2019149438A (ja) 配線基板及びその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP4825784B2 (ja) 半導体装置用パッケージおよびその製造方法
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
JP2013122962A (ja) 配線基板
JP2002252443A (ja) プリント配線板およびその製造方法
US11516910B1 (en) Circuit board structure and manufacturing method thereof
KR20120120789A (ko) 인쇄회로기판의 제조방법
TWI778056B (zh) 佈線基板和製造佈線基板的方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP4507424B2 (ja) 半導体装置の製造方法
JP4330855B2 (ja) 配線板の製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2003243802A (ja) プリント配線板の製造方法とプリント配線板およびそれを用いた電子部品の実装方法
TW201212136A (en) Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball
JP2004031765A (ja) 配線基板の製造方法
JP2004281752A (ja) 片面回路基板の製造方法及び片面回路基板
JP2023137136A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN116156786A (zh) 嵌入式芯片基板及其制作方法
JP2002222895A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513