JP2002250912A - 平面表示素子の製造方法 - Google Patents
平面表示素子の製造方法Info
- Publication number
- JP2002250912A JP2002250912A JP2001318368A JP2001318368A JP2002250912A JP 2002250912 A JP2002250912 A JP 2002250912A JP 2001318368 A JP2001318368 A JP 2001318368A JP 2001318368 A JP2001318368 A JP 2001318368A JP 2002250912 A JP2002250912 A JP 2002250912A
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- mother
- temporary fixing
- fixing agent
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/108—Flash, trim or excess removal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】アライメント調整時間の短縮を図り、生産性の
向上した平面表示素子の製造方法を提供することにあ
る。 【解決手段】一対のマザー基板４１、４２を用意し、各
マザー基板上に表示形成部を形成する。一方のマザー基
板上において、表示形成部の周縁部を囲むようにシール
剤１５を配置し、マザー基板の端部に２枚のマザー基板
の間隙を保持する端部スペーサ２８と端部スペーサを覆
った仮止め剤３１とを配置する。シール剤、端部スペー
サ、仮止め剤を挟んで２枚のマザー基板を貼り合わせ、
貼り合わされたマザー基板同士をアライメント調整す
る。アライメント調整後、仮止め剤を硬化させて２枚の
マザー基板を仮止めし、その後、シール剤を硬化させて
２枚のマザー基板を本止めする。次に、シール剤の外側
で２枚のマザー基板を切断することにより、シール剤で
貼り合わされた一対の基板１１、１２を切り出す。
向上した平面表示素子の製造方法を提供することにあ
る。 【解決手段】一対のマザー基板４１、４２を用意し、各
マザー基板上に表示形成部を形成する。一方のマザー基
板上において、表示形成部の周縁部を囲むようにシール
剤１５を配置し、マザー基板の端部に２枚のマザー基板
の間隙を保持する端部スペーサ２８と端部スペーサを覆
った仮止め剤３１とを配置する。シール剤、端部スペー
サ、仮止め剤を挟んで２枚のマザー基板を貼り合わせ、
貼り合わされたマザー基板同士をアライメント調整す
る。アライメント調整後、仮止め剤を硬化させて２枚の
マザー基板を仮止めし、その後、シール剤を硬化させて
２枚のマザー基板を本止めする。次に、シール剤の外側
で２枚のマザー基板を切断することにより、シール剤で
貼り合わされた一対の基板１１、１２を切り出す。
Description
【０００１】
【発明の属する技術分野】本発明は、平面表示素子の製
造方法に関し、特に、所定の隙間を置いて２枚の基板を
貼り合わせて表示セルを形成した平面表示素子の製造方
法に関する。
造方法に関し、特に、所定の隙間を置いて２枚の基板を
貼り合わせて表示セルを形成した平面表示素子の製造方
法に関する。
【０００２】
【従来の技術】近年、平面表示素子は、携帯用ＯＡ機器
やコンピュータ端末あるいはテレビ等の画像表示装置と
して広く用いられている。この種の平面表示素子は、通
常、所定の隙間を持って対向配置された一対の電極基板
と、これらの電極基板間に封入された液晶等の光変調層
とを備えている。電極基板の周縁部同士はシール剤によ
って封着されているとともに、一対の電極基板間には、
表示セルを形成する一対の電極基板の間隙を一定に保持
するため、複数のスペーサが配置されている。
やコンピュータ端末あるいはテレビ等の画像表示装置と
して広く用いられている。この種の平面表示素子は、通
常、所定の隙間を持って対向配置された一対の電極基板
と、これらの電極基板間に封入された液晶等の光変調層
とを備えている。電極基板の周縁部同士はシール剤によ
って封着されているとともに、一対の電極基板間には、
表示セルを形成する一対の電極基板の間隙を一定に保持
するため、複数のスペーサが配置されている。
【０００３】これらのスペーサは、一般に球状の樹脂で
形成され、電極基板の表示領域内にランダムに散布され
ている。そのため、表示セルに液晶を封入して形成され
た液晶表示装置においては、スペーサにより液晶分子等
の配向に乱れを生じ、また、スペーサの散布の片寄りに
より表示ムラが生じる恐れもある。
形成され、電極基板の表示領域内にランダムに散布され
ている。そのため、表示セルに液晶を封入して形成され
た液晶表示装置においては、スペーサにより液晶分子等
の配向に乱れを生じ、また、スペーサの散布の片寄りに
より表示ムラが生じる恐れもある。
【０００４】そこで、近年、表示品位の一層高い表示画
像を得るため、電極基板の非表示領域にフォトレジスト
等をパターニングして形成されたスペーサ柱を設け、こ
れらのスペーサ柱により一対の電極基板の間隙を一定に
保持する平面表示素子が開発され実用に供するようにな
ってきた。
像を得るため、電極基板の非表示領域にフォトレジスト
等をパターニングして形成されたスペーサ柱を設け、こ
れらのスペーサ柱により一対の電極基板の間隙を一定に
保持する平面表示素子が開発され実用に供するようにな
ってきた。
【０００５】上記のような平面表示素子に用いる表示セ
ルは以下の工程により製造される。まず、それぞれ表示
セルの形成領域を有した２枚のマザーガラスを用意す
る。そして、一方のマザーガラス上に、形成領域を囲続
するシール剤と、ダミーシール剤とをそれぞれ塗布し、
更にマザーガラスの端部に、他方のマザーガラスとの貼
りずれを防止するための仮止め剤を塗布する。
ルは以下の工程により製造される。まず、それぞれ表示
セルの形成領域を有した２枚のマザーガラスを用意す
る。そして、一方のマザーガラス上に、形成領域を囲続
するシール剤と、ダミーシール剤とをそれぞれ塗布し、
更にマザーガラスの端部に、他方のマザーガラスとの貼
りずれを防止するための仮止め剤を塗布する。
【０００６】続いて、２枚のマザーガラスを対向配置
し、平面マウンタにより平面表示素子の表示領域にて対
向配置する画素ピッチのパターンずれが約５μｍ以内と
なるよう粗く位置合わせする。その後、２枚のマザーガ
ラスをプレスして貼り合せる。次に、画素ピッチのパタ
ーンずれを少なくするように、マザーガラスをアライメ
ント調整した後、仮止め剤を硬化させて２枚のマザーガ
ラスを仮止めし、更に、シール剤およびダミーシール剤
を硬化させている。
し、平面マウンタにより平面表示素子の表示領域にて対
向配置する画素ピッチのパターンずれが約５μｍ以内と
なるよう粗く位置合わせする。その後、２枚のマザーガ
ラスをプレスして貼り合せる。次に、画素ピッチのパタ
ーンずれを少なくするように、マザーガラスをアライメ
ント調整した後、仮止め剤を硬化させて２枚のマザーガ
ラスを仮止めし、更に、シール剤およびダミーシール剤
を硬化させている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た製造方法では、平面マウンタにより位置合わせをした
後に２枚のマザーガラスを貼り合せると、仮止め剤が潰
れてマザーガラスの端部同士が貼り付いてしまう。その
ため、アライナで画素ピッチのずれを少なくするための
アライメント調整を行う際、マザーガラスを円滑に相対
移動させることができず、アライメント調整に長時間を
必要とし、生産性が低下する。
た製造方法では、平面マウンタにより位置合わせをした
後に２枚のマザーガラスを貼り合せると、仮止め剤が潰
れてマザーガラスの端部同士が貼り付いてしまう。その
ため、アライナで画素ピッチのずれを少なくするための
アライメント調整を行う際、マザーガラスを円滑に相対
移動させることができず、アライメント調整に長時間を
必要とし、生産性が低下する。
【０００８】この発明は以上の点に鑑みなされたもの
で、その目的は、アライメント調整時間の短縮を図り、
生産性の向上した平面表示素子の製造方法を提供するこ
とにある。
で、その目的は、アライメント調整時間の短縮を図り、
生産性の向上した平面表示素子の製造方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明の一態様に係る平面表示素子の製造方法
は、所定の隙間をおいて対向配置されているとともにシ
ール剤により周縁部同士が貼り合わされた一対の基板を
備えた平面表示素子の製造方法において、それぞれ上記
一対の基板よりも寸法の大きな一対のマザー基板を用意
し、上記各マザー基板上に表示形成部を形成し、少なく
とも一方のマザー基板上において、上記表示形成部の周
縁部を囲むようにシール剤を配置するとともに、上記マ
ザー基板の端部に２枚のマザー基板の間隙を保持する端
部スペーサと上記端部スペーサを覆った仮止め剤とを配
置し、上記シール剤、端部スペーサおよび仮止め剤を挟
んで上記２枚のマザー基板を貼り合わせ、上記貼り合わ
された２枚のマザー基板同士をアライメント調整し、上
記アライメント調整後、上記仮止め剤を硬化させて２枚
のマザー基板を仮止めし、上記仮止め後、上記シール剤
を硬化させて２枚のマザー基板を本止めし、上記本止め
後、上記シール剤の外側で上記２枚のマザー基板を切断
して上記一対の基板を切り出すことを特徴としている。
め、この発明の一態様に係る平面表示素子の製造方法
は、所定の隙間をおいて対向配置されているとともにシ
ール剤により周縁部同士が貼り合わされた一対の基板を
備えた平面表示素子の製造方法において、それぞれ上記
一対の基板よりも寸法の大きな一対のマザー基板を用意
し、上記各マザー基板上に表示形成部を形成し、少なく
とも一方のマザー基板上において、上記表示形成部の周
縁部を囲むようにシール剤を配置するとともに、上記マ
ザー基板の端部に２枚のマザー基板の間隙を保持する端
部スペーサと上記端部スペーサを覆った仮止め剤とを配
置し、上記シール剤、端部スペーサおよび仮止め剤を挟
んで上記２枚のマザー基板を貼り合わせ、上記貼り合わ
された２枚のマザー基板同士をアライメント調整し、上
記アライメント調整後、上記仮止め剤を硬化させて２枚
のマザー基板を仮止めし、上記仮止め後、上記シール剤
を硬化させて２枚のマザー基板を本止めし、上記本止め
後、上記シール剤の外側で上記２枚のマザー基板を切断
して上記一対の基板を切り出すことを特徴としている。
【００１０】また、この発明の他の態様に係る平面表示
素子の製造方法は、所定の隙間をおいて対向配置されて
いるとともにシール剤により周縁部同士が貼り合わされ
た一対の基板と、上記基板間に設けられ上記基板間の隙
間を保持した複数のスペーサ柱と、上記シール剤に囲続
される領域に封入された光変調層とを備えた平面表示素
子の製造方法において、それぞれ上記一対の基板よりも
寸法の大きな一対のマザー基板を用意し、上記各マザー
基板上に表示形成部を形成し、少なくとも一方のマザー
基板上において、上記表示形成部の周縁部を囲むように
シール剤を配置するとともに、上記マザー基板の端部に
２枚のマザー基板の間隙を保持する端部スペーサと上記
端部スペーサを覆った仮止め剤とを配置し、上記シール
剤、端部スペーサおよび仮止め剤を挟んで上記２枚のマ
ザー基板を貼り合わせ、上記貼り合わされた２枚のマザ
ー基板同士をアライメント調整し、上記アライメント調
整後、上記仮止め剤を硬化させて２枚のマザー基板を仮
止めし、上記仮止め後、上記シール剤を硬化させて２枚
のマザー基板を本止めし、上記本止め後、上記シール剤
の外側で上記２枚のマザー基板を切断して上記一対の基
板を切り出すことを特徴としている。
素子の製造方法は、所定の隙間をおいて対向配置されて
いるとともにシール剤により周縁部同士が貼り合わされ
た一対の基板と、上記基板間に設けられ上記基板間の隙
間を保持した複数のスペーサ柱と、上記シール剤に囲続
される領域に封入された光変調層とを備えた平面表示素
子の製造方法において、それぞれ上記一対の基板よりも
寸法の大きな一対のマザー基板を用意し、上記各マザー
基板上に表示形成部を形成し、少なくとも一方のマザー
基板上において、上記表示形成部の周縁部を囲むように
シール剤を配置するとともに、上記マザー基板の端部に
２枚のマザー基板の間隙を保持する端部スペーサと上記
端部スペーサを覆った仮止め剤とを配置し、上記シール
剤、端部スペーサおよび仮止め剤を挟んで上記２枚のマ
ザー基板を貼り合わせ、上記貼り合わされた２枚のマザ
ー基板同士をアライメント調整し、上記アライメント調
整後、上記仮止め剤を硬化させて２枚のマザー基板を仮
止めし、上記仮止め後、上記シール剤を硬化させて２枚
のマザー基板を本止めし、上記本止め後、上記シール剤
の外側で上記２枚のマザー基板を切断して上記一対の基
板を切り出すことを特徴としている。
【００１１】上記のように構成された平面表示素子の製
造方法によれば、端部スペーサを介在することによりマ
ザー基板の端部が貼り付くことを防止し、アライメント
調整時、両マザー基板を円滑に相対移動させることが可
能となる。これにより、アライメント調整時間を短縮
し、平面表示素子の生産性向上を図ることが出来る。
造方法によれば、端部スペーサを介在することによりマ
ザー基板の端部が貼り付くことを防止し、アライメント
調整時、両マザー基板を円滑に相対移動させることが可
能となる。これにより、アライメント調整時間を短縮
し、平面表示素子の生産性向上を図ることが出来る。
【００１２】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態について詳細に説明する。まず、本実
施の形態に係る製造方法によって製造される平面表示素
子として、液晶表示素子について説明する。
発明の実施の形態について詳細に説明する。まず、本実
施の形態に係る製造方法によって製造される平面表示素
子として、液晶表示素子について説明する。
【００１３】図１に示すように、液晶表示素子１０は所
定の隙間を持って対向配置されたアレイ基板１２および
対向基板１１を備え、これらの基板間には光変調層とし
て液晶層１４が封入されている。アレイ基板１２および
対向基板１１の周縁部はシール剤１５によって互いに封
着されているとともに、これらの基板間には、基板の間
隙を一定に保持するため、複数のスペーサ柱１３が配置
されている。液晶表示素子１０の基板サイズは、３００
×２５０×０．７ｍｍ、表示領域のサイズは２５３×１
９０ｍｍに形成されている。
定の隙間を持って対向配置されたアレイ基板１２および
対向基板１１を備え、これらの基板間には光変調層とし
て液晶層１４が封入されている。アレイ基板１２および
対向基板１１の周縁部はシール剤１５によって互いに封
着されているとともに、これらの基板間には、基板の間
隙を一定に保持するため、複数のスペーサ柱１３が配置
されている。液晶表示素子１０の基板サイズは、３００
×２５０×０．７ｍｍ、表示領域のサイズは２５３×１
９０ｍｍに形成されている。
【００１４】対向基板１１は３００×２５０×０．７ｍ
ｍのガラス基板１６を備え、このガラス基板上には、カ
ラーフィルタ層１７、およびインジウム錫酸化物（以下
ＩＴＯと称する）からなる対向電極１８が形成されてい
る。カラーフィルタ層１７は、アクリル樹脂からなるＲ
（赤）、Ｇ（緑）、Ｂ（青）のストライプ状の着色層
と、図示しないブラックストライプとを有している。
ｍのガラス基板１６を備え、このガラス基板上には、カ
ラーフィルタ層１７、およびインジウム錫酸化物（以下
ＩＴＯと称する）からなる対向電極１８が形成されてい
る。カラーフィルタ層１７は、アクリル樹脂からなるＲ
（赤）、Ｇ（緑）、Ｂ（青）のストライプ状の着色層
と、図示しないブラックストライプとを有している。
【００１５】また、対向基板１１は、対向電極１８上に
形成されアレイ基板１２側へ突出したアクリル樹脂から
なる複数のスペーサ柱１３を有している。これらのスペ
ーサ柱１３は高さ５μｍに形成され、その配置密度は、
画素領域１ｍｍ２に対して例えば１０００μｍ２の割合
で設けられている。また、スペーサ柱１３は、アレイ基
板１２の図示しない配線層領域等の非表示領域と対向す
る領域に均等に配置され、その上から液晶配向膜２３が
成膜されている。
形成されアレイ基板１２側へ突出したアクリル樹脂から
なる複数のスペーサ柱１３を有している。これらのスペ
ーサ柱１３は高さ５μｍに形成され、その配置密度は、
画素領域１ｍｍ２に対して例えば１０００μｍ２の割合
で設けられている。また、スペーサ柱１３は、アレイ基
板１２の図示しない配線層領域等の非表示領域と対向す
る領域に均等に配置され、その上から液晶配向膜２３が
成膜されている。
【００１６】なお、スペーサ柱１３は、カラーフィルタ
層１７と対向電極１８との間に設けられていてもよく、
また、カラーフィルタ層１７の各着色層を積層して形成
されても良い。
層１７と対向電極１８との間に設けられていてもよく、
また、カラーフィルタ層１７の各着色層を積層して形成
されても良い。
【００１７】アレイ基板１２は、対向基板１１と同じ３
００×２５０×０．７ｍｍのガラス基板２０を備え、こ
のガラス基板上には、多数本の走査線及び信号線がマト
リクス状に形成され、走査線と信号線とで囲まれる領域
には画素電極２２が設けられている。また、走査線と信
号線との交点近傍には、液晶層１４駆動用の薄膜トラン
ジスタ（以下ＴＦＴと略称する）２１が設けられ、画素
電極２２に接続されている。そして、これら配線、画素
電極２２、ＴＦＴに重ねて液晶配向膜２４が成膜されて
いる。
００×２５０×０．７ｍｍのガラス基板２０を備え、こ
のガラス基板上には、多数本の走査線及び信号線がマト
リクス状に形成され、走査線と信号線とで囲まれる領域
には画素電極２２が設けられている。また、走査線と信
号線との交点近傍には、液晶層１４駆動用の薄膜トラン
ジスタ（以下ＴＦＴと略称する）２１が設けられ、画素
電極２２に接続されている。そして、これら配線、画素
電極２２、ＴＦＴに重ねて液晶配向膜２４が成膜されて
いる。
【００１８】また、対向基板１１およびアレイ基板１２
の外面には、それぞれ偏光板２６、２７が設けられてい
る。
の外面には、それぞれ偏光板２６、２７が設けられてい
る。
【００１９】次に、上記のように構成された液晶表示素
子１０の製造方法について説明する。まず、図２に示す
ように、対向基板１１のガラス基板１６となる矩形板状
のマザーガラス４１、およびアレイ基板１２のガラス基
板２０となる矩形板状のマザーガラス４２を用意する。
それぞれマザー基板として機能するこれらのマザーガラ
ス４１、４２は、ガラス基板１６、２０よりも充分に大
きな寸法、例えば、６５０×５５０×０．７ｍｍに形成
されている。
子１０の製造方法について説明する。まず、図２に示す
ように、対向基板１１のガラス基板１６となる矩形板状
のマザーガラス４１、およびアレイ基板１２のガラス基
板２０となる矩形板状のマザーガラス４２を用意する。
それぞれマザー基板として機能するこれらのマザーガラ
ス４１、４２は、ガラス基板１６、２０よりも充分に大
きな寸法、例えば、６５０×５５０×０．７ｍｍに形成
されている。
【００２０】次に、マザーガラス４１上に着色層の成
膜、フォトリソグラフィ工程によるパターニングを繰り
返すことにより、それぞれストライプ状のＲ（赤）、Ｇ
（緑）、Ｂ（青）の着色層を有したカラーフィルタ層１
７を形成する。続いて、カラーフィルタ層１７上にスパ
ッタ法にてＩＴＯ膜を成膜し対向電極１８を形成する。
その後、対向電極１８上にアクリル樹脂膜を成膜し、フ
ォトリソグラフィ工程によって複数のスペーサ柱１３を
パターン形成する。そして、この上に液晶配向膜２３を
塗布後、ラビング処理し、マザーガラス４１上に表示形
成部としての対向基板パターン１１ａを形成する。な
お、対向基板パターン１１ａは、ガラス基板１６を切り
出す際の矩形状の切り出し線１６ａに対し、その内側に
形成される。
膜、フォトリソグラフィ工程によるパターニングを繰り
返すことにより、それぞれストライプ状のＲ（赤）、Ｇ
（緑）、Ｂ（青）の着色層を有したカラーフィルタ層１
７を形成する。続いて、カラーフィルタ層１７上にスパ
ッタ法にてＩＴＯ膜を成膜し対向電極１８を形成する。
その後、対向電極１８上にアクリル樹脂膜を成膜し、フ
ォトリソグラフィ工程によって複数のスペーサ柱１３を
パターン形成する。そして、この上に液晶配向膜２３を
塗布後、ラビング処理し、マザーガラス４１上に表示形
成部としての対向基板パターン１１ａを形成する。な
お、対向基板パターン１１ａは、ガラス基板１６を切り
出す際の矩形状の切り出し線１６ａに対し、その内側に
形成される。
【００２１】次に、マザーガラス４２上に対し、金属
層、半導体層、絶縁層等の成膜、フォトリソグラフィ工
程によるパターニングを繰り返すことにより、走査線、
信号線、ＴＦＴ２１を形成する。続いて、マザーガラス
４２上にスパッタ法によりＩＴＯ膜を成膜し、これをフ
ォトリソグラフィ工程によってパターニングすることに
より、マトリクス状に配列された画素電極２２を形成す
る。更に、これらの上に液晶配向膜２４を塗布後、ラビ
ング処理し、マザーガラス４２上に表示形成部としての
アレイ基板パターン１２ａを形成する。アレイ基板パタ
ーン１２ａは、ガラス基板２０を切り出す際の矩形状の
切り出し線２０ａに対し、その内側に形成される。
層、半導体層、絶縁層等の成膜、フォトリソグラフィ工
程によるパターニングを繰り返すことにより、走査線、
信号線、ＴＦＴ２１を形成する。続いて、マザーガラス
４２上にスパッタ法によりＩＴＯ膜を成膜し、これをフ
ォトリソグラフィ工程によってパターニングすることに
より、マトリクス状に配列された画素電極２２を形成す
る。更に、これらの上に液晶配向膜２４を塗布後、ラビ
ング処理し、マザーガラス４２上に表示形成部としての
アレイ基板パターン１２ａを形成する。アレイ基板パタ
ーン１２ａは、ガラス基板２０を切り出す際の矩形状の
切り出し線２０ａに対し、その内側に形成される。
【００２２】続いて、図２および図３（ａ）に示すよう
に、切り出し線２０ａの内側でマザーガラス４２上のア
レイ基板パターン１２ａの表示領域の周縁に沿って、図
示しないディスペンサによりシール剤１５を塗布し、注
入口１５ａを除いて表示領域をシール剤により囲続す
る。シール剤１５として、例えば直径５μｍのガラスフ
ァイバー１９を熱硬化性のエポキシ樹脂と混ぜたシール
剤を使用した。
に、切り出し線２０ａの内側でマザーガラス４２上のア
レイ基板パターン１２ａの表示領域の周縁に沿って、図
示しないディスペンサによりシール剤１５を塗布し、注
入口１５ａを除いて表示領域をシール剤により囲続す
る。シール剤１５として、例えば直径５μｍのガラスフ
ァイバー１９を熱硬化性のエポキシ樹脂と混ぜたシール
剤を使用した。
【００２３】次に、切り出し線２０ａよりも外側で、マ
ザーガラス４２の周縁に沿って、シール剤１５と同一成
分からなるダミーシール剤３０をディスペンサにより塗
布する。この際、ダミーシール剤３０は、マザーガラス
３２の周縁角部を除いて塗布する。
ザーガラス４２の周縁に沿って、シール剤１５と同一成
分からなるダミーシール剤３０をディスペンサにより塗
布する。この際、ダミーシール剤３０は、マザーガラス
３２の周縁角部を除いて塗布する。
【００２４】更に、図２および図３（ｂ）に示すよう
に、マザーガラス４２の周縁部の四隅に、それぞれ仮止
め剤３１をダミーシール剤３０に並べて直線状に塗布す
る。仮止め剤３１として、シリカ球からなる直径５μｍ
の端部スペーサ２８を加えた紫外線硬化性の樹脂からな
る仮止め剤を使用した。
に、マザーガラス４２の周縁部の四隅に、それぞれ仮止
め剤３１をダミーシール剤３０に並べて直線状に塗布す
る。仮止め剤３１として、シリカ球からなる直径５μｍ
の端部スペーサ２８を加えた紫外線硬化性の樹脂からな
る仮止め剤を使用した。
【００２５】続いて、マザーガラス４１、マザーガラス
４２を、液晶配向膜２３、２４のそれぞれのラビング方
向が互いに９０°を成すように対向配置する。そして、
図示しない平面マウンタにより、対向基板パターン１１
ａおよびアレイ基板パターン１２ａの画素ピッチのパタ
ーンずれが５μｍ以内となるよう、マザーガラス４１、
４２を粗く位置合わせする。その後、図３（ｃ）に示す
ように、４００ｋｇｆの圧力でプレスし、シール剤１
５、ダミーシール剤３０、および仮止め剤３１を介して
マザーガラス４１及びマザーガラス４２を貼り合せる。
４２を、液晶配向膜２３、２４のそれぞれのラビング方
向が互いに９０°を成すように対向配置する。そして、
図示しない平面マウンタにより、対向基板パターン１１
ａおよびアレイ基板パターン１２ａの画素ピッチのパタ
ーンずれが５μｍ以内となるよう、マザーガラス４１、
４２を粗く位置合わせする。その後、図３（ｃ）に示す
ように、４００ｋｇｆの圧力でプレスし、シール剤１
５、ダミーシール剤３０、および仮止め剤３１を介して
マザーガラス４１及びマザーガラス４２を貼り合せる。
【００２６】この時、マザーガラス４２の四隅に配置さ
れた仮止め剤３１の中には端部スペーサ２８が混入して
いるため、マザーガラス４１および４２は、その周縁部
においても端部スペーサ２８により約５μｍの間隙を保
持し、互いに貼り付くことが防止される。
れた仮止め剤３１の中には端部スペーサ２８が混入して
いるため、マザーガラス４１および４２は、その周縁部
においても端部スペーサ２８により約５μｍの間隙を保
持し、互いに貼り付くことが防止される。
【００２７】その後、図示しないアライナにより、対向
基板パターン１１ａおよびアレイ基板パターン１２ａの
画素ピッチのパターンずれが、例えば５μｍ以内となる
ように、マザーガラス４１、４２をアライメント調整す
る。この時、アライナによるアライメント調整の回数は
５回で済み、所要時間は約１０秒間であった。なお、端
部スペーサ２８を混入していない仮止め剤を用いて同一
サイズの液晶セルを用意し、アライナによりアライメン
ト調整した所、パターンずれが所望の値の範囲内になる
まで、アライメント調整に約５０秒間を要した。
基板パターン１１ａおよびアレイ基板パターン１２ａの
画素ピッチのパターンずれが、例えば５μｍ以内となる
ように、マザーガラス４１、４２をアライメント調整す
る。この時、アライナによるアライメント調整の回数は
５回で済み、所要時間は約１０秒間であった。なお、端
部スペーサ２８を混入していない仮止め剤を用いて同一
サイズの液晶セルを用意し、アライナによりアライメン
ト調整した所、パターンずれが所望の値の範囲内になる
まで、アライメント調整に約５０秒間を要した。
【００２８】上記アライメント調整終了後、図３（ｄ）
に示すように、水銀ランプ３３により仮止め剤３１に紫
外線を照射して硬化させ、マザーガラス４１とマザーガ
ラス４２とを仮止めする。続いて、シール剤１５および
ダミーシール剤３０を１５０℃で７時間焼成して硬化さ
せ、マザーガラス４１とマザーガラス４２とを本止めす
る。次に、図３（ｅ）に示すように、マザーガラス４１
および４２を切り出し線１６ａ、２０ａに沿ってカット
し、所望サイズの液晶セル１０ｂを得る。
に示すように、水銀ランプ３３により仮止め剤３１に紫
外線を照射して硬化させ、マザーガラス４１とマザーガ
ラス４２とを仮止めする。続いて、シール剤１５および
ダミーシール剤３０を１５０℃で７時間焼成して硬化さ
せ、マザーガラス４１とマザーガラス４２とを本止めす
る。次に、図３（ｅ）に示すように、マザーガラス４１
および４２を切り出し線１６ａ、２０ａに沿ってカット
し、所望サイズの液晶セル１０ｂを得る。
【００２９】続いて、シール剤１５に形成された注入口
１５ａから、例えば減圧注入方式により、対向基板１１
とアレイ基板１２との間隙にフッ素系の液晶組成物を注
入した後、紫外線硬化樹脂により注入口１５ａを封止し
て液晶層１４を封入する。そして、対向基板１１及びア
レイ基板１２にそれぞれ偏光板２６、２７を貼り付け、
液晶表示素子１０が完成する。
１５ａから、例えば減圧注入方式により、対向基板１１
とアレイ基板１２との間隙にフッ素系の液晶組成物を注
入した後、紫外線硬化樹脂により注入口１５ａを封止し
て液晶層１４を封入する。そして、対向基板１１及びア
レイ基板１２にそれぞれ偏光板２６、２７を貼り付け、
液晶表示素子１０が完成する。
【００３０】上記のように構成された製造方法によれ
ば、スペーサ柱１３により間隙を保持する液晶表示素子
１０の液晶セル１０ｂを製造する際、対向配置された２
枚のマザーガラス４１、４２を仮止めするための仮止め
剤３１中に端部スペーサ２８が混入されていることか
ら、両マザーガラス４１、４２の周縁部においてもマザ
ーガラス間の間隙を保持することができ、マザーガラス
４１、４２同士が貼り付くことを防止できる。そのた
め、アライメント調整時、マザーガラス４１、４２を円
滑に相対移動させることが可能となり、従来約５０秒間
を要していたアライメント調整時間を約１０秒と著しく
短縮することができる。従って、表示品位の高い液晶表
示素子１０の生産性を向上し、液晶表示素子の量産化、
低コスト化を図ることができる。
ば、スペーサ柱１３により間隙を保持する液晶表示素子
１０の液晶セル１０ｂを製造する際、対向配置された２
枚のマザーガラス４１、４２を仮止めするための仮止め
剤３１中に端部スペーサ２８が混入されていることか
ら、両マザーガラス４１、４２の周縁部においてもマザ
ーガラス間の間隙を保持することができ、マザーガラス
４１、４２同士が貼り付くことを防止できる。そのた
め、アライメント調整時、マザーガラス４１、４２を円
滑に相対移動させることが可能となり、従来約５０秒間
を要していたアライメント調整時間を約１０秒と著しく
短縮することができる。従って、表示品位の高い液晶表
示素子１０の生産性を向上し、液晶表示素子の量産化、
低コスト化を図ることができる。
【００３１】なお、２枚のマザー基板端部間の間隙を保
持する端部スペーサは、上述した球状の端部スペーサに
限らず、柱状の端部スペーサを用いることもできる。こ
の場合、図４に示すように、液晶表示素子のスペーサ柱
１３をマザーガラス４２のアレイ基板パターン１２ａ上
に形成し、その際、マザーガラス４２の周縁部、例え
ば、四隅に柱状の端部スペーサ２８を同時にパターン形
成する。そして、これら端部スペーサ２８に重ねて仮止
め剤３１を塗布する。その後、上記実施の形態と同様に
構成により、マザーガラス４１、４２を貼り合わせる。
持する端部スペーサは、上述した球状の端部スペーサに
限らず、柱状の端部スペーサを用いることもできる。こ
の場合、図４に示すように、液晶表示素子のスペーサ柱
１３をマザーガラス４２のアレイ基板パターン１２ａ上
に形成し、その際、マザーガラス４２の周縁部、例え
ば、四隅に柱状の端部スペーサ２８を同時にパターン形
成する。そして、これら端部スペーサ２８に重ねて仮止
め剤３１を塗布する。その後、上記実施の形態と同様に
構成により、マザーガラス４１、４２を貼り合わせる。
【００３２】仮止め剤３１としては紫外線硬化性の樹脂
を用い、また、端部スペーサ２８は、一辺が１０μｍの
正方形で高さが５μｍの角柱形状とし、例えば１００μ
ｍピッチで形成した。他の構成は前述した実施の形態と
同一であり、同一の工程により液晶表示素子１０を製造
することができる。そして、上記のように端部スペーサ
として柱状スペーサを用いた場合でも、前述した実施の
形態と同様の作用効果を得ることができる。
を用い、また、端部スペーサ２８は、一辺が１０μｍの
正方形で高さが５μｍの角柱形状とし、例えば１００μ
ｍピッチで形成した。他の構成は前述した実施の形態と
同一であり、同一の工程により液晶表示素子１０を製造
することができる。そして、上記のように端部スペーサ
として柱状スペーサを用いた場合でも、前述した実施の
形態と同様の作用効果を得ることができる。
【００３３】その他、この発明は上述した実施の形態に
限定されることなく、この発明の範囲内で種々変形可能
である。例えば、２枚の基板間の間隙を保持するスペー
サ柱の、サイズや分布比率等は任意に設定可能であると
ともに、使用するシール剤、ダミーシール剤、および仮
止め剤の原材料や特性等も任意に選択可能である。
限定されることなく、この発明の範囲内で種々変形可能
である。例えば、２枚の基板間の間隙を保持するスペー
サ柱の、サイズや分布比率等は任意に設定可能であると
ともに、使用するシール剤、ダミーシール剤、および仮
止め剤の原材料や特性等も任意に選択可能である。
【００３４】マザー基板や、平面表示素子のサイズ等は
実施の形態に限定されず、また、マザー基板上に複数の
表示素子パターンを形成するマルチ製法により複数のセ
ルを同時に形成する工程を用いてもよい。更に、上述し
た実施の形態では、アレイ基板側のマザーガラス上にシ
ール剤、ダミーシール剤、仮止め剤を塗布する構成とし
たが、これらを対向基板側のマザーガラスに塗布する構
成としても良い。この発明は、スペーサ柱に限らず、球
状スペーサを平面表示素子、あるいはスペーサを持たな
い平面表示素子の製造にも適用でき、また、液晶表示素
子に限定されることなく、有機ＥＬパネル等の他の平面
表示素子にも適用することができる。
実施の形態に限定されず、また、マザー基板上に複数の
表示素子パターンを形成するマルチ製法により複数のセ
ルを同時に形成する工程を用いてもよい。更に、上述し
た実施の形態では、アレイ基板側のマザーガラス上にシ
ール剤、ダミーシール剤、仮止め剤を塗布する構成とし
たが、これらを対向基板側のマザーガラスに塗布する構
成としても良い。この発明は、スペーサ柱に限らず、球
状スペーサを平面表示素子、あるいはスペーサを持たな
い平面表示素子の製造にも適用でき、また、液晶表示素
子に限定されることなく、有機ＥＬパネル等の他の平面
表示素子にも適用することができる。
【００３５】
【発明の効果】以上詳述したように、本発明によれば、
アライメント調整時間を大幅に短縮し、生産性の向上に
よる量産化および低コスト化が可能な平面表示素子の製
造方法を提供することができる。
アライメント調整時間を大幅に短縮し、生産性の向上に
よる量産化および低コスト化が可能な平面表示素子の製
造方法を提供することができる。
【図１】本発明の実施の形態に係る製造方法により製造
された液晶表示素子を示す断面図。
された液晶表示素子を示す断面図。
【図２】本発明の実施の形態に係る製造方法において、
２枚のマザーガラスを対向配置した状態を概略的に示す
分解斜視図。
２枚のマザーガラスを対向配置した状態を概略的に示す
分解斜視図。
【図３】上記製造方法におけるシール剤及びダミーシー
ル剤の塗布工程、仮止め剤の塗布工程、マザーガラスの
貼り合わせ工程、仮止め剤硬化工程、液晶セル切り出し
工程をそれぞれ示す断面図。
ル剤の塗布工程、仮止め剤の塗布工程、マザーガラスの
貼り合わせ工程、仮止め剤硬化工程、液晶セル切り出し
工程をそれぞれ示す断面図。
【図４】本発明の第２の実施の形態に係る製造方法にお
ける仮止め剤の塗布工程、マザーガラスの貼り合わせ工
程をそれぞれ示す断面図。
ける仮止め剤の塗布工程、マザーガラスの貼り合わせ工
程をそれぞれ示す断面図。
１０…液晶表示素子 １１…対向基板 １１ａ…対向基板パターン １２…アレイ基板 １２ａ…アレイ基板パターン １３…スペーサ柱 １４…液晶層 １５…シール剤 １６、２０…ガラス基板 １７…カラーフィルタ層 １８…対向電極 １９…ガラスファイバー ２１…ＴＦＴ素子 ２２…画素電極 ２８…端部スペーサ ３０…ダミーシール剤 ３１…仮止め剤 ４１、４２…マザーガラス
Claims (9)
- 【請求項１】所定の隙間をおいて対向配置されていると
ともにシール剤により周縁部同士が貼り合わされた一対
の基板を備えた平面表示素子の製造方法において、 それぞれ上記一対の基板よりも寸法の大きな一対のマザ
ー基板を用意し、 上記各マザー基板上に表示形成部を形成し、 少なくとも一方のマザー基板上において、上記表示形成
部の周縁部を囲むようにシール剤を配置するとともに、
上記マザー基板の端部に２枚のマザー基板の間隙を保持
する端部スペーサと上記端部スペーサを覆った仮止め剤
とを配置し、 上記シール剤、端部スペーサおよび仮止め剤を挟んで上
記２枚のマザー基板を貼り合わせ、 上記貼り合わされた２枚のマザー基板同士をアライメン
ト調整し、 上記アライメント調整後、上記仮止め剤を硬化させて２
枚のマザー基板を仮止めし、 上記仮止め後、上記シール剤を硬化させて２枚のマザー
基板を本止めし、 上記本止め後、上記シール剤の外側で上記２枚のマザー
基板を切断して上記一対の基板を切り出すことを特徴と
する平面表示素子の製造方法。 - 【請求項２】所定の隙間をおいて対向配置されていると
ともにシール剤により周縁部同士が貼り合わされた一対
の基板と、上記基板間に設けられ上記基板間の隙間を保
持した複数のスペーサ柱と、上記シール剤に囲続される
領域に封入された光変調層とを備えた平面表示素子の製
造方法において、 それぞれ上記一対の基板よりも寸法の大きな一対のマザ
ー基板を用意し、 上記各マザー基板上に表示形成部を形成し、 少なくとも一方のマザー基板上において、上記表示形成
部の周縁部を囲むようにシール剤を配置するとともに、
上記マザー基板の端部に２枚のマザー基板の間隙を保持
する端部スペーサと上記端部スペーサを覆った仮止め剤
とを配置し、 上記シール剤、端部スペーサおよび仮止め剤を挟んで上
記２枚のマザー基板を貼り合わせ、 上記貼り合わされた２枚のマザー基板同士をアライメン
ト調整し、 上記アライメント調整後、上記仮止め剤を硬化させて２
枚のマザー基板を仮止めし、 上記仮止め後、上記シール剤を硬化させて２枚のマザー
基板を本止めし、 上記本止め後、上記シール剤の外側で上記２枚のマザー
基板を切断して上記一対の基板を切り出すことを特徴と
する平面表示素子の製造方法。 - 【請求項３】上記端部スペーサおよび仮止め剤を配置す
る工程は、端部スペーサが混入された仮止め剤を上記マ
ザー基板上に塗布する工程を含んでいることを特徴とす
る請求項１又は２に記載の平面表示素子の製造方法。 - 【請求項４】上記端部スペーサおよび仮止め剤を配置す
る工程は、上記マザー基板上に柱状の端部スペーサを形
成した後、上記柱状の端部スペーサに重ねて上記仮止め
剤を上記マザー基板上に塗布する工程を含んでいること
を特徴とする請求項１又は２に記載の平面表示素子の製
造方法。 - 【請求項５】上記一方のマザー基板の表示形成部に位置
した柱状スペーサと、上記マザー基板の端部に位置した
柱状の端部スペーサとを同一工程で形成し、上記柱状の
端部スペーサに重ねて上記マザー基板上に上記仮止め剤
を塗布することを特徴とする請求項２に記載の平面表示
素子の製造方法。 - 【請求項６】前記光変調層は液晶組成物からなる液晶層
であることを特徴とする請求項２又は５に記載の平面表
示素子の製造方法。 - 【請求項７】上記シール剤および仮止め剤として、硬化
方法の異なる材料をそれぞれ用いることを特徴とする請
求項１ないし６のいずれか１項に記載の平面表示素子の
製造方法。 - 【請求項８】前記シール剤は熱硬化型の材料からなり、
前記仮止め剤は紫外線硬化型の材料からなること特徴と
する請求項７に記載の平面表示素子の製造方法。 - 【請求項９】上記端部スペーサおよび仮止め剤を、上記
マザー基板の端部で少なくとも四隅に配置することを特
徴とする請求項１ないし８のいずれか１項に記載の平面
表示素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001318368A JP3930284B2 (ja) | 2000-12-18 | 2001-10-16 | 平面表示素子の製造方法 |
| US09/988,771 US6740190B2 (en) | 2000-12-18 | 2001-11-20 | Method for manufacturing flat display element |
| TW090130434A TW594314B (en) | 2000-12-18 | 2001-12-07 | Manufacturing method of flat panel display cells |
| KR10-2001-0079435A KR100477567B1 (ko) | 2000-12-18 | 2001-12-14 | 평면표시소자의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-383882 | 2000-12-18 | ||
| JP2000383882 | 2000-12-18 | ||
| JP2001318368A JP3930284B2 (ja) | 2000-12-18 | 2001-10-16 | 平面表示素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002250912A true JP2002250912A (ja) | 2002-09-06 |
| JP3930284B2 JP3930284B2 (ja) | 2007-06-13 |
Family
ID=26606020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001318368A Expired - Fee Related JP3930284B2 (ja) | 2000-12-18 | 2001-10-16 | 平面表示素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6740190B2 (ja) |
| JP (1) | JP3930284B2 (ja) |
| KR (1) | KR100477567B1 (ja) |
| TW (1) | TW594314B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675602B2 (en) | 2006-06-21 | 2010-03-09 | Toshiba Matsushita Display Technology Co., Ltd. | Board device and method for manufacturing display element |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757488B1 (ko) * | 2001-05-22 | 2007-09-11 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 기판 크기 조절방법 |
| KR100685948B1 (ko) * | 2001-12-14 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP4090799B2 (ja) * | 2002-07-01 | 2008-05-28 | 奇美電子股▲ふん▼有限公司 | 画像表示素子及び画像表示装置 |
| KR100675625B1 (ko) * | 2002-08-08 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자 및 그 제조방법 |
| TWM251142U (en) * | 2002-08-14 | 2004-11-21 | Hannstar Display Corp | Liquid crystal display panel |
| JP4059735B2 (ja) * | 2002-09-03 | 2008-03-12 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100710162B1 (ko) * | 2002-11-28 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 실 패턴 형성방법 |
| JP4446697B2 (ja) * | 2003-07-29 | 2010-04-07 | 大日本印刷株式会社 | 有機エレクトロルミネッセンス素子及びその製造方法 |
| TWI318316B (en) * | 2003-08-29 | 2009-12-11 | Innolux Display Corp | Liquid crystal display and process for the production thereof |
| US7347781B2 (en) * | 2004-03-03 | 2008-03-25 | Motorola, Inc. | Method and system for reality gaming on wireless devices |
| JP2005258290A (ja) * | 2004-03-15 | 2005-09-22 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| KR100705319B1 (ko) * | 2004-12-01 | 2007-04-10 | 엘지전자 주식회사 | 유기 전계발광표시소자 및 그 제조방법 |
| KR101087568B1 (ko) * | 2004-12-30 | 2011-11-28 | 엘지디스플레이 주식회사 | 입체영상표시장치용 패러랙스 베리어 액정패널 및 그제조방법 |
| KR101824709B1 (ko) * | 2010-01-21 | 2018-02-01 | 덴카 주식회사 | 투광성 경질 기판 적층체의 제조방법 및 투광성 경질 기판 라미네이팅 장치 |
| WO2011089964A1 (ja) * | 2010-01-21 | 2011-07-28 | 電気化学工業株式会社 | 透光性硬質基板積層体の製造方法及び透光性硬質基板貼り合わせ装置 |
| KR20110106082A (ko) * | 2010-03-22 | 2011-09-28 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 및 그 제조방법 |
| MY166643A (en) * | 2010-06-15 | 2018-07-17 | Denka Company Ltd | Method for manufacturing translucent rigid substrate laminate |
| US20120075823A1 (en) * | 2010-09-28 | 2012-03-29 | Samsung Electronics Co. Ltd. | Display panel and method of manufacturing the same |
| CN103221211B (zh) * | 2010-11-22 | 2016-06-29 | 电化株式会社 | 平板的贴合夹具及平板层叠体的制造方法 |
| CN102566146B (zh) * | 2010-12-23 | 2015-01-21 | 京东方科技集团股份有限公司 | 液晶面板及其制造方法和液晶显示器 |
| JP2012169068A (ja) * | 2011-02-10 | 2012-09-06 | Canon Inc | 気密容器及び画像表示装置の製造方法 |
| TWI541275B (zh) * | 2011-07-15 | 2016-07-11 | Denka Company Ltd | And a method for producing a plate-like product |
| JP2013110151A (ja) * | 2011-11-17 | 2013-06-06 | Elpida Memory Inc | 半導体チップ及び半導体装置 |
| US8801213B2 (en) * | 2012-01-26 | 2014-08-12 | Panasonic Corporation | Lighting device having first and second organic electroluminescence element modules |
| US8961730B2 (en) * | 2012-06-26 | 2015-02-24 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | LCD device, manufacturing method and equipment for LCD panel |
| KR102360783B1 (ko) * | 2014-09-16 | 2022-02-10 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267224A (ja) * | 1991-02-22 | 1992-09-22 | Seiko Epson Corp | 液晶表示装置の製造方法 |
| JPH05165037A (ja) * | 1991-12-12 | 1993-06-29 | Matsushita Electric Ind Co Ltd | 液晶パネルの製造方法 |
| JP3111581B2 (ja) * | 1992-01-17 | 2000-11-27 | 松下電器産業株式会社 | 液晶パネルの製造方法 |
| JP3010325B2 (ja) * | 1992-02-21 | 2000-02-21 | キヤノン株式会社 | 液晶パネルの製造方法 |
| JPH05241168A (ja) * | 1992-02-27 | 1993-09-21 | Nec Kagoshima Ltd | 液晶パネルの製造方法 |
| KR19980030913U (ko) * | 1996-11-30 | 1998-08-17 | 엄길용 | 깨짐방지용 더미 실 구조체 |
| JPH1114953A (ja) * | 1997-06-20 | 1999-01-22 | Matsushita Electric Ind Co Ltd | 多数丁付け液晶表示パネルの製造方法および多数丁付け液晶表示パネル |
| JP4028043B2 (ja) * | 1997-10-03 | 2007-12-26 | コニカミノルタホールディングス株式会社 | 液晶光変調素子および液晶光変調素子の製造方法 |
| KR100486899B1 (ko) * | 1997-11-25 | 2005-08-10 | 삼성전자주식회사 | 엘씨디 패널 제작 방법 |
| JP3358606B2 (ja) * | 1999-12-14 | 2002-12-24 | 日本電気株式会社 | 液晶表示パネルの製造方法 |
-
2001
- 2001-10-16 JP JP2001318368A patent/JP3930284B2/ja not_active Expired - Fee Related
- 2001-11-20 US US09/988,771 patent/US6740190B2/en not_active Expired - Fee Related
- 2001-12-07 TW TW090130434A patent/TW594314B/zh not_active IP Right Cessation
- 2001-12-14 KR KR10-2001-0079435A patent/KR100477567B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7675602B2 (en) | 2006-06-21 | 2010-03-09 | Toshiba Matsushita Display Technology Co., Ltd. | Board device and method for manufacturing display element |
Also Published As
| Publication number | Publication date |
|---|---|
| US6740190B2 (en) | 2004-05-25 |
| TW594314B (en) | 2004-06-21 |
| KR100477567B1 (ko) | 2005-03-18 |
| KR20020048875A (ko) | 2002-06-24 |
| JP3930284B2 (ja) | 2007-06-13 |
| US20020075438A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3930284B2 (ja) | 平面表示素子の製造方法 | |
| KR100662496B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP3281362B2 (ja) | 液晶表示パネルの製造方法 | |
| US8054437B2 (en) | Large substrate, method of manufacturing liquid crystal device from the same, and liquid crystal device obtained | |
| EP0740186A2 (en) | Liquid crystal display unit | |
| US7542123B2 (en) | Board device and liquid crystal display device | |
| JP2002202512A (ja) | 液晶表示装置及びその製造方法 | |
| WO1998016867A1 (fr) | Appareil a cristaux liquides, sa fabrication et dispositif d'affichage associe | |
| US20020054259A1 (en) | Diffused reflector, liquid crystal display device constructed to use the reflector, and manufacture of the same | |
| JP2004093760A (ja) | 液晶表示装置の製造方法 | |
| WO2010058502A1 (ja) | 液晶表示装置及びその製造方法 | |
| JPH07159795A (ja) | 液晶表示パネルの製造方法 | |
| KR20030067232A (ko) | Ｕｖ조사장치 및 그를 이용한 액정표시소자의 제조방법 | |
| JPH10213792A (ja) | 液晶表示装置 | |
| JP3483730B2 (ja) | 液晶表示装置 | |
| JP2003262876A (ja) | 液晶表示素子及びその製造方法 | |
| KR20030072826A (ko) | 액정표시소자의 제조방법 | |
| JPH11183915A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20030075436A (ko) | 액정표시소자용 기판, 액정표시소자 및 그 제조방법 | |
| KR20090015437A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2007264102A (ja) | 液晶表示パネルおよびその製造方法 | |
| KR101289064B1 (ko) | 액정표시소자의 제조방법 | |
| JP2002098975A (ja) | 液晶装置の製造方法 | |
| JP3721819B2 (ja) | 液晶装置の製造方法及び液晶装置の製造ライン設備 | |
| JP2002214620A (ja) | 平面表示素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |