KR100757488B1 - 액정표시소자의 기판 크기 조절방법 - Google Patents

액정표시소자의 기판 크기 조절방법 Download PDF

Info

Publication number
KR100757488B1
KR100757488B1 KR1020010027894A KR20010027894A KR100757488B1 KR 100757488 B1 KR100757488 B1 KR 100757488B1 KR 1020010027894 A KR1020010027894 A KR 1020010027894A KR 20010027894 A KR20010027894 A KR 20010027894A KR 100757488 B1 KR100757488 B1 KR 100757488B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
size
substrates
stress
Prior art date
Application number
KR1020010027894A
Other languages
English (en)
Other versions
KR20020088862A (ko
Inventor
조민구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010027894A priority Critical patent/KR100757488B1/ko
Priority to US10/152,070 priority patent/US6847429B2/en
Publication of KR20020088862A publication Critical patent/KR20020088862A/ko
Priority to US10/988,500 priority patent/US20050088607A1/en
Application granted granted Critical
Publication of KR100757488B1 publication Critical patent/KR100757488B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 컬러필터 기판과 박막트랜지스터 기판이 정합되도록 한 액정표시소자의 기판 크기 조절방법에 관한 것이다.
본 발명에 따른 액정표시소자의 기판 크기 조절방법은 적어도 하나 이상의 증착막이 형성되며 액정층을 사이에 두고 합착되는 제1 및 제2 기판의 정합여부를 판단하는 단계와, 제1 및 제2 기판이 부정합된 것으로 판단되면 증착막의 스트레스양을 조절하여 제1 및 제2 기판 중 적어도 어느 하나의 크기를 조절함으로써 제1 및 제2 기판을 정합시키는 단계를 포함한다.

Description

액정표시소자의 기판 크기 조절방법{Method For Adjusting A Substrate Size in Liquid Crystal Display Device}
도 1은 종래의 액정표시소자를 개략적으로 나타내는 사시도.
도 2는 도 1에 도시된 박막트랜지스터와 화소전극을 상세히 나타내는 평면도.
도 3은 도 2에서 선 "A-A´"을 따라 절취하여 나타내는 단면도.
도 4a는 증착막이 형성되지 않은 베어기판을 나타내는 단면도.
도 4a는 증착막에 의해 콤프레시브 모드로 늘어나게 되는 기판을 나타내는 단면도.
도 4c는 증착막에 의해 텐실 모드로 수축하게 되는 기판을 나타내는 단면도.
도 5는 기판의 크기 변화에 따른 컬러필터 기판과 박막트랜지스터 기판의 부정합을 나타내는 단면도.
도 6은 컬러필터 기판과 박막 트랜지스터 기판의 부정합에 의해 초래되는 빛샘불량을 나타내는 사시도.
도 7은 도 6과 같은 빛샘불량에 의해 컬러필터 기판 상의 블랙매트릭스와 박막 트랜지스터 기판 상의 금속패턴 간의 부정합을 나타내는 단면도.
도 8은 액정표시소자의 기판을 개략적으로 나타내는 평면도.
도 9는 본 발명의 실시예에 따른 액정표시소자의 기판 크기 조절방법에서 스트레스 변화에 따른 조성이 다른 기판들 각각의 길이방향 크기 변화를 나타내는 그래프.
도 10은 본 발명의 실시예에 따른 액정표시소자의 기판 크기 조절방법에 있어서 스트레스 변화에 따른 조성이 다른 기판들 각각의 폭방향 크기 변화를 나타내는 그래프.
도 11은 본 발명의 실시예에 따른 액정표시소자의 기판 크기 조절방법에 있어서 증착 공정변수 중 하나인 고주파 파워의 조절에 따른 스트레스의 변화를 나타내는 그래프.
< 도면의 주요 부분에 대한 부호의 설명 >
11,17 : 편광판 12,16 : 기판
13 : 컬러필터 14 : 공통전극
15 : 액정 18 : 게이트배선
19 : 데이터배선 20 : TFT
21 : 화소전극 22 : 소스전극
23 : 게이트전극 24 : 드레인전극
25,26 : 콘택홀 27 : 스토리지 캐패시터전극
31 : 게이트 절연막 32 : 활성층
33 : 오믹접촉층 34 : 패시베이션층
35 : 컬러필터 기판 36 : TFT 기판
71 : 블랙매트릭스 72 : 금속패턴
80 : 기판
본 발명은 액정표시소자에 관한 것으로, 특히 컬러필터 기판과 박막트랜지스터 기판이 정합되도록 한 액정표시소자의 기판 크기 조절방법에 관한 것이다.
액정표시소자는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입 액정표시소자는 각 액정셀을 구동하기 위한 스위칭소자에 의해 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입 액정표시소자에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
액티브 매트릭스 타입 액정표시소자는 도 1과 같이 액정을 사이에 두고 합착된 컬러필터 기판(35)과 TFT 기판(36)을 구비한다.
투과형 액정표시소자에 있어서, TFT 기판(36)의 배면에는 도시하지 않은 백라이트 유닛이 설치되어 TFT 기판(36) 쪽으로 광을 조사하게 된다.
컬러필터 기판(35)과 TFT 기판(36) 사이에는 액정(15)이 주입된다. 액정(15)은 자신에게 인가된 전계에 응답하여 회전됨으로써 TFT 기판(36)을 경유하여 입사되는 빛의 투과량을 조절하게 된다.
컬러필터 기판(35)은 상부기판(12)의 배면 상에 형성되는 컬러필터(13) 및 공통전극(14)과, 상부기판(12)의 전면 상에 부착되는 편광판(11)을 구비한다. 컬러필터(13)는 적(R), 녹(G) 및 청(B) 색의 컬러필터층이 스트라이프(Stripe) 형태로 배치되어 특정 파장대역의 빛을 투과시킴으로써 컬러표시를 가능하게 한다. 인접한 색의 컬러필터들(13) 사이에는 도시하지 않은 블랙 매트릭스(Black Matrix)가 형성되어 인접한 셀로부터 입사되는 빛을 흡수함으로써 콘트라스트의 저하를 방지하게 된다.
TFT 기판(36)은 하부기판(16)의 전면에 데이터배선(19)과 게이트배선(18)이 상호 교차되도록 형성되며, 그 교차부에 TFT(20)가 형성된다. 그리고 하부기판(16)의 전면에는 데이터배선(19)과 게이트배선(18) 사이의 셀 영역에 화소전극(21)이 매트릭스 형태로 형성된다. TFT(20)는 게이트배선(18)으로부터의 스캐닝신호에 응답하여 데이터배선(19)과 화소전극(21) 사이의 데이터 전송패스를 절환함으로써 화소전극(21)을 구동하게 된다. TFT 기판(36)의 배면에는 편광판(17)이 부착된다.
컬러필터 기판(35)과 TFT 기판(36) 상에 부착된 편광판들(11,17)은 어느 한 방향으로 편광된 빛을 투과시키게 되며, 액정(15)이 90°TN 모드일 때 그들의 편광방향은 서로 직교하게 된다.
컬러필터 기판(35)과 TFT 기판(36)의 대향면들에는 도시하지 않은 배향막이 형성된다.
액티브 매트릭스 타입 액정표시소자의 제조공정은 기판(12,16)의 세정공정, 기판(12,16)의 패터닝 공정, 배향막 형성공정, 컬러필터 기판(35)과 TFT 기판(36)의 합착/액정주입공정, 실장 공정 및 테스트 공정으로 나뉘어진다.
기판(12,16)의 세정공정은 컬러필터 기판(35)과 TFT 기판(36)의 패터닝 전후에 기판들(12,16)의 이물질을 세정제로 제거하는 공정이다.
기판(12,16)의 패터닝 공정은 상부기판(12)의 패터닝과 하부기판(16)의 패터닝으로 나뉘어진다. 상부기판(12)에는 전술한 바와 같이 블랙매트릭스, 칼라필터(13), 공통전극(14)이 순차적으로 형성되며, 하부기판(16)에는 데이터배선(19), 게이트배선(18), TFT(20) 및 화소전극(21)이 형성된다.
TFT(20)의 평면 및 단면구조는 각각 도 2와 도 3과 같다.
도 2 및 도 3을 참조하면, TFT(20)의 제조공정은 하부기판(16) 상에 게이트 금속을 스퍼터링(Sputtering) 방법이나 무전해 도금방법으로 전면 증착하는 게이트 금속 증착공정으로 시작된다. 게이트 금속은 크롬(Cr), 몰리브덴(Mo) 등을 사용할 수 있으며, 알루미늄계 금속이 사용될 수도 있다. 알루미늄계 금속은 알루미늄-네오디늄(AlNd)/몰리브덴(Mo)의 적층구조가 바람직하다. 이는 몰리브덴층이 낮은 저항을 가지는 알루미늄계 금속에 의한 신호지연을 보상할 수 있기 때문이다.
이어서, 하부기판(16) 상에 마스크가 정렬되고, 노광 및 현상공정을 포함한 사진식각(Photolithography) 공정을 이용하여 게이트 금속층이 패터닝된다.
이렇게 패터닝된 게이트 금속패턴은 게이트배선(18)과 TFT(20)의 게이트전극(23)이 된다.
게이트 금속패턴이 형성된 하부기판(16) 상에는 게이트 절연물질이 전면증착됨으로써 게이트 절연막(31)이 전면 증착된다. 게이트 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 절연물질이 사용된다.
게이트 절연막(31) 위에는 반도체 물질 및 불순물이 도핑된 반도체 물질이 CVD(Chemical Vapor Deposition) 공정으로 하부기판(16) 상에 연속적으로 전면 증착된 후에, 건식식각을 이용한 패터닝공정에 의해 패터닝됨으로써 활성층(32)과 오믹접촉층(33)이 형성된다. 반도체 물질로는 불순물이 도핑되지 않은 비정질실리콘이나 다결정실리콘이 사용된다. 불순물이 도핑된 반도체 물질은 n형 또는 p형의 불순물이 고농도로 도핑된 비정질실리콘이나 다결정실리콘으로 선택된다.
활성층(32)과 오믹접촉층(33)이 형성된 하부기판(16) 상에는 소스/드레인 금속이 전면 증착된 후에, 습식식각을 이용한 패터닝공정에 의해 패터닝됨으로써 TFT(20)의 소스전극(22)과 드레인전극(24) 및 스토리지 캐패시터전극(27)이 형성된다. 소스전극(22)은 데이터배선(19)과 연결되며, 스토리지 캐패시터전극(27)은 게이트절연막(31)을 사이에 두고 게이트배선(18)과 중첩된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈륨(Ta) 등의 금속이 사용된다. 이렇게 패터닝된 소스전극(22)과 드레인전극(24)의 패턴을 마스크로 하여 건식식각됨으로써 오믹접촉층(33)의 중앙부가 제거된다.
소스전극(22)과 드레인전극(24)이 형성된 하부기판(16) 상에는 무기 또는 유기 절연막이 전면 형성된다. 무기 절연막으로는 산화실리콘(SiOx)이나 질화실리콘(SiNx)이 사용될 수 있다.
이렇게 형성된 패시베이션층(34)에는 드레인전극(24)과 스토리지 캐패시터전극(27)이 각각 노출되게 하는 콘택홀(25,26)이 형성된다.
콘택홀(25)이 형성된 패시베이션층(34)에는 투명 전도성 물질이 전면 증착되된 후에 건식식각을 이용한 패터닝공정에 의해 패터닝됨으로써 화소전극(21)이 형성된다. 투명 전도성 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 중 어느 하나가 사용될 수 있다. 화소전극(21)은 콘택홀(25)을 경유하여 TFT의 드레인전극(24)에 전기적으로 접속되며, 그 상부 돌출부(21a)는 콘택홀(26)을 경유하여 스토리지 캐패시터전극(27)과 전기적으로 접속된다. 이 화소전극(21)은 고개구율을 위하여 패시베이션층(34)이 유전상수가 낮은 유기 절연물질로 이루어지는 경우에 가장자리의 측단변이 도 2와 같이 데이터배선(19) 또는 게이트배선(18)에 d2 만큼 중첩된다.
기판합착/액정주입 공정에서는 상/하부기판(12,16) 상에 배향막을 도포하고 러빙하는 공정에 이어서, 실(Seal)을 이용한 상/하부기판(12,16) 합착공정, 액정주입공정, 주입구 봉지공정이 순차적으로 이루어진다.
실장공정에서는 도시하지 않은 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : TCP)를 하부기판(16) 상의 데이터/게이트배선(18,19)의 패드에 접속시키게 된다.
마지막으로, 테스트공정에서는 양품판정을 하게 된다. 불량화소는 데이터배 선(19)에 테스트패턴 데이터를 인가하고 게이트배선(18)에 스캐닝신호를 인가하여 액정셀을 구동함으로써 감지된다. 이렇게 감지된 불량화소는 일반적으로 리페어공정에 의해 암점화된다.
이러한 액정표시소자의 제조공정에 있어서, 각층의 증착시 상부기판(12) 또는 하부기판(16)에 가해지는 스트레스(Stress)로 인하여 기판들(12,16)의 크기가 변하게 된다. 여기서, 스트레스는 단위 면적당 기판(12,16)을 누르는 힘으로 정의되며, 그 단위는 dyne/cm2이다. 합착되는 기판들(12,16)의 크기 변화량이 서로 다르면 TFT 기판(36)과 컬러필터 기판(35)이 정합되지 않게 된다.
도 4a와 같이 증착막이 형성되지 않는 베어기판(Bare Glass Substrate)(42)는 평탄한 상태를 유지하게 된다.
베어기판(42) 상에 증착막(41)이 증착되면서 베어기판(42)에는 스트레스가 가해지게 되고 이 스트레스는 베어기판(42)의 변형을 초래하게 된다. 증착막(41)으로 인한 스트레스는 기판 물질과 증착막 물질의 열팽창계수 차이와 같은 물성적 특성과 증착조건 등의 외부요인에 의해 발생된다. 베어기판(42)에 상대적으로 큰 스트레스를 가하는 증착막(41)은 베어기판(42) 상에 전면 증착되는 게이트절연막(31)과 패시베이션층(34)이다.
이러한 스트레스로 인한 기판(42)의 변형은 도 4b와 같이 기판(42)이 위쪽으로 굽어지는 컴프레시브 모드(Compressive mode)와 도 4c와 같이 기판(42)이 아래쪽으로 굽어지는 텐실 모드(Tensile mode)로 나뉘어진다. 컴프레시브 모드에서 기판(42)에는 중심부에서 바깥 쪽으로 향하는 힘이 가해지기 때문에 늘어나게 되는 반면에, 텐실 모드에서 기판(42)에는 바깥 쪽에서 중심부 쪽으로 향하는 힘이 가해지기 때문에 수축된다. 그 결과, 컴프레시브 모드에서는 기판(42)의 크기가 커지게 되고 텐실모드에서는 기판(42)의 크기가 작아지게 된다.
증착시에 가해지는 스트레스로 인한 기판 크기의 변형은 합착된 컬러필터 기판(35)과 TFT 기판(36)의 크기를 도 5와 같이 다르게 된다.
도 5를 참조하면, TFT 기판(36)은 증착막으로 인하여 컴프레시브 모드의 스트레스를 받게 되어 컬러필터 기판(35)보다 커지게 된다. 이와 달리, 컬러필터 기판(35)이 공통전극(14)과 같은 증착막으로 인하여 그 크기가 달라질 수도 있다. 도 5와 같이 TFT 기판(36)과 컬러필터 기판(35)의 크기가 서로 다르게 되면 도 6 및 도 7과 같이 빛샘 불량이 발생된다.
도 6 및 도 7을 참조하면, 합착된 TFT 기판(36)과 컬러필터 기판(35)의 크기가 다르게 되면 TFT 기판(36) 상의 데이터배선(19) 및 게이트배선(18) 등의 금속패턴(72)과 컬러필터 기판(35) 상의 블랙 매트릭스(71)가 일치되지 않고 어긋나게 된다. 그 결과, 블랙 매트릭스(71)에 의해 인접셀의 빛이나 금속패턴(72)으로부터 반사되는 빛이 차단되어야 하지만 이러한 빛이 컬러필터 기판(35) 상의 블랙 매트릭스(71)와 TFT 기판(36) 상의 금속패턴(72)의 위치가 어긋나기 때문에 표시면으로 방출되어 콘트라스트를 저하시키게 된다.
따라서, 본 발명의 목적은 컬러필터 기판과 박막트랜지스터 기판이 정합되도록 한 액정표시소자의 기판 크기 조절방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 기판 크기 조절방법은 적어도 하나 이상의 증착막이 형성되며 액정층을 사이에 두고 합착되는 제1 및 제2 기판의 정합여부를 판단하는 단계와, 제1 및 제2 기판이 부정합된 것으로 판단되면 증착막의 스트레스양을 조절하여 제1 및 제2 기판 중 적어도 어느 하나의 크기를 조절함으로써 제1 및 제2 기판을 정합시키는 단계를 포함한다.
상기 제1 기판은 상호 교차하는 신호배선들과 신호배선들의 교차부에 박막트랜지스터가 형성되는 박막트랜지스터 기판이다.
상기 제2 기판은 적색, 녹색 및 청색의 컬러필터와 블랙매트릭스가 형성되는 컬러필터 기판이다.
상기 스트레스양은 상기 증착막의 공정변수를 다르게 하여 조절된다.
상기 공정변수는 PECVD(Plasma Enhanced Chemical Vapor Deposition)의 고주파 파워와 증착장비의 진공챔버 내에 투입되는 가스의 양이다.
상기 증착막은 신호배선들 중에 게이트라인과 박막트랜지스터의 게이트전극을 덮도록 기판 상에 전면 증착되는 게이트 절연막이나 박막트랜지스터와 신호배선들을 덮도록 기판 상에 전면 증착되는 패시베이션층이다.
본 발명에 따른 액정표시소자의 기판 크기 조절방법은 조성이 다른 적어도 둘 이상의 기판 각각에 증착공정에 의해 스트레스를 가하여 스트레스에 의해 변화되는 기판의 크기를 측정하는 단계와, 액정층을 사이에 두고 합착되는 제1 및 제2 기판이 정합될 수 있도록 기판의 크기 변화양을 고려하여 제1 및 제2 기판의 종류를 조성이 다른 기판들로 선택하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 8 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 8을 참조하면, 액정표시소자의 기판(80)은 해상도에 따라 다르지만 게이트배선(18)과 데이터배선(19)의 수가 다르고 셀의 크기가 폭방향과 길이방향에서 다르기 때문에 길이방향에서 더 큰 직사각형이다.
본 발명에 따른 액정표시소자의 기판 크기 조절방법은 이종 재질의 기판을 사용하거나 증착막의 증착조건을 조절하여 증착막의 스트레스를 다르게 함으로써 기판(80)의 크기를 수 μm 범위 내에서 조절하게 된다.
도 9 및 도 10은 액정표시소자용 기판을 생산하는 NEG사, 삼성코닝사, 아사히(Asahi) 사의 670mm(폭방향)×590mm 크기의 기판(80)에 증착 스트레스를 가하고, 이 증착 스트레스의 변화에 따른 기판(80) 크기의 변화를 나타낸다.
도 9 및 도 10에 있어서, 횡축(x)은 증착 스트레스(dyne/cm2)를 나타내며, 종축(y)은 증착 스트레스의 변화에 따른 기판(80)의 크기 변화를 각각 길이방향과 폭방향으로 나누어 나타낸다.
도 9 및 도 10에서 알 수 있는 바, 기판(80)은 증착 스트레스에 따라 그 크기가 수 μm 범위에서 작아지거나 커지게 되며, 제조업체에 따라 달라지는 조성의 차이에 의해서 그 범위가 다르게 된다. 여기서, 증착 스트레스가 양(positive)의 방향으로 증가하면 기판(80)이 텐실화되며, 증착 스트레스가 음(negative)의 방향으로 증가하면 콤프레시브화되어 기판(80)의 크기가 변하게 된다.
도 9 및 도 10에서, 증착 스트레스의 변화에 따른 기판(80)의 크기 변화양은 아래의 표 1과 같이 정리될 수 있다.
구분 방향 길이방향 폭방향
스트레스 (109 dyne/cm2) -7.5 0 3.5 -7.5 0 3.5
기판 크기 변화 (μm) NEG사의 기판 1.5 0.2 -0.4 1.8 0.3 -0.3
삼성코닝사의 기판 1.3 0.2 -0.5 2.1 0.7 -0.7
아사히(Asahi) 사의 기판 0.9 0.5 0.4 1.5 0.2 -0.2
시편으로 사용된 기판들 중 NEG사와 삼성코닝사의 기판은 표 2와 같은 조성을 가진다.
NEG사의 기판 삼성코닝사의 기판
SiO2 50∼60% SiO2 49%
Al2O3 10∼15% Al2O3 10%
B2O3 5∼10% B2O3 15%
BaO 10∼15% As2O3 1%
CaO, ZnO, SrO 5∼15% Alkaline Earth Oxide 25%
MgO, Na2O, K2O, Li2O ≤0.1%
도 9 및 도 10을 참조하면, 기판(80)의 크기를 줄이기 위해서는 기판(80)에 가해지는 증착 스트레스가 텐실화되어야 하는 반면에, 기판(80)의 크기를 크게 하기 위해서는 기판(80)에 가해지는 증착 스트레스가 컴프레시브화되어야 한다. NEG사의 기판(80)의 크기를 0.5μm 줄이기 위해서는 증착스트레스를 텐실화방향으로 대략 4×109 dyne/cm2 증가시켜야 한다. 반대로, NEG 사의 기판(80)의 크기를 0.5μm 크게 하기 위해서는 증착스트레스를 콤프레시프화방향으로 대략 4×109 dyne/cm2 감소시켜야 한다. 이와 달리, 아사히(Asahi)사의 기판(80)의 크기를 0.5μm 줄이거나 크게 하기 위해서는 11×109 dyne/cm2 증감하여야 한다. 증착스트레스는 증착장비의 공정변수 조절로 조절된다. 증착스트레스의 텐실화 방향 증가는 게이트 절연막(31)이나 패시베이션층(34)을 증착시키기 위한 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비의 고주파 파워(RF Power)를 줄이거나 N2 등의 반응가스 양을 줄이면 된다. 반대로, 증착스트레스의 콤프레시브화 방향 증가는 PECVD 장비의 고주파 파워(RF Power)를 줄이거나 N2 등의 반송가스 양을 줄이면 된다.
도 11은 PECVD 장비의 고주파 파워의 변화에 따른 스트레스의 변화를 나타낸다. 도 11에 있어서, 횡축(x)은 PECVD의 상부전극과 하부전극 사이의 거리(mm)를 나타내며, 종축(y)은 증착 스트레스(dyne/cm2)를 나타낸다.
도 11에서 알 수 있는 바, 증착 스트레스와 PECVD의 고주파 파워는 반비례 관계에 있다. 즉, 증착 스트레스를 텐실화 방향으로 증가시키기 위해서는 PECVD 장비의 고주파 파워를 증가시켜야 하고, 콤프레시브화 방향으로 증가시키기 위해서는 PECVD 장비의 고주파 파워를 감소시켜야 한다.
본 발명에 따른 액정표시소자의 기판 크기 조절방법은 TFT 기판(36)과 컬러필터 기판(35)을 정합하기 위하여 동일한 증착 스트레스양에서 그 크기변화가 다른 이종 기판을 사용하거나, 게이트 절연막(31)이나 패시베이션층(34) 등의 막 증착시 증착 스트레스를 변화시키게 된다.
이종 기판을 사용하여 컬러필터 기판(35)과 TFT 기판(36)의 크기를 정합하기 위해서는 먼저, 도 9 및 도 10과 같이 조성이 다른 기판들 각각에 대한 스트레스의 변화에 따른 크기변화를 측정하게 된다. 이렇게 측정된 데이터를 이용하여 기판 종류에 따른 컬러필터 기판(35)과 TFT 기판(36)의 크기 변화를 예측하여 각각의 제조공정이 완료된 컬러필터 기판(35)과 TFT 기판(36)이 정합될 수 있는 컬러필터 기판(35)과 TFT 기판(36)의 종류를 선택하게 된다.
패시베이션층(34)을 이용하여 기판(80)의 크기를 조절하는 방법을 도 1 내지 도 3을 결부하여 설명하면 다음과 같다.
하부기판(80) 상에 신호배선들(18,19)과 TFT(20)가 형성된 TFT 기판(36)과 컬러필터 기판(35)을 1차 합착한 후에 빛샘불량이 발생되는가를 테스트한다. 이 때, TFT 기판(36)과 컬러필터 기판(35)은 실(Seal)재를 이용하여 완전히 합착된 것이 아니라 분리가 용이하도록 일시적으로 합착된다.
이러한, 테스트 공정에서 빛샘불량이 감지되고 TFT 기판(36)의 크기가 변하 여 컬러필터 기판(35)과 정합되지 않는 것으로 판단되면, TFT 기판(36) 상에 SiNx 또는 SiOx를 증착하여 패시베이션층(34)을 형성하는 공정에서 PECVD의 고주파 파워를 조절하거나 반응가스양을 조절하게 된다. 이 패시베이션층(34)의 증착공정에서, TFT 기판(36)의 크기가 수 μm의 범위 내에서 변화되므로 컬러필터 기판(35)과 정합될 수 있는 크기로 조정된다.
TFT 기판(36)의 크기가 원하는 크기로 조정되면 TFT 기판(36) 상에 도시하지 않은 실(Seal)이 도포되고 컬러필터 기판(35)과 TFT 기판(36)이 합착된다.
한편, TFT 기판(36)의 크기 변화를 미리 예측하여 게이트 절연막(31)의 증착공정에서 고주파 파워나 반응가스 양 등의 공정변수를 조절하여 기판 합착공정에서 TFT 기판(36)과 컬러필터 기판(35)을 정합시킬 수도 있다.
기판의 크기를 조절하기 위해 사용되는 게이트 절연막(31) 또는 패시베이션층(34)의 재질로는 SiNx나 SiOx가 바람직하다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 기판 크기 조절방법은 공정변수를 조절하여 기판의 크기를 조절하거나 이종 기판을 사용하여 컬러필터 기판과 TFT 기판 각각을 제작하게 된다. 그 결과, 본 발명에 따른 액정표시소자의 기판 크기 조절방법은 증착 스트레스로 인한 기판 크기의 변화를 예측하여 기판 크기를 조절하거나 기판 크기 변화가 상이한 이종 기판을 사용함으로써 컬러필터 기판과 TFT 기판을 정합시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (20)

  1. 적어도 하나 이상의 증착막이 형성되며 액정층을 사이에 두고 합착되는 제1 및 제2 기판의 정합여부를 판단하는 단계와,
    상기 제1 및 제2 기판이 부정합된 것으로 판단되면 상기 증착막의 스트레스양을 조절하여 상기 제1 및 제2 기판 중 적어도 어느 하나의 크기를 조절함으로써 상기 제1 및 제2 기판을 정합시키는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  2. 제 1 항에 있어서,
    상기 제1 기판은 상호 교차하는 신호배선들과 상기 신호배선들의 교차부에 박막트랜지스터가 형성되는 박막트랜지스터 기판인 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  3. 제 1 항에 있어서,
    상기 제2 기판은 적색, 녹색 및 청색의 컬러필터와 상기 컬러필터들 사이에 블랙매트릭스가 형성되는 컬러필터 기판인 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  4. 제 1 항에 있어서,
    상기 증착막의 공정변수를 다르게 하여 상기 스트레스양을 조절하는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  5. 제 4 항에 있어서,
    상기 공정변수는 증착장비의 고주파 파워와 상기 증착장비의 진공챔버 내에 투입되는 가스의 양인 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  6. 제 2 항에 있어서,
    상기 증착막은 상기 신호배선들 중에 게이트라인과 상기 박막트랜지스터의 게이트전극을 덮도록 기판 상에 전면 증착되는 게이트 절연막인 것을 특징으로 하는 액정표시소자의 기판 조절방법.
  7. 제 2 항에 있어서,
    상기 증착막은 상기 박막트랜지스터와 상기 신호배선들을 덮도록 기판 상에 전면 증착되는 패시베이션층인 것을 특징으로 하는 액정표시소자의 기판 조절방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 게이트 절연막 및 패시베이션층은 SiNx 및 SiOx 중 어느 하나의 무기재료로 증착되는 것을 특징으로 하는 액정표시소자의 기판 조절방법.
  9. 조성이 다른 적어도 둘 이상의 기판 각각에 증착공정에 의해 스트레스를 가하여 상기 스트레스에 의해 변화되는 기판의 크기를 측정하는 단계와,
    액정층을 사이에 두고 합착되는 제1 및 제2 기판이 정합될 수 있도록 상기 기판의 크기 변화양을 고려하여 상기 제1 및 제2 기판의 종류를 상기 조성이 다른 기판들로 선택하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  10. 상이한 조성을 갖는 복수의 기판에 제 1 스트레스를 인가하는 단계;
    상기 복수 기판 각각에 대한 크기 변화를 측정하는 단계;
    상기 복수 기판 각각에 대해 측정된 크기 변화로부터 동일한 크기 변화를 갖는 제 1 및 제 2 기판을 결정하는 단계; 및
    액정을 사이에 두고 제 1 및 제 2 기판을 합착시키는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  11. 제 1 항에 있어서,
    상기 증착막의 스트레스 양을 조절하는 단계는 증착막이 형성된 제 1 및 제 2 기판 중 어느 하나의 사이즈를 조절하는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  12. 제 5 항에 있어서,
    상기 증착막이 형성된 제 1 및 제 2 기판 중 어느 하나의 사이즈는 증착장비의 고주파 파워가 증가됨에 따라 증가되는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  13. 제 5 항에 있어서,
    상기 증착막이 형성된 제 1 및 제 2 기판 중 어느 하나의 사이즈는 증착장비의 고주파 파워가 감소됨에 따라 감소되는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  14. 제 5 항에 있어서,
    상기 증착막이 형성된 제 1 및 제 2 기판 중 어느 하나의 사이즈는 증가된 가스 흐름 양에 따라 증가되는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  15. 제 5 항에 있어서,
    상기 증착막이 형성된 제 1 및 제 2 기판 중 어느 하나의 사이즈는 감소된 가스 흐름 양에 따라 감소되는 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  16. 제 10 항에 있어서,
    상기 제 1 기판은 교차하는 신호배선들과 상기 신호배선들의 교차부에 박막트랜지스터가 형성되는 박막트랜지스터 기판인 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  17. 제 10 항에 있어서,
    상기 제 2 기판은 복수의 컬러필터와, 상기 컬러필터 사이에 블랙매트릭스가 형성되는 컬러필터 기판인 것을 특징으로 하는 액정표시소자의 기판 크기 조절방법.
  18. 제 1 스트레스를 갖는 제 1 증착막이 형성된 제 1 기판;
    상기 제 1 기판에 부착되는 제 2 기판; 및
    상기 제 1 및 제 2 기판 사이에 위치하는 액정재료
    를 포함하는 것을 특징으로 하는 액정표시소자.
  19. 제 18 항에 있어서,
    상기 제 1 스트레스는 텐실 스트레스(tensil stress)인 것을 특징으로 하는 액정표시소자.
  20. 제 18 항에 있어서,
    상기 제 1 스트레스는 컴프레션 스트레스(compression stress)인 것을 특징으로 하는 액정표시소자.
KR1020010027894A 2001-05-22 2001-05-22 액정표시소자의 기판 크기 조절방법 KR100757488B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010027894A KR100757488B1 (ko) 2001-05-22 2001-05-22 액정표시소자의 기판 크기 조절방법
US10/152,070 US6847429B2 (en) 2001-05-22 2002-05-22 Method of adjusting a substrate size of liquid crystal display device
US10/988,500 US20050088607A1 (en) 2001-05-22 2004-11-16 Method of adjusting a substrate size of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010027894A KR100757488B1 (ko) 2001-05-22 2001-05-22 액정표시소자의 기판 크기 조절방법

Publications (2)

Publication Number Publication Date
KR20020088862A KR20020088862A (ko) 2002-11-29
KR100757488B1 true KR100757488B1 (ko) 2007-09-11

Family

ID=19709755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010027894A KR100757488B1 (ko) 2001-05-22 2001-05-22 액정표시소자의 기판 크기 조절방법

Country Status (2)

Country Link
US (2) US6847429B2 (ko)
KR (1) KR100757488B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880838B2 (ja) * 2001-09-05 2012-02-22 株式会社東芝 液晶表示装置の組立て方法及び組立て装置
KR20080030798A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0450920A (ja) * 1990-06-15 1992-02-19 Oki Electric Ind Co Ltd 表示装置の製造方法
JPH0713148A (ja) * 1993-06-29 1995-01-17 Matsushita Electric Ind Co Ltd 液晶アライメント接着装置
JPH1180928A (ja) * 1997-09-01 1999-03-26 Ricoh Co Ltd 薄膜形成方法および装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225700B2 (ja) * 1992-08-04 2001-11-05 松下電器産業株式会社 液晶パネルの製造方法および製造装置
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JP3164019B2 (ja) * 1997-05-21 2001-05-08 日本電気株式会社 酸化シリコン膜およびその形成方法と成膜装置
JP3828670B2 (ja) * 1998-11-16 2006-10-04 松下電器産業株式会社 液晶表示素子の製造方法
EP1048972A3 (en) * 1999-04-30 2004-03-10 Matsushita Electric Industrial Co., Ltd. Liquid crystal display element and manufacturing method thereof
JP4073618B2 (ja) * 1999-12-02 2008-04-09 シャープ株式会社 フレキシブル液晶表示パネルの製造方法並びにそれに用いるフレキシブル液晶表示パネルの製造システム
JP3930284B2 (ja) * 2000-12-18 2007-06-13 株式会社東芝 平面表示素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0450920A (ja) * 1990-06-15 1992-02-19 Oki Electric Ind Co Ltd 表示装置の製造方法
JPH0713148A (ja) * 1993-06-29 1995-01-17 Matsushita Electric Ind Co Ltd 液晶アライメント接着装置
JPH1180928A (ja) * 1997-09-01 1999-03-26 Ricoh Co Ltd 薄膜形成方法および装置

Also Published As

Publication number Publication date
US20030063228A1 (en) 2003-04-03
US6847429B2 (en) 2005-01-25
KR20020088862A (ko) 2002-11-29
US20050088607A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
KR100270127B1 (ko) 액정표시장치
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
US7643123B2 (en) Liquid crystal display device comprising bubble traps and method of fabricating the same
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US8670081B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7538846B2 (en) Liquid crystal display device and method of manufacturing the same
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
KR20000022949A (ko) 액정 표시 장치 및 그 제조 방법
KR20020077162A (ko) 도포되어 형성된 층간절연막상에 투명도전막을 갖는액정표시장치
JP2014002250A (ja) 液晶表示装置及びその製造方法
KR100757488B1 (ko) 액정표시소자의 기판 크기 조절방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US20190051678A1 (en) Method of producing display panel board
KR100438520B1 (ko) 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자
KR20040057785A (ko) 액정표시장치
KR100471766B1 (ko) 반도체장치의제조장치
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR100514764B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법
KR19980077750A (ko) 박막 트랜지스터 액정표시장치(tft-lcd) 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 13