KR100438520B1 - 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자 - Google Patents

얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자 Download PDF

Info

Publication number
KR100438520B1
KR100438520B1 KR10-2001-0028520A KR20010028520A KR100438520B1 KR 100438520 B1 KR100438520 B1 KR 100438520B1 KR 20010028520 A KR20010028520 A KR 20010028520A KR 100438520 B1 KR100438520 B1 KR 100438520B1
Authority
KR
South Korea
Prior art keywords
pixel
liquid crystal
crystal display
patterns
display device
Prior art date
Application number
KR10-2001-0028520A
Other languages
English (en)
Other versions
KR20020090391A (ko
Inventor
정재문
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0028520A priority Critical patent/KR100438520B1/ko
Publication of KR20020090391A publication Critical patent/KR20020090391A/ko
Application granted granted Critical
Publication of KR100438520B1 publication Critical patent/KR100438520B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 얼룩에 대한 사용자의 시각인식 정도를 낮추도록 한 얼룩보상을 위한 화소 배치방법 및 이를 이용한 액정표시소자에 관한 것이다.
이 화소 배치방법 및 액정표시소자는 화소전극들 간의 간격이나 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들을 제작하고, 상기 제2 화소패턴들의 배치가 소정의 무질서도를 가지도록 상기 표시패널 상에서 상기 제2 화소패턴들을 배치한다.

Description

얼룩보상을 위한 화소 배치방법 및 이를 이용한 액정표시소자{Method For Aligning Pixels and Liquid Crystal Display Device Using The Same}
본 발명은 액정표시소자에 관한 것으로, 특히 얼룩에 대한 사용자의 시각인식 정도를 낮추도록 한 얼룩보상을 위한 화소 배치방법 및 이를 이용한 액정표시소자에 관한 것이다.
액정표시소자는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입 액정표시소자는 각 액정셀을 구동하기 위한 스위칭소자에 의해 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입 액정표시소자에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
액티브 매트릭스 타입 액정표시소자는 도 1과 같이 액정을 사이에 두고 합착된 상판(35)과 하판(36)을 구비한다. 상판(35)과 하판(36) 사이에는 액정(15)이 주입된다. 액정(15)은 자신에게 인가된 전계에 응답하여 회전됨으로써 하판(36)을 경유하여 입사되는 빛의 투과량을 조절하게 된다.
상판(35)은 상부기판(12)의 배면 상에 형성되는 컬러필터(13) 및 공통전극(14)과, 상부기판(12)의 전면 상에 부착되는 편광판(11)을 구비한다. 컬러필터(13)는 적(R), 녹(G) 및 청(B) 색의 컬러필터층이 스트라이프(Stripe) 형태로 배치되어 특정 파장대역의 빛을 투과시킴으로써 컬러표시를 가능하게 한다. 인접한 색의 컬러필터들(13) 사이에는 도시하지 않은 블랙 매트릭스(Black Matrix)가 형성되어 인접한 셀로부터 입사되는 빛을 흡수함으로써 콘트라스트의 저하를 방지하게 된다.
하판(36)은 하부기판(16)의 전면에 데이터배선(19)과 게이트배선(18)이 상호 교차되도록 형성되며, 그 교차부에 TFT(20)가 형성된다. 그리고 하부기판(16)의 전면에는 데이터배선(19)과 게이트배선(18) 사이의 셀 영역에 화소전극(21)이 매트릭스 형태로 형성된다. TFT(20)는 게이트배선(18)으로부터의 스캐닝신호에 응답하여 데이터배선(19)과 화소전극(21) 사이의 데이터 전송패스를 절환함으로써 화소전극(21)을 구동하게 된다. 하판(36)의 배면에는 편광판(17)이 부착된다.
상판(35)과 하판(36) 상에 부착된 편광판들(17,11)은 어느 한 방향으로 편광된 빛을 투과시키게 되며, 액정(15)이 90°TN 모드일 때 그들의 편광방향은 서로 직교하게 된다.
상판(35)과 하판(36)의 대향면들에는 도시하지 않은 배향막이 형성된다.
액티브 매트릭스 타입 액정표시소자의 제조공정은 기판(12,16)의 세정공정, 기판(12,16)의 패터닝 공정, 배향막 형성공정, 상판(35)과 하판(36)의 합착/액정주입공정, 실장 공정 및 테스트 공정으로 나뉘어진다.
기판(12,16)의 세정공정은 상판(35)과 하판(36)의 패터닝 전후에 기판들(12,16)의 이물질을 세정제로 제거하게 된다.
기판(12,16)의 패터닝 공정은 상부기판(12)의 패터닝과 하부기판(16)의 패터닝으로 나뉘어진다. 상부기판(12)에는 전술한 바와 같이 블랙매트릭스, 칼라필터(13), 공통전극(14)이 순차적으로 형성되며, 하부기판(16)에는 데이터배선(19), 게이트배선(18), TFT(20) 및 화소전극(21)이 형성된다.
TFT(20)의 평면 및 단면구조는 도 2와 도 3과 같다.
도 2 및 도 3을 참조하면, TFT(20)의 제조공정은 하부기판(16) 상에 게이트 금속을 스퍼터링(Sputtering) 방법이나 무전해 도금방법으로 전면 증착하는 게이트 금속 증착공정으로 시작된다. 게이트 금속은 크롬(Cr), 몰리브덴(Mo) 등을 사용할 수 있으며, 알루미늄계 금속이 사용될 수도 있다. 알루미늄계 금속은 알루미늄-네오듐(AlNd)/몰리브덴(Mo)의 적층구조가 바람직한다. 이는 몰리브덴층이 낮은 저항을 가지는 알루미늄계 금속에 의한 신호지연을 보상할 수 있기 때문이다. 이어서, 하부기판(16) 상에 마스크가 정렬되고, 노광 및 현상공정을 포함한 포토리쏘그래피(Photorithography) 공정을 이용하여 게이트 금속층이 패터닝된다.
이렇게 패터닝된 게이트 금속패턴은 게이트배선(18)과 TFT(20)의 게이트전극(23)이 된다.
게이트 금속패턴이 형성된 하부기판(16) 상에는 게이트 절연물질이 전면증착됨으로써 게이트 절연막(31)이 전면 증착된다. 게이트 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 절연물질이 사용된다.
게이트 절연막(31) 위에는 반도체 물질 및 불순물이 도핑된 반도체 물질이 CVD(Chemical Vacuum Deposition) 공정으로 하부기판(16) 상에 연속적으로 전면 증착된 후에, 건식식각을 이용한 패터닝공정에 의해 패터닝됨으로써 활성층(32)과 오믹접촉층(33)이 형성된다. 반도체 물질로는 불순물이 도핑되지 않은 비정질실리콘이나 다결정실리콘이 사용된다. 불순물이 도핑된 반도체 물질은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘이나 다결정실리콘으로 선택된다.
활성층(32)과 오믹접촉층(33)이 형성된 하부기판(16) 상에는 소스/드레인 금속이 전면 증착된 후에, 습식식각을 이용한 패터닝공정에 의해 패터닝됨으로써 TFT(20)의 소스전극(22)과 드레인전극(24) 및 스토리지 캐패시터전극(27)이 형성된다. 소스전극(22)은 데이터배선(19)과 연결되며, 스토리지 캐패시터전극(27)은 게이트절연막(31)을 사이에 두고 게이트배선(18)과 중첩된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)이 사용된다. 이렇게 패터닝된 소스전극(22)과 드레인전극(24)의 패턴을 마스크로 하여 건식식각됨으로써 오믹접촉층(32)의 중앙부가 제거된다.
소스전극(22)과 드레인전극(24)이 형성된 하부기판(16) 상에는 무기 또는 유기 절연막이 전면 형성된다. 무기 절연막으로는 산화실리콘(SiOx)이나 질화실리콘(SiNx)가 사용될 수 있으며, 유기 절연막으로는 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등이 사용될 수 있다.
이렇게 형성된 패시베이션층(34)에는 드레인전극(24)과 스토리지 캐패시터전극(27)이 각각 노출되게 하는 콘택홀(25,26)이 형성된다.
콘택홀(25)이 형성된 패시베이션층(34)에는 투명 전도성 물질이 전면 증착되된 후에 건식식각을 이용한 패터닝공정에 의해 패터닝됨으로써 화소전극(21)이 형성된다. 투명 전도성 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 중 어느 하나가 사용될 수 있다. 화소전극(21)은 콘택홀(25)을 경유하여 TFT의 드레인전극(24)에 전기적으로 접속되며, 그 상부 돌출부(21a)는 콘택홀(25)을 경유하여 스토리지 캐패시터전극(27)과 전기적으로 접속된다. 이 화소전극(21)은 고개구율을 위하여 패시베이션층(34)이 유전상수가 낮은 유기 절연물질로 이루어지는 경우에 가장자리의 측단변이 도 2와 같이 데이터배선(19) 또는 게이트배선(18)에 중첩된다.
기판합착/액정주입 공정에서는 상/하부기판(12,16) 상에 배향막을 도포하고 러빙하는 공정에 이어서, 실(Seal)을 이용한 상/하부기판(12,16) 합착공정, 액정주입공정, 주입구 봉지공정이 순차적으로 이루어진다.
실장공정에서는 도시하지 않은 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : TCP)를 하부기판(16) 상의 데이터/게이트배선(18,19)의 패드에 접속시키게 된다.
마지막으로, 테스트공정에서는 양품판정을 하게 된다. 불량화소는 데이터배선(19)에 테스트패턴 데이터를 인가하고 게이트배선(18)에 스캐닝신호를 인가하여 액정셀을 구동함으로써 감지된다. 이렇게 감지된 불량화소는 일반적으로 리페어공정에 의해 암점화된다.
그런데 액정표시소자는 패터닝 불량에 의해 패턴들 간에 간격이 불균일하게 되거나 상호 중첩되는 패턴들 간의 중첩폭이 불균일하게 되어 표시화상에 얼룩을 일으키는 경우가 있다. 이러한 얼룩은 사용자에게 쉽게 인식되어 표시품위를 현저히 떨어뜨리게 한다.
얼룩화소패턴은 예를 들면, 도 2에서 인접한 화소전극들(21) 간의 간격(d1)이나 화소전극(21)과 데이터배선(19) 간의 중첩폭(d2)이 다른 액정 화소셀들과 0.2∼0.3μm 이상 차이가 있을 때부터 발생된다.
얼룩화소패턴은 액정표시소자의 제조공정에서 불가피하게 발생되고 있으며, 액정표시소자의 대화면/고정세화를 고려하면 얼룩을 제거하기 위한 관리가 더욱 어려워지고 있다. 또한, 얼룩화소패턴은 테스트 작업자의 주관적인 판단에 따라 불량판정되므로 시판되는 액정표시소자에도 얼룩화소패턴이 남게 되는 경우가 흔히 있다.
따라서, 본 발명의 목적은 얼룩에 대한 사용자의 시각인식 정도를 낮추도록 한 얼룩보상을 위한 화소 배치방법 및 이를 이용한 액정표시소자를 제공하는데 있다.
도 1은 종래의 액정표시소자를 개략적으로 나타내는 사시도.
도 2는 도 1에 도시된 박막트랜지스터와 화소전극을 상세히 나타내는 평면도.
도 3은 도 2에서 선 "A-A´"을 따라 절취하여 나타내는 단면도.
도 4는 본 발명의 제1 실시예에 따른 액정표시소자의 화소배치를 나타내는 평면도.
도 5는 얼룩특이점이 없는 이상적인 액정표시소자의 화소배치를 나타내는 평면도.
도 6은 제조공정에서 발생되는 얼룩특이점을 가지는 액정표시소자의 화소배치를 나타내는 평면도.
도 7은 본 발명의 제2 실시예에 따른 액정표시소자의 화소배치를 나타내는 평면도.
도 8은 본 발명의 제3 실시예에 따른 액정표시소자의 화소배치를 나타내는 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,17 : 편광판 12,16 : 기판
13 : 컬러필터 14 : 공통전극
15 : 액정 18 : 게이트배선
19 : 데이터배선 20 : TFT
21 : 화소전극 22 : 소스전극
23 : 게이트전극 24 : 드레인전극
25,26 : 콘택홀 27 : 스토리지 캐패시터전극
31 : 게이트 절연막 32 : 활성층
33 : 오믹접촉층 34 : 패시베이션층
35 : 상판 36 : 하판
41,71,81 : 기준 화소매트릭스
상기 목적을 달성하기 위하여, 본 발명에 따른 화소 배치방법 및 액정표시소자는 얼룩화소를 랜덤하게 배치하여 얼룩 특이점에 대한 무질서도를 부여함으로써 얼룩 특이점에 대한 사용자의 인식 정도를 낮추는 것을 특징으로 한다.
본 발명에 따른 얼룩보상을 위한 화소 배치방법은 화소전극들 간의 간격이나 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들을 제작하는 단계와; 상기 제2 화소패턴들의 배치가 소정의 무질서도를 가지도록 상기 표시패널 상에서 상기 제2 화소패턴들을 배치하는 단계를 포함한다.본 발명에 따른 얼룩보상을 위한 화소 배치방법은 화소전극들 간의 간격이나 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들을 기준 화소 매트릭스 내에서 랜덤하게 배치하는 단계와; 상기 기준 화소 매트릭스를 상기 표시패널 상에 배치하는 단계를 포함한다.본 발명에 따른 액정표시소자는 화소전극들 간의 간격이나 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들과; 상기 제2 화소패턴들이 배치된 액정표시패널을 구비한다.상기 액정표시패널 상에서 상기 제2 화소패턴들의 배치는 소정의 무질서도를 가진다.본 발명에 따른 액정표시소자는 화소전극들 간의 간격이나 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들이 소정의 무질서도로 각각 배치되는 다수의 기준 화소 매트릭스들과; 상기 기준 화소 매트릭스들이 배치된 액정표시패널을 구비한다.상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명에 따른 액정표시소자는 얼룩화소패턴(B)과 정상화소패턴(A)이 랜덤하게 배치된 2×2의 기준 화소매트릭스(41)를 매트릭스형태로 배치하게 된다.
얼룩화소패턴(B)은 도 2에서 인접한 액정 화소셀의 화소전극들(21) 간의 간격(d1)을 정상화소패턴(A)과 다르게 하거나 화소전극들(21)과 데이터배선(19)의 중첩폭(d2)을 다르게 함으로써 제작된다. 예를 들어, 10×10 화소 매트릭스 내에서 인접한 화소전극들(21) 간의 간격(d1)이 0.3μm 보다 작은 정상 간격의 정상화소패턴(A)과 달리, 그 간격(d1)을 0.3μm 이상으로 패터닝하여 얼룩화소패턴(B)을 제작할 수 있다. 또한, 데이터배선(19)과 화소전극(21) 간의 간격을 정상화소패턴(A)의 그 것보다 0.2∼0.3ηm 정도 크거나 작게 하여 얼룩화소패턴(B)을 제작할 수 있다. 여기서, 얼룩화소패턴(B)을 형성하기 위한 화소전극들(21) 간의 간격(d1)이나 데이터배선(19)과 화소전극(21) 간의 간격은 액정표시소자의 개구율의 저하를 초래하지 않는 범위에서 설계되어야 한다.
얼룩화소패턴(B)을 패널 전체에서 랜덤하게 배치하는 것이 바람직하지만, 얼룩화소패턴(B)을 완전한 무질서도로 랜덤하게 배치하는 설계는 거의 불가능하다. 따라서, 얼룩화소패턴(B)과 정상화소패턴(A)이 불규칙하게 혼재된 화소패턴이 설계된 기준 화소매트릭스(41)를 반복적으로 배치하여 얼룩화소패턴(B)에 대한 무질서도를 부여할 수 있게 된다. 도면에서, 기본 화소매트릭스(41)의 반복에 의해 얼룩화소패턴(B)이 규칙적으로 반복되지만 기본 화소매트릭스(41)를 적절히 랜덤하게 배치하여 규칙성을 줄일 수 있다.
도 5와 같이 얼룩화소패턴(B) 없이 정상화소패턴(A)으로만 액정표시소자가 구성되는 경우에 표시화상의 표시품위가 우수하다. 그러나, 전술한 바와 같이 액정표시소자의 제조공정과 대화면화/고정세화 추세에 의하여 패터닝 불량 등이 일어나기 쉽다. 그 결과, 얼룩화소패턴들(B)이 도 6과 같이 패널 전체에서 작은 수의 특이점으로 나타나게 되면, 사용자는 이러한 얼룩 특이점을 쉽게 인식할 수 있다. 이와 달리, 도 4와 같이 얼룩화소패턴들(B)이 패널 전체에서 랜덤하게 배치되도록 설계되면 제조공정 중에 발생되는 얼룩화소패턴들(B)이 미리 설계된 얼룩화소패턴들(B)과 혼재된다. 따라서, 도 4와 같은 액정표시소자의 표시화상에서 얼룩화소패턴들(B)에 대한 사용자의 시각 인식정도가 낮아지게 된다.
다시 말하여, 얼룩화소패턴들(B)이 랜덤하게 배치되도록 설계된 기준 화소매트릭스(41)를 장주기로 액정표시소자 상에 배치한다면 제조공정에서 발생되는 미세한 패턴들 간의 간격변화나 각 층의 중첩 폭의 변화는 일반화된다. 이렇게 일반화되는 얼룩특이점은 사용자에게 인식되기가 어렵다.
이를 수학식 1 내지 3을 결부하여 설명하면 다음과 같다.
P = M + α
여기서, P는 액정표시소자의 패널을 의미하며, M은 액정화소 매트릭스 그리고 α는 불량의 원인이되는 얼룩 특이점을 각각 의미한다. 이 패널 P에는 얼룩특이점 α가 가산되어 사용자는 얼룩 특이점을 인식하게 된다.
수학식 1에서, 임의로 설계된 얼룩 특이점 α´가 더해지면 즉, 도 4와 같이 얼룩화소패턴들(B)이 랜덤하게 배치된 기준 화소매트릭스(41)가 패널 P 상에 형성되고 제조공정에서 패턴들 간의 간격이나 중첩폭의 편차에 의해 실제 얼룩 특이점α가 발생되면(외란) 수학식 1은 아래와 같이 변하게 된다.
P = (M + α´)+α
수학식 2와 같이 제작된 액정표시소자의 패널 P은 아래의 수학식 3과 같이 얼룩이 존재할 수 있다.
P = M +(α´+α)
수학식 3에서, 제조공정에서 발생된 얼룩 특이점 α이 미리 설계된 얼룩화소패턴들(B)보다 매우 작다고 가정하면, α´+α=α´이므로 제조공정에서 발생된 얼룩 특이점 α는 실제 제작된 액정표시소자의 패널 상에서 인식되기가 어렵다.
이렇게 액정표시소자의 제작순서를 요약하면 다음과 같다.
먼저, 액정표시소자의 제품 규격 내에서 얼룩화소패턴(B)이 랜덤하게 배치된 기준 화소패턴(41)을 정의한다. 이렇게 정의된 기준 화소패턴(41)은 액정표시소자의 일부 크기에 해당하는 화소 매트릭스 영역이나 패널 전체에서 랜덤하게 또는 주기적으로 배치된다. 이렇게 얼룩화소패턴(B)이 랜덤하게 정의된 액정표시소자를 전술한 바와 같은 제조공정으로 제작하게 된다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 얼룩보상을 위한 화소 배치방법 및 이를 이용한 액정표시소자를 나타낸다.
도 7 및 도 8을 참조하면, 본 발명에 따른 액정표시소자는 얼룩화소패턴(B)과 정상화소패턴(A,C)이 랜덤하게 배치된 3×3의 기준 화소매트릭스(71,81)를 매트릭스형태로 배치하게 된다.
얼룩화소패턴(B)은 화소전극들(21) 간의 간격(d1)을 정상화소패턴(A,C)과 다르게 하거나 화소전극들(21)과 데이터배선(19)의 중첩폭(d2)을 다르게 함으로써 제작된다. 이 얼룩화소패턴(B)이 랜덤하게 배치된 기준 화소매트릭스(71,81)는 액정표시소자의 패널 상에 일부영역 또는 전영역에 주기적 또는 비주기적으로 배치되도록 설계된 후에, 실제 제조공정에 투입된다.
상술한 바와 같이, 본 발명에 따른 얼룩보상을 위한 화소 배치방법 및 이를이용한 액정표시소자는 얼룩화소패턴들이 랜덤하게 배치되도록 액정표시소자를 설계한 후에 상기 액정표시소자를 제작하게 된다. 따라서, 본 발명에 따른 얼룩보상을 위한 화소 배치방법 및 이를 이용한 액정표시소자는 액정표시소자의 제조공정에서 불가피하게 발생되는 얼룩 특이점이 미리 설계된 무질서도를 가지는 얼룩화소패턴들에 의해 시각적으로 인식되기가 어렵게 되므로 얼룩에 대한 사용자의 시각인식 정도를 낮출 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 얼룩화소패턴들이 랜덤하게 배치되는 기준 화소매트릭스는 전술한 실시예들에 한정되는 것이 아니라, 다양한 형태로 얼룩화소패턴이 배치될 수 있고 또한 그 크기도 4×4 화소 매트릭스, 5×5 화소 매트릭스 등으로 다양하게 설계될 수 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 다수의 데이터배선들과 다수의 화소전극들을 가지는 표시패널의 화소 배치방법에 있어서,
    상기 화소전극들 간의 간격이나 상기 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들을 제작하는 단계와;
    상기 제2 화소패턴들의 배치가 소정의 무질서도를 가지도록 상기 표시패널 상에서 상기 제2 화소패턴들을 배치하는 단계를 포함하는 것을 특징으로 하는 얼룩보상을 위한 화소 배치방법.
  2. 삭제
  3. 삭제
  4. 다수의 데이터배선들과 다수의 화소전극들을 가지는 표시패널의 화소 배치방법에 있어서,
    상기 화소전극들 간의 간격이나 상기 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들을 기준 화소 매트릭스 내에서 랜덤하게 배치하는 단계와;
    상기 기준 화소 매트릭스를 상기 표시패널 상에 배치하는 단계를 포함하는 것을 특징으로 하는 얼룩보상을 위한 화소 배치방법.
  5. 삭제
  6. 삭제
  7. 다수의 데이터배선들과 다수의 화소전극들을 가지는 액정표시패널에 있어서,
    상기 화소전극들 간의 간격이나 상기 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들과;
    상기 제2 화소패턴들이 배치된 액정표시패널을 구비하며;
    상기 액정표시패널 상에서 상기 제2 화소패턴들의 배치는 소정의 무질서도를 가지는 것을 특징으로 하는 액정표시소자.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 다수의 데이터배선들과 다수의 화소전극들을 가지는 액정표시패널에 있어서,
    상기 화소전극들 간의 간격이나 상기 데이터배선과 상기 화소전극의 중첩폭이 제1 화소패턴과 다르게 설정된 다수의 제2 화소패턴들이 소정의 무질서도로 각각 배치되는 다수의 기준 화소 매트릭스들과;
    상기 기준 화소 매트릭스들이 배치된 액정표시패널을 구비하는 것을 특징으로 하는 액정표시소자.
KR10-2001-0028520A 2001-05-23 2001-05-23 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자 KR100438520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028520A KR100438520B1 (ko) 2001-05-23 2001-05-23 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028520A KR100438520B1 (ko) 2001-05-23 2001-05-23 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자

Publications (2)

Publication Number Publication Date
KR20020090391A KR20020090391A (ko) 2002-12-05
KR100438520B1 true KR100438520B1 (ko) 2004-07-03

Family

ID=27706212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0028520A KR100438520B1 (ko) 2001-05-23 2001-05-23 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자

Country Status (1)

Country Link
KR (1) KR100438520B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102074978B1 (ko) * 2015-11-19 2020-02-10 한화정밀기계 주식회사 배치 패턴 제공 장치 및 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954323A (ja) * 1995-08-11 1997-02-25 Toshiba Corp 液晶表示素子
JPH11249169A (ja) * 1998-03-04 1999-09-17 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
JP2000194017A (ja) * 1998-12-28 2000-07-14 Seiko Epson Corp 液晶表示装置および電子機器
JP2001066566A (ja) * 2000-06-29 2001-03-16 Seiko Epson Corp 投射型液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954323A (ja) * 1995-08-11 1997-02-25 Toshiba Corp 液晶表示素子
JPH11249169A (ja) * 1998-03-04 1999-09-17 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
JP2000194017A (ja) * 1998-12-28 2000-07-14 Seiko Epson Corp 液晶表示装置および電子機器
JP2001066566A (ja) * 2000-06-29 2001-03-16 Seiko Epson Corp 投射型液晶表示装置

Also Published As

Publication number Publication date
KR20020090391A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US7791695B2 (en) Liquid crystal display device
KR101979011B1 (ko) 컬러필터기판 및 이를 포함하는 액정표시장치
US7342621B2 (en) Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix
KR101182471B1 (ko) 에프에프에스 모드 액정표시장치 및 그 제조방법
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR100463043B1 (ko) 액티브매트릭스형 액정표시장치
US7643123B2 (en) Liquid crystal display device comprising bubble traps and method of fabricating the same
KR100876403B1 (ko) 횡전계방식 액정 표시 장치 및 그 제조방법
US20070153206A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR20050044952A (ko) 액정표시패널 및 그 제조방법
KR20070109521A (ko) 박막트랜지스터 기판, 그를 포함하는 액정 표시 패널, 및그 액정 표시 패널의 제조 방법
KR20130015734A (ko) 액정표시장치
KR20060001662A (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20110119002A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR20080093504A (ko) 씨오에이구조 횡전계 방식 액정표시장치용 어레이기판과 그제조방법
KR100625027B1 (ko) 액정표시소자와 그 제조방법
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR100438520B1 (ko) 얼룩보상을 위한 화소 배치방법 및 이를 이용한액정표시소자
KR101654239B1 (ko) 액정표시장치 및 이의 제조방법
KR20100049383A (ko) 횡전계형 액정표시장치
KR20020053575A (ko) 액정표시장치와 그 제조방법
KR100757488B1 (ko) 액정표시소자의 기판 크기 조절방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 15