JP2002231895A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002231895A
JP2002231895A JP2001030632A JP2001030632A JP2002231895A JP 2002231895 A JP2002231895 A JP 2002231895A JP 2001030632 A JP2001030632 A JP 2001030632A JP 2001030632 A JP2001030632 A JP 2001030632A JP 2002231895 A JP2002231895 A JP 2002231895A
Authority
JP
Japan
Prior art keywords
film
thin
resistor
insulating film
film resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001030632A
Other languages
English (en)
Inventor
Takahiko Kuroda
隆彦 黒田
Naohiro Ueda
尚宏 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001030632A priority Critical patent/JP2002231895A/ja
Publication of JP2002231895A publication Critical patent/JP2002231895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 レーザー光線による薄膜抵抗体の切断を安定
して行なえるようにする。 【解決手段】 半導体基板1上に形成した熱酸化膜3上
に薄膜抵抗体5を形成し、半導体基板1上全面にBPS
G/NSG積層膜7、プラズマCVD膜9、有機SOG
膜11、プラズマCVD膜13、レジストパターン19
を形成する(A)。レジストパターン19をマスクとし
て、ドライエッチングによりCVD膜13、SOG膜1
1、CVD膜9を順にエッチング除去し、続けて積層膜
7の上層部分をエッチング除去してトリミング窓開口部
15を形成し、薄膜抵抗体5の上面及び側面の一部を露
出させる(B)。トリメトキシシランを原材料としたプ
ラズマCVD法により最終保護膜及び薄膜抵抗体保護用
の絶縁膜としての絶縁膜17を半導体基板1上全面に堆
積させる(C)。薄膜抵抗体5上の絶縁膜17の膜厚は
ウエハ内の各薄膜抵抗体5で同じである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路素子が形成さ
れた半導体基板上に絶縁膜を介して薄膜抵抗体(レーザ
ービームの照射により特性値を調節できる抵抗素子)が
形成され、薄膜抵抗体上に存在する薄膜抵抗体保護用の
絶縁膜の膜厚が周囲の絶縁膜より薄く形成されてレーザ
ートリミング用のトリミング窓開口部が形成されてお
り、そのトリミング窓開口部を介して薄膜抵抗体にレー
ザートリミング処理が施されて溶断されることにより半
導体基板上に形成した素子の抵抗値などの特性値が調節
される半導体装置及びその製造方法に関するものであ
る。
【0002】
【従来の技術】半導体装置を一定の電気的条件下で正常
に動作させるため、半導体装置には電気的抵抗などに関
して所定の規格が設けられている。そして製造過程にお
いて、半導体装置がこのような規格を満たすものである
か否かを判定するため、製造工程が終了に近づいた時点
で半導体装置の機能や性能が検査される。
【0003】一般には半導体装置が高度に集積されるに
従って所定の規格を外れるものが多くなり、歩留まりが
低下する。しかし、一部の限られた個所に不良が存在す
るからといって高度に集積された半導体装置をすべて廃
棄していたのでは膨大な無駄が発生する。そこでこのよ
うな無駄を回避するため、一部の半導体装置では薄膜抵
抗体により調整する方法が採られている。
【0004】すなわち、調整用の薄膜抵抗体を予めいく
つか設けておき、検査の結果に応じてこれらの薄膜抵抗
体を切り離し、特性を規格内に復帰させている。この方
法は規格には入っているが所望する値からは離れている
ため、その値に近づける場合にも有効である。薄膜抵抗
体の切離しに関してはいくつかの方法が提案されている
が、レーザー光線を用いる方法が一般的である。この場
合、波長を1〜2μm(マイクロメートル)、波束を1
〜10μmにしたレーザー光線を薄膜抵抗体に数秒間照
射することで薄膜抵抗体の切断が可能となる。
【0005】しかしながら、上記の従来技術においては
次のような問題があった。まず、薄膜抵抗体の切断をレ
ーザー光線により行なうことを可能とするためには、薄
膜抵抗体にレーザー光線のエネルギーが効率よく照射さ
れること、かつ切断時に薄膜抵抗体から発生する高圧ガ
スが外部に効率よく放出されることの両方が必要とな
る。このような照射及び放出を阻害する要因として、絶
縁膜界面によるレーザー光線の反射と、薄膜抵抗体上面
に積層されている絶縁膜の存在が挙げられる。
【0006】特開平6−318675号公報に記載のレ
ーザートリミング方法では、レーザー光線の波長をある
特定領域のものに限定することで反射の影響を低減する
ことを目的としている。この場合、その波長は絶縁膜の
膜厚と屈折率から数値計算されるものとしている。しか
し、この方法ではレーザー光線の波長が限定されるた
め、市販の装置では対応できない場合があり、装置の改
造など、本来不要な作業コストが生じてしまう。
【0007】特開平7−22585号公報に記載の半導
体装置では、薄膜抵抗体上の絶縁膜の構成を2層とし、
上層膜の屈折率を下層膜の屈折率よりも小さくすること
により、反射の影響を低減することを目的としている。
この場合は、レーザー光線としては市販のものを流用で
きるが、薄膜抵抗体上の2層の絶縁膜の構成と屈折率を
細かく制御することが必要になるので、プロセス技術が
複雑になる。さらに、反射の影響は低減できるが、絶縁
膜自体によるレーザー光線の吸収の影響は回避できな
い。
【0008】特開平9−129739号公報に記載の半
導体装置では、薄膜抵抗体上面に形成されたパッシベー
ション膜の一部分をエッチング除去して開口部を形成し
ておくことにより、その開口部から薄膜抵抗体の切断時
に発生する高圧ガスを放出させることを目的としてい
る。しかし、絶縁膜自体によるレーザー光線の吸収の影
響は回避できない。
【0009】薄膜抵抗体上に形成された絶縁膜によるレ
ーザー光線のエネルギーの吸収を低減するために、薄膜
抵抗体上に形成された絶縁膜を選択的にエッチング除去
し、その膜厚を薄くしてレーザー光線が透過しやすいよ
うにする方法(従来例)がある。
【0010】図4は、半導体装置の製造方法の従来例を
示す工程断面図である。(A)半導体基板1表面に熱酸
化膜3を形成し、熱酸化膜3上の所望の領域に薄膜抵抗
体5を形成する。半導体基板1上全面に層間絶縁膜とし
てのBPSG(上層)/NSG(下層)積層膜7を堆積
し、その上に第1のメタル配線(図示は省略)を形成す
る。
【0011】さらに、第1のプラズマCVD膜(プラズ
マを用いた化学的気相成長法(CVD法)により形成さ
れたシリコン酸化膜)9、有機SOG膜11、第2のメ
タル配線(図示は省略)、第2のプラズマCVD膜1
3、第3のメタル配線(図示は省略)、PSG膜21及
びシリコン窒化膜23を順に形成する。BPSG/NS
G積層膜7、プラズマCVD膜9、有機SOG膜11及
びプラズマCVD膜13は層間絶縁膜を構成し、PSG
膜21及びシリコン窒化膜23はパッシベーション膜を
構成する。シリコン窒化膜23上に、薄膜抵抗体5上に
開口部をもつレジストパターン25を形成する。
【0012】例えば層間絶縁膜7,9,11,13の合
計膜厚が約1000nm(ナノメートル)、パッシベー
ション膜15,17の合計膜厚が約1000nmとする
と、薄膜抵抗体5上に存在する絶縁膜の膜厚t1は約2
000nmになる。このままではレーザー光線の吸収が
大きく、薄膜抵抗体5を効率よく切断することができな
いので、薄膜抵抗体5上の絶縁膜を以下に説明する工程
(B)によりエッチングする。
【0013】(B)レジストパターン25をマスクにし
てエッチング処理を施し、薄膜抵抗体5上のシリコン窒
化膜23、PSG膜21及びプラズマCVD膜13をエ
ッチング除去し、続けて有機SOG膜11の上層部及び
プラズマCVD膜9の上層部をエッチング除去してトリ
ミング窓開口部15を形成する。その後、レジストパタ
ーン25を除去する。ここで、薄膜抵抗体5上に残存す
るBPSG/NSG積層膜7及びプラズマCVD膜9の
合計膜厚を膜厚t2とする。
【0014】図4の工程(B)でのエッチング処理にお
いてはエッチング量に関して高い精度が要求される。す
なわちエッチング量が少ない場合は薄膜抵抗体5上の絶
縁膜の膜厚t2が大きくなり、膜厚t2部分でのレーザー
光線の吸収が大きく、薄膜抵抗体5を効率よく切断する
ことができない。
【0015】逆にエッチング量が大きい場合は、図5に
示すように、薄膜抵抗体5上のプラズマCVD膜9及び
BPSG/NSG積層膜7がすべて除去されてしまい、
薄膜抵抗体5が露出してしまう。この場合、露出した薄
膜抵抗体5から水分が侵入することにより近隣素子の腐
食及び変質が進行し、ひいては電気回路が誤動作を起こ
すという不具合が発生する。
【0016】この不具合は最近の半導体装置の傾向であ
る多層配線化及びウエハの大面積化が進むとますます顕
著になる。すなわち多層配線化が進むと、層間絶縁膜成
膜時の膜厚バラツキが積層数だけ重畳されていくので、
エッチング時点での初期膜厚のバラツキ自体が大きくな
ってしまい、エッチング量の設定が困難になってしま
う。また、積層数が増えると薄膜抵抗体5上に堆積され
る絶縁膜の合計膜厚が大きくなるためエッチング量その
ものが大きくなり、制御性が低下するという問題があっ
た。
【0017】また、ウエハの大面積化が進むとエッチン
グ時点での初期膜厚のバラツキがウエハ内の個所(ポイ
ント)ごとで異なってくる。さらに、エッチング速度も
ウエハ内のポイントごとで異なってくるため、薄膜抵抗
体5上に所定の膜厚の絶縁膜が残るようにエッチングす
ることは極めて困難になる。つまり、ウエハ内のあるポ
イントでは、図4(B)に示すように、薄膜抵抗体5上
の絶縁膜の膜厚t2が相対的に厚くなり、他のポイント
では、図6に示すように、薄膜抵抗体5上の絶縁膜の膜
厚t3が相対的に薄くなる。極端な場合は、図5に示す
ように、薄膜抵抗体5上の絶縁膜が無くなる場合さえあ
る。
【0018】
【発明が解決しようとする課題】以上のように、レーザ
ー光線での切断を安定して行なうことができる薄膜抵抗
体を備えた半導体装置を製造することは極めて困難な状
況であった。そこで本発明は、レーザー光線での切断を
安定して行なうことができる薄膜抵抗体を備えた半導体
装置及びその製造方法を提供することを目的とするもの
である。
【0019】
【課題を解決するための手段】本発明にかかる半導体装
置は、回路素子が形成された半導体基板上に絶縁膜を介
して薄膜抵抗体が形成され、薄膜抵抗体上に存在する薄
膜抵抗体保護用の絶縁膜の膜厚が周囲の絶縁膜より薄く
形成されてレーザートリミング用のトリミング窓開口部
が形成されており、そのトリミング窓開口部を介して薄
膜抵抗体にレーザートリミング処理が施される半導体装
置であって、薄膜抵抗体保護用の絶縁膜は、堆積により
形成され、エッチング処理が施されていない絶縁膜によ
り構成されているものである。
【0020】本発明にかかる半導体装置の製造方法は上
記半導体装置の製造方法であって、半導体装置の製造過
程で薄膜抵抗体上に堆積した絶縁膜を薄膜抵抗体の少な
くとも上面が露出するまで除去してトリミング窓開口部
を形成するトリミング窓開口部形成工程と、トリミング
窓開口部形成工程によって露出した薄膜抵抗体上に薄膜
抵抗体保護用の絶縁膜を堆積する薄膜抵抗体保護工程と
を含み、その後の工程で、トリミング窓開口部内の薄膜
抵抗体保護用の絶縁膜上面にはエッチング処理及び絶縁
膜の形成を行なわないものである。
【0021】薄膜抵抗体上の薄膜抵抗体保護用の絶縁膜
として、堆積により形成され、エッチング処理が施され
ていない絶縁膜を備えることにより、従来技術では困難
であった、薄膜抵抗体保護用の絶縁膜の膜厚をウエハ面
内の各ポイントで所望の膜厚で均一に得るということを
達成できる。その結果、レーザー光線での薄膜抵抗体の
切断を安定して行なうことができるようになる。
【0022】
【発明の実施の形態】本発明にかかる半導体装置及びそ
の製造方法において、薄膜抵抗体保護用の絶縁膜は1層
の絶縁膜により構成されていることが好ましい。その結
果、薄膜抵抗体上に複数の絶縁膜を積層する場合に比べ
て、薄膜抵抗体保護用の絶縁膜の膜厚をウエハ面内の各
ポイントでより均一になる。
【0023】従来技術において、図4(A)及び図6に
示すように、トリミング窓開口部15内には酸素プラズ
マ耐性に乏しい膜である有機SOG膜11が露出してい
る。さらに図6においては、吸湿性の高い膜であるBP
SG膜を含むBPSG/NSG積層膜7が露出してい
る。これらの膜が露出していることは、トリミング窓開
口部内壁の劣化やトリミング窓開口部からの水分の浸入
に起因する半導体装置の信頼性の低下を招く。
【0024】本発明にかかる半導体装置及びその製造方
法において、薄膜抵抗体保護用の絶縁膜は、半導体装置
全体の最終保護膜であることが好ましい。一般に最終保
護膜として酸素プラズマ耐性及び吸湿に対する耐性の高
い絶縁膜が用いられるので、トリミング窓開口部内壁に
最終保護膜を形成することにより、トリミング窓開口部
内壁の劣化及びトリミング窓開口部からの水分の浸入に
起因する半導体装置の信頼性の低下を抑制することがで
きる。
【0025】本発明にかかる半導体装置及びその製造方
法において、薄膜抵抗体保護用の絶縁膜の一例はトリメ
トキシシラン(TMS)を原材料としたプラズマCVD
法により成膜されたシリコン酸化膜である。このシリコ
ン酸化膜は酸素プラズマ耐性及び吸湿に対する耐性に優
れたものであり、トリミング窓開口部内壁の劣化及びト
リミング窓開口部からの水分の浸入に起因する半導体装
置の信頼性の低下を抑制することができる。従来のパッ
シベーション膜に使用されているシリコン窒化膜では屈
折率が大きくて、レーザートリミングには適さないが、
TMSを原材料としたプラズマCVD法により成膜され
たシリコン酸化膜はシリコン窒化膜よりも屈折率が小さ
いので、薄膜抵抗体保護用の絶縁膜として使用すること
ができる。
【0026】TMSを原材料としたプラズマCVD法に
より成膜されたシリコン酸化膜を薄膜抵抗体保護用の絶
縁膜とする本発明にかかる半導体装置及びその製造方法
の一形態では、薄膜抵抗体保護用の絶縁膜を構成するシ
リコン酸化膜の膜厚は200〜1000μmであること
が好ましい。この膜厚の範囲内であれば、水分の浸入を
防止することができ、薄膜抵抗体へのレーザー光線の照
射を行なうことができる。
【0027】
【実施例】図1は装置及び製造方法の一実施例を示す工
程断面図である。ただし、以下に示す実施例は本発明を
限定するものではなく、特許請求の範囲に記載された本
発明の範囲内で種々の変更が可能である。図1(C)を
参照して半導体装置の一実施例を説明する。半導体基板
1表面に素子領域を分離するための熱酸化膜3が形成さ
れている。熱酸化膜3上にポリシリコンからなる薄膜抵
抗体5が形成されている。熱酸化膜3上及び素子領域
(図示は省略)上を覆うBPSG/NSG積層膜7が形
成されている。BPSG/NSG積層膜7において、例
えば上層のBPSGの膜厚は700nm、下層のNSG
膜の膜厚は100nmである。
【0028】BPSG/NSG積層膜7上に第1のプラ
ズマCVD膜9が形成されている。プラズマCVD膜9
上に、プラズマCVD膜9上面を平坦化するための有機
SOG膜11が形成されている。プラズマCVD膜9上
及び有機SOG膜11上に、第2のプラズマCVD膜1
3が形成されている。
【0029】薄膜抵抗体5上の、BPSG/NSG積層
膜7の上層部分、プラズマCVD膜9、有機SOG膜1
1及びプラズマCVD膜13に開口部が形成されて、ト
リミング窓開口部15が形成されている。薄膜抵抗体5
上、プラズマCVD膜13上及びトリミング窓開口部1
5に、パッシベーション膜としての絶縁膜17が膜厚
T、例えば200nmの膜厚で形成されている。後述で
詳しく説明するが、絶縁膜17はTMSと酸化二窒素
(N2O)を原材料としたプラズマCVD法により成膜
されたシリコン酸化膜である。薄膜抵抗体5にトリミン
グ処理が施される場合、トリミング窓開口部15及び絶
縁膜17を介して薄膜抵抗体5にレーザーが照射され、
薄膜抵抗体5が溶断される。
【0030】図1を参照して製造方法の一実施例を説明
する。 (A)一般的な半導体製造方法により、半導体基板1上
に熱酸化膜3を形成し、半導体基板1上全面にポリシリ
コン膜を50nmの膜厚で堆積し、そのポリシリコン膜
をパターニングして熱酸化膜3上に線幅2μmの薄膜抵
抗体5を形成するとともに、素子領域にゲート電極など
のポリシリコンパターン(図示は省略)を形成する。
【0031】常圧CVD法を用いて半導体基板1上全面
にNSG膜を100nmの膜厚で堆積し、さらにその上
にBPSG膜を700nmの膜厚で堆積してBPSG/
NSG積層膜7を形成する。850℃、窒素雰囲気下で
熱処理を行ない、BPSG/NSG積層膜7の上層を構
成するBPSG膜を平坦化させる。BPSG/NSG積
層膜7に、その上層に形成される第1のメタル配線と下
層のポリシリコン配線とを接続させるための接続孔を形
成する。その後、BPSG/NSG積層膜7上にスパッ
タ法を用いて主にAlを主成分とする第1のメタル配線
層を堆積し、そのメタル配線層をパターニングして所望
の第1のメタル配線(図示は省略)のパターンを形成す
る。
【0032】プラズマCVD法を用いて、第1のメタル
配線上及びBPSG/NSG積層膜7上に第1のプラズ
マCVD膜9を400nmの膜厚で堆積させる。第1の
メタル配線による段差を平坦化するため、膜厚が400
nmになるように有機SOG膜11を回転塗布し、窒素
雰囲気下、400℃の条件で加熱処理を行なう。後工程
で形成する配線接続孔の側壁に有機SOG膜11が露出
しないように酸化膜エッチャーでエッチバックを行なっ
て、第1のメタル配線に対応する位置の有機SOG膜1
1を除去する。
【0033】再度プラズマCVD法を用いて、プラズマ
CVD膜9上及び有機SOG膜11上に第2のプラズマ
CVD膜13を400nmの膜厚で堆積させる。プラズ
マCVD膜13に、その上層に形成される第2のメタル
配線と下層の第1のメタル配線とを接続させるための接
続孔を形成する。その後、プラズマCVD膜13上にス
パッタ法を用いて主にAlを主成分とする第2のメタル
配線層を堆積し、そのメタル配線層をパターニングして
所望の第2のメタル配線(図示は省略)のパターンを形
成する。プラズマCVD膜13上にレジスト材料を塗布
し、露光及び現像を施して、トリミング窓開口部15に
対応する部分のみに開口部をもつレジストパターン19
を形成する。
【0034】(B)レジストパターン19をマスクとし
て、ドライエッチングにより、プラズマCVD膜13,
有機SOG膜11及びプラズマCVD膜9を順にエッチ
ング除去し、続けてBPSG/NSG積層膜7の上層部
分をエッチング除去してトリミング窓開口部15を形成
し、薄膜抵抗体5の上面及び側面の一部を露出させる。
このとき、各絶縁膜7,9,11,13の膜厚のバラツ
キ及びドライエッチングのエッチレートのバラツキによ
り、異なるポイントのトリミング窓開口部15では残存
するBPSG/NSG積層膜7及び熱酸化膜3の膜厚が
異なる。例えば、図2に示すように、トリミング窓開口
部15位置でのBPSG/NSG積層膜7及び熱酸化膜
3の合計膜厚T2は、図1(B)でのトリミング窓開口
部15位置でのBPSG/NSG積層膜7及び熱酸化膜
3の合計膜厚T1に比べて厚くなっており、膜厚T1=膜
厚T2にはならない。
【0035】(C)パッシベーション膜及び薄膜抵抗体
保護用の絶縁膜としての絶縁膜17をプラズマCVD法
により、例えば200nmの膜厚で半導体基板1上全面
に堆積させる。薄膜抵抗体5上に存在する薄膜抵抗体保
護用の絶縁膜の膜厚Tは絶縁膜17のみの膜厚であり、
200nmである。成膜条件は、例えばチャンバー制御
圧力:0.5Torr、TMS流量:30sccm、N2O流量:
1000sccmであり、上部電極側に13.56MHz,
300W、下部電極側に380kHz,300Wの高周
波電力を印加する。また、下部電極は330℃に温度制
御している。この条件では、成膜速度が約220nm/
分であり、所望の膜厚200nmを堆積させるために
は、約55秒を要する。
【0036】図2に示したような他のポイントにおいて
も、図3に示すように、薄膜抵抗体5上に存在する薄膜
抵抗体保護用の絶縁膜の膜厚Tは絶縁膜17のみの膜厚
であり、200nmである。このように、各ポイントで
の薄膜抵抗体5上の絶縁膜17の膜厚は成膜時の面内バ
ラツキのみとなり、従来技術に比べ薄膜抵抗体5上の薄
膜抵抗体保護用の絶縁膜17の膜厚Tを制御よく得ら
れ、レーザー光線での切断を安定して行なうことができ
るようになる。
【0037】図1に戻って説明を続けると、絶縁膜17
上にレジスト材料を塗布し、ボンディングパッド部(図
示は省略)に対応する位置のみを露光及び現像して開口
させてレジストパターンを形成し、そのレジストパター
ンをマスクとしてドライエッチングにより、ボンディン
グパッド部上の絶縁膜17のみを除去し、ボンディング
パッド部下地の金属配線部を露出させる。
【0038】従来技術では、薄膜抵抗体5上に残存させ
る薄膜抵抗体保護用の絶縁膜の膜厚を絶縁膜7,9,1
1,13のエッチング量により制御していたが、デバイ
ス構造、例えば薄膜抵抗体の線幅や配線層数、絶縁膜
種、絶縁膜の平坦化法などが異なると、その都度、各パ
ラメータの最適化が予め必要であり煩雑であった。本発
明では、デバイス構造によらず薄膜抵抗体5を露出させ
てから絶縁膜17を堆積させ、絶縁膜17の膜厚により
薄膜抵抗体保護用の絶縁膜の膜厚を決定しているので、
煩わしいデバイス構造毎の各種パラメータ最適化の必要
がなくなる。
【0039】上記の実施例では3層配線構造(1層のポ
リシリコン配線と2層のメタル配線)の半導体装置につ
いて説明したが、本発明はこれに限定されるものではな
く、2層以下又は4層以上の配線構造の半導体装置及び
その製造方法にも適用することができる。図1(C)の
説明では反応ガスとしてTMSとN2Oの混合ガスを用
いているが、本発明はこれに限定されるものではなく、
TMSと混合するガスとしては他のガス、例えばホスフ
ィン(PH3)を用いることができる。また、上記の実
施例では薄膜抵抗体としてポリシリコン膜を用いている
が、本発明はこれに限定されるものではなく、例えばC
r−Siなど他の材料を用いてもよい。
【0040】
【発明の効果】請求項1の半導体装置及び請求項5の製
造方法においては、薄膜抵抗体保護用の絶縁膜は、堆積
により形成され、エッチング処理が施されていない絶縁
膜により構成されるようにしているので、従来技術では
困難であった、薄膜抵抗体保護用の絶縁膜の膜厚をウエ
ハ面内の各ポイントで所望の膜厚で均一に得るというこ
とを達成でき、レーザー光線での薄膜抵抗体の切断を安
定して行なうことができるようになる。
【0041】請求項2の半導体装置においては、薄膜抵
抗体保護用の絶縁膜は1層の絶縁膜により構成されるよ
うにしているので、薄膜抵抗体上に複数の絶縁膜を積層
する場合に比べて、薄膜抵抗体保護用の絶縁膜の膜厚を
ウエハ面内の各ポイントでより均一になる。
【0042】請求項3の半導体装置においては、薄膜抵
抗体保護用の絶縁膜は、半導体装置全体の最終保護膜を
構成するシリコン酸化膜であるようにしているので、酸
素プラズマ耐性及び吸湿に対する耐性の高い最終保護膜
をトリミング窓開口部内壁に形成することにより、トリ
ミング窓開口部内壁の劣化及びトリミング窓開口部から
の水分の浸入に起因する半導体装置の信頼性の低下を抑
制することができる。
【0043】請求項4の半導体装置においては、薄膜抵
抗体保護用の絶縁膜であって半導体装置全体の最終保護
膜を構成するシリコン酸化膜の膜厚を200〜1000
μmであるようにしているので、この膜厚の範囲内であ
れば、水分の浸入を防止することができ、薄膜抵抗体へ
のレーザー光線の照射を行なうことができる。
【0044】請求項6の半導体装置の製造方法において
は、薄膜抵抗体保護用の絶縁膜として、プラズマCVD
法により、半導体装置全体の最終保護膜としてのTMS
を原材料としたシリコン酸化膜を成膜するようにしてい
るので、酸素プラズマ耐性及び吸湿に対する耐性に優れ
たシリコン酸化膜により、トリミング窓開口部内壁の劣
化及びトリミング窓開口部からの水分の浸入に起因する
半導体装置の信頼性の低下を抑制することができる。
【図面の簡単な説明】
【図1】半導体装置及び製造方法の一実施例を示す工程
断面図である。
【図2】図1(B)に対応する製造工程におけるウエハ
内の他のポイントでの状態を示す断面図である。
【図3】図1(C)に対応する製造工程における図2の
ポイントでの状態を示す断面図である。
【図4】半導体装置の製造方法の従来例を示す工程断面
図である。
【図5】図4(B)に対応する製造工程におけるウエハ
内の他のポイントでの状態を示す断面図であり、薄膜抵
抗体が露出した状態を示す。
【図6】図4(B)に対応する製造工程におけるウエハ
内のさらに他のポイントでの状態を示す断面図である。
【符号の説明】
1 半導体基板 3 熱酸化膜 5 薄膜抵抗体 7 BPSG/NSG積層膜 9,13 プラズマCVD膜 11 有機SOG膜19 15 絶縁膜(パッシベーション膜) 17 レジストパターン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 回路素子が形成された半導体基板上に絶
    縁膜を介して薄膜抵抗体が形成され、前記薄膜抵抗体上
    に存在する薄膜抵抗体保護用の絶縁膜の膜厚が周囲の絶
    縁膜より薄く形成されてレーザートリミング用のトリミ
    ング窓開口部が形成されており、そのトリミング窓開口
    部を介して前記薄膜抵抗体にレーザートリミング処理が
    施される半導体装置において、 前記薄膜抵抗体保護用の絶縁膜は、堆積により形成さ
    れ、エッチング処理が施されていない絶縁膜により構成
    されていることを特徴とする半導体装置。
  2. 【請求項2】 前記薄膜抵抗体保護用の絶縁膜は、1層
    の絶縁膜により構成されている請求項1に記載の半導体
    装置。
  3. 【請求項3】 前記薄膜抵抗体保護用の絶縁膜は、半導
    体装置全体の最終保護膜を構成するシリコン酸化膜であ
    る請求項1又は2に記載の半導体装置。
  4. 【請求項4】 前記薄膜抵抗体保護用の絶縁膜を構成す
    る前記シリコン酸化膜の膜厚は200〜1000μmで
    ある請求項3に記載の半導体装置。
  5. 【請求項5】 回路素子が形成された半導体基板上に絶
    縁膜を介して薄膜抵抗体が形成され、前記薄膜抵抗体上
    に存在する薄膜抵抗体保護用の絶縁膜の膜厚が周囲の絶
    縁膜より薄く形成されてレーザートリミング用のトリミ
    ング窓開口部が形成されており、そのトリミング窓開口
    部を介して前記薄膜抵抗体にレーザートリミング処理が
    施される半導体装置の製造方法において、 半導体装置の製造過程で前記薄膜抵抗体上に堆積した絶
    縁膜を前記薄膜抵抗体の少なくとも上面が露出するまで
    除去して前記トリミング窓開口部を形成するトリミング
    窓開口部形成工程と、 前記トリミング窓開口部形成工程によって露出した前記
    薄膜抵抗体上に薄膜抵抗体保護用の絶縁膜を堆積する薄
    膜抵抗体保護工程と、を含み、 その後の工程で、前記トリミング窓開口部内の前記薄膜
    抵抗体保護用の絶縁膜上面にはエッチング処理及び絶縁
    膜の形成を行なわないことを特徴とする製造方法。
  6. 【請求項6】 前記薄膜抵抗体保護工程において、前記
    薄膜抵抗体保護用の絶縁膜として、プラズマCVD法に
    より、半導体装置全体の最終保護膜としてのトリメトキ
    シシラン(TMS)を原材料としたシリコン酸化膜を成
    膜する請求項5に記載の製造方法。
JP2001030632A 2001-02-07 2001-02-07 半導体装置及びその製造方法 Pending JP2002231895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001030632A JP2002231895A (ja) 2001-02-07 2001-02-07 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001030632A JP2002231895A (ja) 2001-02-07 2001-02-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002231895A true JP2002231895A (ja) 2002-08-16

Family

ID=18894823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001030632A Pending JP2002231895A (ja) 2001-02-07 2001-02-07 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002231895A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242847A (ja) * 2006-03-08 2007-09-20 Seiko Epson Corp キャパシタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242847A (ja) * 2006-03-08 2007-09-20 Seiko Epson Corp キャパシタおよびその製造方法

Similar Documents

Publication Publication Date Title
US6509255B2 (en) Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same
JP2000216350A (ja) 強誘電体記憶素子の製造方法
US4870033A (en) Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
JP2002231895A (ja) 半導体装置及びその製造方法
US6586838B2 (en) Semiconductor device
JPH0237747A (ja) 半導体装置の製造方法
JPH1187507A (ja) 半導体装置およびその製造方法
JPH1187522A (ja) 半導体装置の製造方法
JPH06267907A (ja) ドライエッチング方法
KR100356791B1 (ko) 반도체 소자의 퓨즈 형성 방법
JP3900115B2 (ja) 半導体装置およびその製造方法
JP3966679B2 (ja) 半導体装置の製造方法
JPH08204015A (ja) 半導体装置の製造方法及び半導体装置
JP3378693B2 (ja) 半導体装置の製造方法
JPH0621229A (ja) 半導体装置及びその製造方法
JP3329148B2 (ja) 配線形成方法
KR100718803B1 (ko) 반도체 소자의 제조 방법
JP2001308276A (ja) 半導体装置及びその製造方法
JPH0465121A (ja) 半導体装置の製造方法
JPH03280431A (ja) 多層配線の製造方法および装置
JPH0448634A (ja) 半導体装置の製造方法
JPH0383341A (ja) 半導体装置の製造方法
JPH0324784B2 (ja)
JPH1022387A (ja) 半導体装置の製造方法
JP2003258104A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410