JP2002229668A - レジスタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 バッファやクロックスキューの調整を行った
場合でも、クロック信号の遅延時間を低減し高速な動作
を可能としつつ、消費電力やノイズの影響を抑制できる
レジスタ装置を提供することを目的とする。 【解決手段】 入力された単相のクロック信号ＣＬＫ１
を差動クロックドライバ３で小振幅の正逆２相のクロッ
ク信号ＣＬＫ２，ＸＣＬＫ２に変換する。差動増幅部を
内蔵あるいはその近傍に配置した差動クロックレジスタ
４は２相のクロック信号ＣＬＫ２，ＸＣＬＫ２を差動増
幅して動作電圧の単相のクロック信号に変換し、この単
相のクロック信号に同期して動作する。そのために、ク
ロック信号の振幅と遅延時間を小さくできるので、高速
で低消費電力のクロック信号を供給できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大規模半導体集積
回路のレジスタ部と、そのレジスタ部にクロック信号を
供給するクロック供給部を有するレジスタ装置に関す
る。

【０００２】

【従来の技術】大規模集積回路には、複数のフリップフ
ロップ回路（以下ＦＦと称す）が搭載されており、外部
クロック信号から供給されるクロックで複数のＦＦを駆
動する必要があるために、従来のレジスタ装置では、外
部クロック信号を駆動能力の大きな１個のクロックバッ
ファで駆動し、その１個のクロックバッファで複数のＦ
Ｆを駆動する方法や、外部クロック信号からツリー状に
クロックバッファを挿入する方法を用いて各ＦＦにクロ
ックを供給していた。

【０００３】以下、図面を参照して従来のレジスタ装置
について説明する。図３は、従来のレジスタ装置の構成
図であり、（ａ）は、外部クロック信号を駆動能力の大
きな１個のクロックバッファで駆動し、その１個のクロ
ックバッファで複数のＦＦを駆動するレジスタ装置の構
成図である。

【０００４】１はＬＳＩ、２はＬＳＩ１内部に構成され
るモジュール、２０は各モジュール内にあるＦＦであ
り、２１は全てのＦＦ２０に外部からのクロック信号を
供給するクロックバッファである。

【０００５】（ｂ）は、外部クロック信号からツリー状
にクロックバッファを挿入するレジスタ装置の構成図で
ある。クロックバッファ２４で駆動された外部クロック
は、クロックバッファ２２で分散して駆動され、それぞ
れ各モジュール２内のＦＦ２０に供給される。

【０００６】この時、各ＦＦ２０に入力されるクロック
のクロックスキューを低減するために、入力バッファと
各ＦＦ２０間の遅延回路２３の段数や配線長で遅延を調
整したり、入力バッファと各ＦＦ２０間の配線の配線幅
で遅延を調整してそれぞれのＦＦにクロックを供給して
いた。

【０００７】

【発明が解決しようとする課題】しかしながら、１個の
入力バッファでクロック信号を駆動する場合、ＬＳＩが
大規模化するとＦＦの数も増加するため、大電流の入力
バッファが必要となり消費電力が増大する。また、バッ
ファ段数と配線長で遅延を調整すると、バッファ段数が
増えることに伴い消費電力が増大するという問題点があ
った。

【０００８】本発明のレジスタ装置は、上記問題点を解
決し、バッファやクロックスキューの調整を行った場合
でも、クロック信号の遅延時間を低減し高速な動作を可
能としつつ、消費電力やノイズの影響を抑制できるレジ
スタ装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の請求項１記載のレジスタ装置は、単相の
外部クロック信号を入力して前記外部クロック信号の振
幅電圧より小さな振幅電圧の正相クロック信号と逆相ク
ロック信号を出力するクロックドライブ部を有して前記
クロックドライブ部からレジスタ部に前記２相のクロッ
ク信号を供給するクロック供給部と、前記２相のクロッ
ク信号を入力して振幅電圧が動作電圧となるクロック信
号を生成する差動増幅部をそれぞれのレジスタ部の近傍
あるいはそのエリア内に有して前記生成されたクロック
信号に同期して動作するレジスタ部とを有する。

【００１０】この構成によれば、クロックドライブ部か
らレジスタ部に供給されるクロック信号の振幅電圧が小
振幅で可能となるために、クロック信号の遷移時間が短
くなる。したがって、クロック信号の遅延時間を低減し
高速な動作を可能としつつ消費電力を抑制することがで
きる。

【００１１】本発明の請求項２記載のレジスタ装置は、
請求項１記載のレジスタ装置において、前記クロックド
ライブ部から前記レジスタ部に供給される正相クロック
信号と逆相クロック信号の２つの配線が並行して配線さ
れていることを特徴とする。

【００１２】この構成によれば、正相クロック信号と逆
相クロック信号の供給配線を並行して配線することによ
って、外部からのノイズを受けて正相クロック信号と逆
相クロック信号の電位が変化したとしても、レジスタ部
に近接あるいは内蔵される差動増幅部が正相クロック信
号と逆相クロック信号の電位差を基準に動作しているた
めレジスタ部が安定して動作をする。したがって、外来
ノイズの影響を受けにくいレジスタ装置を提供すること
ができる。

【００１３】本発明の請求項３記載のレジスタ装置は、
クロック信号に同期して動作し、制御信号の信号値を固
定することにより動作が制御されるレジスタ部を有し、
前記レジスタ部に前記クロック信号を供給する配線と前
記制御信号を供給する配線が並行して配線されているこ
とを特徴とする。

【００１４】この構成によれば、動作状態に応じて値が
一定となる信号配線をクロック信号配線に並行して配線
することによって、配線領域の面積を増加することな
く、クロック信号配線にシールド配線を設けることと同
じ効果が期待できる。したがって、外来ノイズの影響を
受けにくいレジスタ装置を提供することができる。

【００１５】

【発明の実施の形態】本発明の実施形態について、図面
を参照しながら説明する。 （実施の形態１）本発明の実施の形態１のレジスタ装置
について図を参照して説明する。

【００１６】図１は本発明の実施の形態１のレジスタ装
置の構成図である。１はＬＳＩ、２はＬＳＩ１を構成す
るモジュール、３はＬＳＩ１外部から供給される外部ク
ロック信号ＣＬＫ１を入力して小振幅な正相クロック信
号ＣＬＫ２と逆相クロック信号ＸＣＬＫ２とを出力する
差動クロックドライバ、４は小振幅な２つのクロック信
号ＣＬＫ２とＸＣＬＫ２をクロック信号として動作する
差動クロックレジスタである。また、ＣＬＫ２とＸＣＬ
Ｋ２は並行して配線されている。

【００１７】差動クロックドライバ３に入力された振幅
が動作電圧の外部クロック信号ＣＬＫ１は、小振幅な正
逆２相のクロック信号ＣＬＫ２，ＸＣＬＫ２に分割され
て各モジュールの差動クロックレジスタ４のクロック端
子に入力される。差動クロックレジスタ４は２相のクロ
ック信号ＣＬＫ２，ＸＣＬＫ２を差動増幅して得たクロ
ック信号に同期して動作する。

【００１８】また、１つのクロックバッファで多数の差
動クロックレジスタ４を駆動したとしても、クロック信
号の振幅が小さいため、消費電力が大きくなる駆動能力
の大きなクロックバッファの必要がなくなり、消費電力
を抑制することができる。

【００１９】ここで、各クロック信号の遅延時間は、
（１）式で表される。 Ｔｐｄ＝Ａ＋（Ｋ＊ＣＬ＊Ｖｐｐ／Ｉ） ・・・・（１） Ｔｐｄはクロックの遅延時間、Ａは差動クロックドライ
バの遅延、Ｋは定数、ＣＬは配線負荷容量、Ｖｐｐは信
号振幅電圧、Iは駆動電流である。

【００２０】この式（１）より、信号振幅電圧Ｖｐｐを
小さくすることにより遅延時間Ｔｐｄも小さくすること
ができる。以上の構成によると、クロック信号の信号振
幅Ｖｐｐを小さくすることができるのでクロックの遅延
時間Ｔｐｄおよび消費電力が小さくなり、低消費電力で
高速なクロック信号を供給できる。また、クロック信号
の信号振幅Ｖｐｐが小さいためクロック信号から発生す
るノイズが小さくなり、周辺の信号に及ぼすクロック信
号のノイズの影響を抑制することができる。さらに、各
差動クロックレジスタ４に差動増幅回路が内蔵されてい
るため、各差動クロックレジスタ４まで小振幅なクロッ
ク信号を供給できるので、より低消費電力で高速なクロ
ック信号を供給できるとともに、クロックスキューの調
整が容易となる。

【００２１】また、正相クロック信号と逆相クロック信
号を並行して配置することによって、外部からのノイズ
を受け正相クロック信号と逆相クロック信号の電位が変
化したとしても、２つのクロック信号は同様な電位の変
化を示すため、差動クロックレジスタ４の差動増幅回路
が正相クロック信号と逆相クロック信号の電位差を基準
に動作することにより差動クロックレジスタ４は安定し
て動作することができる。したがって、外来ノイズの影
響を抑制することができる。

【００２２】ここで、差動クロックドライバ３は、Ｉ／
Ｏセルとしても、ＬＳＩのロジック内部の内部セルとし
ても実現可能である。また、上記説明では、差動増幅器
を差動クロックレジスタ４のエリア内に内蔵した例を用
いて説明したが、差動増幅器を差動クロックレジスタ４
の近傍に配置した場合でも同様の効果を得ることができ
る。 （実施の形態２）本発明の実施の形態２のレジスタ装置
について説明する。

【００２３】図２は、本実施の形態２のレジスタ装置の
構成図である。図２において、１０、１１、１２は２つ
のデータ入力端子をもったスキャンテスト対応ＦＦ、１
３はクロック信号配線、１４は前記１０、１１、１２の
フリップフロップを通常動作状態とスキャンテスト状態
に切り替える制御信号配線である。前記クロック信号配
線１３と前記制御信号配線１４は並行して配置されてい
る。以上のように構成されたクロック供給回路におい
て、通常動作状態またはスキャンテスト状態に対応し
て、制御信号を接地電圧もしくは電源電圧に固定してい
るため、クロック信号にとってシールド配線の効果があ
る。

【００２４】したがって、通常動作状態ならびにスキャ
ンテスト状態において、制御信号がクロック信号のシー
ルド配線となり、クロック信号の外部ノイズに対する耐
ノイズ性が向上する。

【００２５】ここでは、スキャンテスト対応のＬＳＩの
場合を例に説明したが、制御信号として動作状態に応じ
て信号値が接地電圧または電源電圧に固定される信号が
あるＬＳＩでは、同様にその信号配線をクロック信号に
並行して配線することによりシールド配線の効果が期待
できるため耐ノイズ性を向上することができる。

【００２６】

【発明の効果】本発明のレジスタ装置によると、クロッ
ク信号の振幅と遅延時間を小さくすることができるの
で、高速で低消費電力のクロック信号を供給できるとと
もに、周辺の信号へのノイズの影響を抑制することがで
きる。また、正相クロック信号と逆相クロック信号を並
行して配線することにより、耐ノイズ性が大幅に向上す
る。さらに、動作状態に応じて電位が固定される制御信
号の配線とクロック信号を並行して配線することによっ
ても耐ノイズ性が向上する。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるレジスタ装置の
構成を示す図

【図２】本発明の実施の形態２におけるレジスタ装置の
構成を示す図

【図３】従来のレジスタ装置の構成図

【符号の説明】

１ ＬＳＩ ２ モジュール ３ 差動クロックドライバ ４ 差動クロックレジスタ １０ ＦＦ １１ ＦＦ １２ ＦＦ １３ クロック信号配線 １４ 制御信号配線 ２０ ＦＦ ２１ 入力バッファ ２２ バッファ ２３ 遅延回路 ２４ 入力バッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】単相の外部クロック信号を入力して前記外
   部クロック信号の振幅電圧より小さな振幅電圧の正相ク
   ロック信号と逆相クロック信号を出力するクロックドラ
   イブ部を有して前記クロックドライブ部からレジスタ部
   に前記２相のクロック信号を供給するクロック供給部
   と、 前記２相のクロック信号を入力して振幅電圧が動作電圧
   となるクロック信号を生成する差動増幅部をそれぞれの
   レジスタ部の近傍あるいはそのエリア内に有して前記生
   成されたクロック信号に同期して動作するレジスタ部と
   を有するレジスタ装置。
2. 【請求項２】前記クロックドライブ部から前記レジスタ
   部に供給される正相クロック信号と逆相クロック信号の
   ２つの配線が並行して配線されていることを特徴とする
   請求項１記載のレジスタ装置。
3. 【請求項３】クロック信号に同期して動作し、制御信号
   の信号値を固定することにより動作が制御されるレジス
   タ部を有し、 前記レジスタ部に前記クロック信号を供給する配線と前
   記制御信号を供給する配線が並行して配線されているこ
   とを特徴とするレジスタ装置。