JP2002217384A - 半導体装置およびその製造方法ならびにキャパシタ構造 - Google Patents

半導体装置およびその製造方法ならびにキャパシタ構造

Info

Publication number
JP2002217384A
JP2002217384A JP2001009919A JP2001009919A JP2002217384A JP 2002217384 A JP2002217384 A JP 2002217384A JP 2001009919 A JP2001009919 A JP 2001009919A JP 2001009919 A JP2001009919 A JP 2001009919A JP 2002217384 A JP2002217384 A JP 2002217384A
Authority
JP
Japan
Prior art keywords
conductive layer
opening
semiconductor device
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001009919A
Other languages
English (en)
Inventor
Takeshi Kishida
健 岸田
Shigenori Kido
成範 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001009919A priority Critical patent/JP2002217384A/ja
Priority to US09/907,689 priority patent/US6400022B1/en
Publication of JP2002217384A publication Critical patent/JP2002217384A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高い半導体装置を提供する。 【解決手段】 半導体装置は、シリコン基板1と、チタ
ンナイトライド膜15および16と、層間絶縁膜20と
を備える。チタンナイトライド膜15には、開口15h
が形成されている。チタンナイトライド膜16には、開
口15hと異なる開口径を有する開口16hが形成され
ている。層間絶縁膜20にはコンタクトホール20hが
形成されている。開口15hおよび16hを介してチタ
ンナイトライド膜15および16に電気的に接続される
ようにチタン膜21、チタンナイトライド膜22、プラ
グ層23および配線層24が形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法ならびにキャパシタ構造に関し、特に、
キャパシタを有する半導体装置およびその製造方法に関
するものである。
【0002】
【従来の技術】半導体装置のうち、記憶情報がランダム
な入出力が可能なものとして、ダイナミック型ランダム
アクセスメモリ(DRAM:Dynamic Random Access Me
mory)が知られている。図16は、従来のDRAMの断
面図である。図16を参照して、従来のDRAMは、電
界効果トランジスタ9と、電界効果トランジスタ9に接
続されたキャパシタ25とにより構成される。
【0003】電界効果トランジスタ9は、シリコン基板
1上にゲート酸化膜4を介在させて形成されたゲート電
極5と、ゲート電極5の両側でシリコン基板1に形成さ
れたソースおよびドレイン領域3とにより構成される。
電界効果トランジスタ9の近傍には、トレンチ1aが形
成され、トレンチ1aを埋込むように分離絶縁膜として
のシリコン酸化膜2が形成されている。
【0004】シリコン基板1の表面にシリコン酸化膜か
らなる層間絶縁膜10が形成されている。層間絶縁膜1
0にはソースおよびドレイン領域3に達するコンタクト
ホール11が形成されており、コンタクトホール11に
はプラグ層12が充填される。
【0005】プラグ層12を介して電界効果トランジス
タ9に電気的に接続されるようにキャパシタ25が形成
されている。キャパシタ25はストレージノード13
と、ストレージノード13上に設けられた誘電体膜14
と、誘電体膜14上に設けられたセルプレート17とに
より構成される。セルプレート17および誘電体膜14
を覆うように層間絶縁膜10上に層間絶縁膜20が設け
られている。
【0006】層間絶縁膜20には、コンタクトホール2
0hが形成されており、コンタクトホール20hと、セ
ルプレート17に形成された開口17hとが連なってい
る。コンタクトホール20hおよび開口17hの側壁に
接するように、チタン膜21およびチタンナイトライド
膜22が形成されており、チタンナイトライド膜22に
接するようにタングステンからなるプラグ層23が設け
られている。プラグ層23に接するように配線層24が
設けられている。配線層24は、開口17h内に形成さ
れたプラグ層23、チタンナイトライド膜22およびチ
タン膜21を介してセルプレート17と電気的に接続さ
れている。
【0007】
【発明が解決しようとする課題】以下、従来の半導体装
置で生じる問題について説明する。
【0008】近年、DRAMの微細化が進み、たとえ
ば、ゲート電極5のゲート長は0.15μm以下、コン
タクトホール20hの径は0.24μm以下となってい
る。このようにコンタクトホール20hの径が小さくな
ると、開口17hの径も小さくなる。そのためセルプレ
ート17とチタン膜21との接触面積が小さくなり、接
触部分での電気抵抗が増加するという問題があった。D
RAMのセルプレート17とチタン膜21との接触部分
での電気抵抗が大きくなると、セルプレート17の電位
を所定の電位に保つことが困難となり、半導体装置の信
頼性が低下するという問題があった。
【0009】そこで、この発明は上述のような問題点を
解決するためになされたものであり、信頼性が高い半導
体装置およびキャパシタ構造を提供することを目的とす
るものである。
【0010】
【課題を解決するための手段】この発明に従った半導体
装置は、半導体基板と、半導体基板の上に形成された第
1の導電層と、第1の導電層上に接する第2の導電層
と、第2の導電層を覆う絶縁層とを備える。第1の導電
層には第1の開口が形成されている。第2の導電層に
は、第1の開口に連なり、第1の開口と異なる開口径を
有する第2の開口が形成されている。絶縁層には第2の
開口に連なる接続孔が形成されている。半導体装置は、
第1および第2の開口を介して第1および第2の導電層
に電気的に接続されるように絶縁層の上に形成される第
3の導電層をさらに備える。
【0011】このように構成された半導体装置では、第
1の開口の開口径と、第2の開口の開口径は異なるため
第1の開口と第2の開口との間の部分で段差が生じる。
またはその部分がテーパ形状となる。この第1および第
2の開口を介して第3の導電層が第1および第2の導電
層に電気的に接続されるため、第3の導電層と、第1お
よび第2の導電層との接触面積が大きくなる。その結
果、接触抵抗が低減し、半導体装置の信頼性を高めるこ
とができる。
【0012】また好ましくは、第2の開口の径は第1の
開口の径よりも大きい。この場合、第1および第2の開
口が順テーパ形状となり、第1および第2の開口を第3
の導電層で充填しやすくなる。
【0013】また好ましくは、第1の開口は底面を有す
る。この場合、底面でも第1の導電層と第3の導電層と
が接触するため、さらに接触面積が大きくなる。その結
果、さらに接触抵抗を低下させることができる。
【0014】また好ましくは、第3の導電層は、接続孔
を充填し、第1および第2の導電層に電気的に接続され
るプラグ層を含む。
【0015】また好ましくは、第1の導電層と第2の導
電層とは異なる材質により構成される。
【0016】また好ましくは、第1の導電層と第2の導
電層とは異なる方法により成膜される。
【0017】また好ましくは、第1の導電層は化学気相
成長法で成膜されるチタンナイトライド膜であり、第2
の導電層はスパッタで成膜されるチタンナイトライド膜
である。
【0018】また好ましくは、第1の導電層と第2の導
電層とは第1の元素と第2の元素とを含み、第1の導電
層中の第1の元素と第2の元素との比率は、第2の導電
層中の第1の元素と第2の元素の比率と異なる。
【0019】また好ましくは、第1の導電層は、ダイナ
ミック型ランダムアクセスメモリのキャパシタのセルプ
レートを構成する。
【0020】この発明に従ったキャパシタ構造は、第1
のキャパシタ電極と、第1のキャパシタ電極の上に形成
された誘電体膜と、誘電体膜の上に形成された第2のキ
ャパシタ電極とを備える。第2のキャパシタ電極は、第
1の導電層と、第1の導電層上に接する第2の導電層と
を含む。キャパシタ構造は、さらに、第2の導電層を覆
う絶縁層を備える。第1の導電層には、第1の開口が形
成されている。第2の導電層には、第1の開口に連な
り、第1の開口と異なる開口径を有する第2の開口が形
成されている。絶縁層には第2の開口に連なる接続孔が
形成されている。さらに、キャパシタ構造は、第1およ
び第2の開口を介して第1および第2の導電層に電気的
に接続されるように絶縁層の上に形成される第3の導電
層を備える。
【0021】このように構成されたキャパシタ構造で
は、第1の開口の開口径と第2の開口の開口径とが異な
る。そのため、第1の開口と第2の開口との間で段差が
生じる。または、その部分がテーパ形状となる。したが
って、第1および第2の開口と、第3の導電層との接触
面積が大きくなり、第1および第2の導電層と、第3の
導電層との接触面積が大きくなる。その結果、接触抵抗
を低減させることができ、信頼性の高いキャパシタ構造
を提供することができる。
【0022】この発明に従った半導体装置の製造方法
は、以下の工程を備える。(1) 半導体基板上に第1
の導電層を形成する工程。
【0023】(2) 第1の導電層上に接するように第
2の導電層を形成する工程。 (3) 第2の導電層上に絶縁層を形成する工程。
【0024】(4) 絶縁層の上に孔を有するマスク層
を形成する工程。 (5) マスク層をマスクとして絶縁層と、第2の導電
層と、第1の導電層とをエッチングすることにより、絶
縁層に接続孔を形成し、相対的に大きい開口径で接続孔
に連なる第2の開口を第2の導電層に形成し、かつ相対
的に小さい開口径で第2の開口に連なる第1の開口を第
1の導電層に形成するエッチング工程。
【0025】(6) 第1および第2の開口を介して第
1および第2の導電層に電気的に接続されるように第3
の導電層を形成する工程。
【0026】このような工程を備えた半導体装置の製造
方法に従えば、相対的に大きい開口径の第2の開口と相
対的に小さい開口径の第1の開口とを形成するため、第
1の開口と第2の開口との間で段差が生じる。または、
その部分がテーパ形状となる。第1の開口および第2の
開口を介して第1および第2の導電層に電気的に接続さ
れるように第3の導電層が形成される。そのため、第1
および第2の導電層と、第3の導電層との接触面積が大
きくなり、接触抵抗を低下させることができる。その結
果、信頼性の高い半導体装置を提供することができる。
【0027】また好ましくは、エッチング工程は、第1
の導電層のエッチング速度が第2の導電層のエッチング
速度よりも小さい条件で第1の導電層と第2の導電層と
をエッチングすることを含む。
【0028】また好ましくは、第1の導電層を形成する
工程は、第1の成膜方法で第1の導電層を形成すること
を含み、第2の導電層を形成する工程は、第1の成膜方
法と異なる第2の成膜方法で第2の導電層を形成するこ
とを含む。
【0029】また好ましくは、第1の成膜方法は化学気
相成長法であり、第2の成膜方法はスパッタである。
【0030】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照して説明する。
【0031】(実施の形態1)図1は、この発明の実施
の形態1に従った半導体装置の断面図である。図1を参
照して、この発明の実施の形態1に従った半導体装置と
してのDRAMは、半導体基板としてのシリコン基板1
と、シリコン基板1の上に形成された第1の導電層とし
てのチタンナイトライド膜15と、チタンナイトライド
膜15上に接する第2の導電層としてのチタンナイトラ
イド膜16と、チタンナイトライド膜16を覆う絶縁層
としての層間絶縁膜20とを備える。チタンナイトライ
ド膜15には、第1の開口15hが形成されている。チ
タンナイトライド膜16には、開口15hに連なり、開
口15hと異なる開口径を有する第2の開口としての開
口16hが形成されている。層間絶縁膜20には、開口
16hに連なる接続孔としてのコンタクトホール20h
が形成されている。また、半導体装置は、開口15hお
よび16hを介してチタンナイトライド膜15および1
6に電気的に接続されるように層間絶縁膜10の上に形
成される第3の導電層としてのチタン膜21、チタンナ
イトライド膜22、プラグ層23および配線層24を備
える。
【0032】DRAMは、電界効果トランジスタ9と、
電界効果トランジスタ9と接続されるキャパシタ25と
により構成される。
【0033】電界効果トランジスタ9は、シリコン基板
1上にゲート酸化膜4を介在させて形成されたゲート電
極5と、ゲート電極5の両側のシリコン基板1に互いに
距離を隔てて形成された1対のソースおよびドレイン領
域3とにより構成される。ゲート電極5のゲート長は
0.15μm以下である。電界効果トランジスタ9の両
側にはトレンチ1aが形成されており、トレンチ1aを
埋込むように分離絶縁膜としてのシリコン酸化膜2が形
成されている。
【0034】シリコン基板1の表面には、シリコン酸化
膜からなる層間絶縁膜10が形成されている。層間絶縁
膜10は、ボロンとリンが添加されたTEOS(Tetra
Ethyl Ortho Silicate)を原料としたシリコン酸化膜
と、TEOSを原料としたシリコン酸化膜とを積層して
形成される。層間絶縁膜10には、ソースおよびドレイ
ン領域3に達するコンタクトホール11が形成されてい
る。コンタクトホール11を埋込むようにドープトポリ
シリコンからなるプラグ層12が形成されている。
【0035】層間絶縁膜10上にキャパシタ25が形成
されている。キャパシタ25は、プラグ層12に電気的
に接続された第1のキャパシタ電極としてのストレージ
ノード13と、ストレージノード13上に形成された、
タンタルオキサイド膜からなる誘電体膜14と、誘電体
膜14上に形成された第2のキャパシタ電極としてのセ
ルプレート17とを含む。
【0036】セルプレート17は、化学気相成長法(C
VD:Chemical Vapor Deposition)で形成されたチタ
ンナイトライド膜15と、スパッタで形成されたチタン
ナイトライド膜16とにより構成される。チタンナイト
ライド膜15は開口15hを有し、チタンナイトライド
膜16は、開口16hを有する。開口15hの径D1
約0.18μmであり、開口16hの径D2は約0.2
4μmである。開口16hの径とコンタクトホール20
hの径とはほぼ等しい。コンタクトホール20hの径が
0.24μm以下のときにこの発明が特に効果的であ
る。
【0037】キャパシタ25のセルプレート17を覆う
ようにシリコン酸化膜からなる層間絶縁膜20が形成さ
れている。層間絶縁膜20にはコンタクトホール20h
が形成されている。コンタクトホール20hと、開口1
6hおよび15hを埋込むようにバリア層としてのチタ
ン膜21およびチタンナイトライド膜22が形成されて
いる。さらに、チタンナイトライド膜22に接触しかつ
コンタクトホール20hを充填するようにタングステン
からなるプラグ層23が形成されている。プラグ層23
に接触するように層間絶縁膜20上にアルミニウムから
なる配線層24が形成されている。
【0038】開口16hの径は開口15hの径よりも大
きいため、開口15hと開口16hの間で段差が生じ
る。この段差に沿うようにチタン膜21およびチタンナ
イトライド膜22が設けられている。
【0039】次に、図1で示す半導体装置の製造方法に
ついて説明する。図2〜図5は、図1で示す半導体装置
の製造工程を示す図である。まず、図2を参照して、シ
リコン基板1表面にレジストパターンを塗布し、このパ
ターンに従ってシリコン基板1をエッチングする。これ
によりトレンチ1aを形成する。トレンチ1aを埋込む
ようにシリコン酸化膜2を形成する。シリコン基板1の
表面にシリコン酸化膜およびポリシリコン膜を形成す
る。シリコン酸化膜およびポリシリコン膜上にレジスト
パターンを形成し、このレジストパターンに従ってシリ
コン酸化膜およびポリシリコン膜をエッチングする。こ
れによりゲート酸化膜4およびゲート電極5を形成す
る。ゲート電極5をマスクとして矢印30で示す方向か
らリンまたは砒素などの不純物をシリコン基板1に注入
する。これにより、ゲート電極5の両側にソースおよび
ドレイン領域3を形成する。
【0040】図3を参照して、シリコン基板1を覆うよ
うに層間絶縁膜10を形成する。層間絶縁膜10の厚み
は1800nm以上である。層間絶縁膜10上にレジス
トパターンを形成し、このレジストパターンに従って層
間絶縁膜10をエッチングする。これにより、ソースお
よびドレイン領域3に達するコンタクトホール11を形
成する。コンタクトホール11を充填するようにポリシ
リコンからなるプラグ層12を形成する。プラグ層12
に接するように層間絶縁膜10上にCVDによりチタン
ナイトライド膜を堆積する。このチタンナイトライド膜
上に所定のパターンを有するレジストパターンを形成
し、レジストパターンに従ってチタンナイトライド膜を
エッチングする。これにより、ストレージノード13を
形成する。層間絶縁膜10上にタンタルオキサイド膜を
形成する。タンタルオキサイド膜上に厚みが20〜50
0nmのチタンナイトライド膜15をCVDにより形成
する。チタンナイトライド膜15上にスパッタにより厚
さが20〜80nmのチタンナイトライド膜を形成す
る。チタンナイトライド膜上に所定のパターンを有する
レジストパターン33を形成する。レジストパターン3
3をマスクとして、スパッタにより形成したチタンナイ
トライド膜、CVDにより形成したチタンナイトライド
膜、およびタンタルオキサイド膜をエッチングする。こ
れにより、誘電体膜14と、チタンナイトライド膜15
および16とを形成する。チタンナイトライド膜15お
よび16がセルプレート17を構成する。
【0041】図4を参照して、セルプレート17を覆う
ように層間絶縁膜20を形成する。層間絶縁膜20上に
孔134aを有するマスク層としてのレジストパターン
134を形成する。
【0042】図5を参照して、マスク層としてのレジス
トパターン134をマスクとして層間絶縁膜20、チタ
ンナイトライド膜16および15、誘電体膜14ならび
に層間絶縁膜10をエッチングする。このとき、エッチ
ャントとしては、C58ガスと、O2ガスと、Arガス
との混合ガスを用いる。この混合ガスを用いれば、第1
の導電層としてのチタンナイトライド膜15のエッチン
グ速度は第2の導電層としてのチタンナイトライド膜1
6のエッチング速度よりも小さくなる。これにより、コ
ンタクトホール20hと、開口16hおよび15hとを
形成する。
【0043】図1を参照して、コンタクトホール20
h、開口16hおよび15hの側壁を覆うようにCVD
によりチタン膜を形成する。チタン膜上にチタンナイト
ライド膜を形成する。チタンナイトライド膜上にタング
ステン膜を形成する。これらについて、コンタクトホー
ル20hからはみ出した部分を全面エッチバックする。
これにより、コンタクトホール20hと開口16hおよ
び15hの側壁に接触するチタン膜21と、チタン膜2
1に接触するチタンナイトライド膜22と、チタンナイ
トライド膜22に接触するプラグ層23とを形成する。
プラグ層23に接触するように層間絶縁膜20上にアル
ミニウム膜を形成する。アルミニウム膜上にレジストパ
ターンを形成し、レジストパターンに従ってアルミニウ
ム膜をエッチングする。これにより配線層24を形成し
て、図1で示す半導体装置が完成する。
【0044】このような半導体装置およびキャパシタ構
造では、図1で示したように、開口16hと開口15h
との間には段差が生じる。この段差に沿うようにチタン
膜21が形成されるため、チタン膜21と、第1および
第2の導電層としてのチタンナイトライド膜15および
16との接触面積が大きくなる。その結果、チタンナイ
トライド膜15および16と、チタン膜21との接触抵
抗を低減させることができ、セルプレート17の電位を
所定値に保つことが容易となる。その結果、信頼性の高
い半導体装置およびキャパシタ構造を提供することがで
きる。
【0045】(実施の形態2)図6は、この発明の実施
の形態2に従った半導体装置の断面図である。図6を参
照して、実施の形態2では、第1の導電層としてのチタ
ンナイトライド膜15が底面15sを有する点で実施の
形態1に従った半導体装置と異なる。すなわち、実施の
形態2では、チタンナイトライド膜15に開口15hが
形成されているが、開口15hはチタンナイトライド膜
15を貫通していない。底面15sに接触するようにチ
タン膜21が形成されている。そのため、実施の形態2
では、チタン膜21とチタンナイトライド膜15との接
触面積が実施の形態1に比べて大きい。
【0046】このように構成された半導体装置およびキ
ャパシタ構造では、まず、実施の形態1に従った半導体
装置およびキャパシタ構造と同様の効果がある。さら
に、チタンナイトライド膜15とチタン膜21とが底面
15sでも接触するのでチタンナイトライド膜15とチ
タン膜21との接触面積をさらに増加させることができ
る。その結果、接触抵抗をより低減させることができる
という効果がある。
【0047】なお、図6で示す半導体装置の製造方法と
しては、エッチングされにくいCVDで製造したチタン
ナイトライド膜15の厚みを実施の形態1よりも厚く方
法がある。さらに、コンタクトホール20hならびに開
口16hおよび15hを製造する工程において、チタン
ナイトライド膜15のエッチング速度がチタンナイトラ
イド膜16のエッチング速度よりもより遅い条件でエッ
チングをする方法がある。
【0048】(実施の形態3)図7は、この発明の実施
の形態3に従った半導体装置の断面図である。図7を参
照して、この発明の実施の形態3に従った半導体装置で
は、セルプレート37の構造が実施の形態1と異なる。
すなわち、実施の形態1では、セルプレート17は平板
状であったのに対し、実施の形態3では、セルプレート
37は平板状の部分と、孔32hを埋込む部分とを有す
る点で実施の形態1のセルプレート17と異なる。すな
わち、実施の形態3では、実施の形態1と同様にシリコ
ン基板1に電界効果トランジスタ9が形成されている。
電界効果トランジスタ9を覆うように層間絶縁膜10が
形成されている。層間絶縁膜10上にはエッチングスト
ッパとしてのシリコン窒化膜31が形成されている。シ
リコン窒化膜31には、層間絶縁膜10の一部分および
プラグ層12を露出させるように開口31hが形成され
ている。
【0049】シリコン窒化膜31を覆うようにシリコン
酸化膜からなる層間絶縁膜32が形成されている。層間
絶縁膜32には、開口31hに連なる孔32hが形成さ
れている。孔32hの底面および側面に第1のキャパシ
タ電極としてのストレージノード38が形成されてい
る。ストレージノード38は、孔32hおよび開口31
hの側壁と、層間絶縁膜10の表面とプラグ層12とに
接触するように形成されている。ストレージノード38
の表面には凹凸が形成されており、ストレージノード3
8の表面積が大きくされている。
【0050】層間絶縁膜32およびストレージノード3
8に接触するように誘電体膜14が形成されている。誘
電体膜14は、ストレージノード38の表面の凹凸形状
に沿って形成されている。誘電体膜14上に第2のキャ
パシタ電極としてのセルプレート37が形成されてい
る。セルプレート37は、誘電体膜14に接触するチタ
ンナイトライド膜35と、チタンナイトライド膜35に
接するチタンナイトライド膜36により構成される。チ
タンナイトライド膜35は、CVDにより形成され、チ
タンナイトライド膜36はスパッタにより形成される。
チタンナイトライド膜35および36には、それぞれ開
口35hおよび36hが形成されている。
【0051】セルプレート37を覆うようにシリコン酸
化膜よりなる層間絶縁膜34が形成されている。層間絶
縁膜34はTEOSを原料として製造される。層間絶縁
膜34には、コンタクトホール34hが形成されてい
る。コンタクトホール34hは開口36hに連なる。す
なわち、第1の導電層としてのチタンナイトライド膜3
5には、第1の開口としての開口35hが形成されてい
る。第2の導電層としてのチタンナイトライド膜36に
は、開口35hに連なり、開口35hと異なる開口径を
有する第2の開口としての開口36hが形成されてい
る。絶縁層としての層間絶縁膜34には、開口36hに
連なる接続孔としてのコンタクトホール34hが形成さ
れている。開口35hおよび36hを介してチタンナイ
トライド膜35および36に電気的に接続されるように
層間絶縁膜34上に第3の導電層としてのチタン膜2
1、チタンナイトライド膜22、プラグ層23および配
線層24が形成される。
【0052】図8〜図14は、図7で示す半導体装置の
製造工程を示す図である。図8を参照して、実施の形態
1と同様に、シリコン基板1の表面にトレンチ1aを形
成し、トレンチ1aをシリコン酸化膜2で充填する。シ
リコン基板1の表面にゲート酸化膜4およびゲート電極
5を形成する。ゲート電極5をマスクとしてシリコン基
板1に不純物イオンを注入することによりソースおよび
ドレイン領域3を形成する。シリコン基板1を覆うよう
に層間絶縁膜10を形成する。層間絶縁膜10にコンタ
クトホール11を形成し、コンタクトホール11を埋込
むようにプラグ層12を形成する。層間絶縁膜10の表
面を覆うようにCVDによりシリコン窒化膜31を形成
する。
【0053】図9を参照して、シリコン窒化膜31上に
シリコン酸化膜からなる層間絶縁膜32を形成する。層
間絶縁膜32上にレジストパターン39を形成し、レジ
ストパターン39に従って層間絶縁膜32をエッチング
する。これにより孔32hを形成する。次に、エッチャ
ントを変更してシリコン窒化膜をエッチングしやすいエ
ッチャントを用いてシリコン窒化膜31をエッチングす
る。これにより開口31hを形成する。このエッチング
により、層間絶縁膜10およびプラグ層12の表面が露
出する。
【0054】図10を参照して、層間絶縁膜32の表
面、孔32hの表面、開口31hの表面、層間絶縁膜1
0の表面およびプラグ層12の表面に接触するようにC
VDによりアモルファスシリコン膜41を形成する。
【0055】図11を参照して、アモルファスシリコン
膜を結晶化して多結晶シリコン膜42を形成する。この
とき、多結晶シリコン膜の表面が粗面化される。
【0056】図12を参照して、孔32hを埋込むよう
にレジストパターン44を形成する。レジストパターン
44をマスクとして、孔32hに埋込まれていない多結
晶シリコン膜42を除去する。これにより孔32h内に
ストレージノード38を形成する。
【0057】図13を参照して、層間絶縁膜32とスト
レージノード38に接するようにタンタルオキサイド膜
を形成する。タンタルオキサイド膜上にCVDによりチ
タンナイトライド膜を形成する。チタンナイトライド膜
上にスパッタリングによりチタンナイトライド膜を形成
する。チタンナイトライド膜上にレジストパターン45
を形成する。レジストパターン45をマスクとしてチタ
ンナイトライド膜およびタンタルオキサイド膜をエッチ
ングすることによりセルプレート37と誘電体膜14を
形成する。セルプレート37は、第1の成膜手段として
のCVDにより成膜されたチタンナイトライド膜35
と、第1の成膜手段と異なる第2の成膜手段としてのス
パッタにより成膜されたチタンナイトライド膜36によ
り構成される。
【0058】図14を参照して、セルプレート37を覆
うように層間絶縁膜34を形成する。層間絶縁膜34上
に孔47aを有するマスク層としてのレジストパターン
47を形成する。レジストパターン47をマスクとして
実施の形態1と同様のエッチャントにより層間絶縁膜3
4、チタンナイトライド膜36および35、誘電体膜1
4ならびに層間絶縁膜32をエッチングする。これによ
りコンタクトホール34hならびに開口36hおよび3
5hを形成する。
【0059】最後に、図7を参照して、実施の形態1と
同様の手法によりチタン膜21、チタンナイトライド膜
22、プラグ層23および配線層24を形成する。これ
により、図7で示す半導体装置が完成する。
【0060】このような半導体装置およびキャパシタ構
造では、まず、実施の形態1に示した半導体装置と同様
の効果がある。さらに、ストレージノード38の表面が
粗面化されて表面積が大きくなっているために、ストレ
ージノード38とセルプレート37との対向面積が大き
くなる。その結果、キャパシタの容量を大きくすること
ができる。
【0061】(実施の形態4)図15は、この発明の実
施の形態4に従った半導体装置の断面図である。図15
を参照して、この発明の実施の形態4に従った半導体装
置では、開口16hおよび15hがテーパ形状となって
いる点で実施の形態1で示す半導体装置の開口16hお
よび15hと異なる。開口16hの径D4は約0.24
μmであり、開口15hの径D3は約0.18μmであ
る。このような開口16hおよび15hを製造するに
は、開口がテーパ形状となりやすいエッチャントを用い
ればよい。
【0062】このような半導体装置であっても実施の形
態1で示した半導体装置と同様の効果がある。
【0063】以上、この発明の実施の形態について説明
したが、ここで示した実施の形態はさまざまに変形する
ことが可能である。まず、セルプレート17を構成する
材料としては、CVDにより製造したチタンナイトライ
ド膜15および35と、スパッタにより製造したチタン
ナイトライド膜36とを示したが、これに限られるもの
ではなく、たとえば第1の導電層と第2の導電層とを異
なる材質としてもよい。すなわち、第1の導電層をタン
グステンとした場合に第2の導電層をチタンとすること
ができる。また、第1の導電層を銅としたときに、第2
の導電層をチタンとすることができる。すなわち、タン
グステン、チタン、銅、アルミニウムなどの材料のう
ち、そのうちの1つを第1の導電層とし、第1の導電層
と異なる1つを第2の導電層とすることができる。
【0064】また、第1の導電層と第2の導電層とは、
ともに第1の元素としてのポリシリコンと第2の元素と
しての不純物のリン、砒素またはボロンを含んでもよ
い。この場合、第1の導電層中のポリシリコンと不純物
との比率は、第2の導電層中のポリシリコンと不純物と
の比率と異なるようにする必要がある。
【0065】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【0066】
【発明の効果】この発明に従えば、信頼性の高い半導体
装置およびキャパシタ構造を提供することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に従った半導体装置
の断面図である。
【図2】 図1で示す半導体装置の製造方法の第1工程
を示す断面図である。
【図3】 図1で示す半導体装置の製造方法の第2工程
を示す断面図である。
【図4】 図1で示す半導体装置の製造方法の第3工程
を示す断面図である。
【図5】 図1で示す半導体装置の製造方法の第4工程
を示す断面図である。
【図6】 この発明の実施の形態2に従った半導体装置
の断面図である。
【図7】 この発明の実施の形態3に従った半導体装置
の断面図である。
【図8】 図7に示す半導体装置の製造方法の第1工程
を示す断面図である。
【図9】 図7に示す半導体装置の製造方法の第2工程
を示す断面図である。
【図10】 図7に示す半導体装置の製造方法の第3工
程を示す断面図である。
【図11】 図7に示す半導体装置の製造方法の第4工
程を示す断面図である。
【図12】 図7に示す半導体装置の製造方法の第5工
程を示す断面図である。
【図13】 図7に示す半導体装置の製造方法の第6工
程を示す断面図である。
【図14】 図7に示す半導体装置の製造方法の第7工
程を示す断面図である。
【図15】 この発明の実施の形態4に従った半導体装
置の断面図である。
【図16】 従来のDRAMの断面図である。
【符号の説明】
1 シリコン基板、12 プラグ層、13 ストレージ
ノード、14 誘電体膜、15,16,22,35,3
6 チタンナイトライド膜、15h,16h開口、1
7,37 セルプレート、20 層間絶縁膜、20h
コンタクトホール、21 チタン膜、23 プラグ層、
24 配線層。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA03 DA00 DA23 DA26 DB12 EB01 EB03 5F033 HH08 HH33 JJ04 JJ18 JJ19 JJ33 KK01 KK33 MM05 MM13 NN06 NN07 NN12 NN13 NN16 NN32 PP06 PP15 PP33 QQ08 QQ09 QQ10 QQ11 QQ31 QQ35 QQ37 RR04 RR06 SS04 SS11 VV16 XX09 5F083 AD21 AD24 AD62 GA30 JA06 JA36 JA37 JA39 JA40 MA06 MA17 NA01 NA08 PR39

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 半導体基板の上に形成された第1の導電層と、 前記第1の導電層上に接する第2の導電層と、 前記第2の導電層を覆う絶縁層とを備え、 前記第1の導電層には、第1の開口が形成されており、 前記第2の導電層には、前記第1の開口に連なり、前記
    第1の開口と異なる開口径を有する第2の開口が形成さ
    れており、 前記絶縁層には前記第2の開口に連なる接続孔が形成さ
    れており、さらに、 前記第1および第2の開口を介して前記第1および第2
    の導電層に電気的に接続されるように前記絶縁層の上に
    形成される第3の導電層を備えた、半導体装置。
  2. 【請求項2】 前記第2の開口の径は前記第1の開口の
    径よりも大きい、請求項1に記載の半導体装置。
  3. 【請求項3】 前記第1の開口は底面を有する、請求項
    1または2に記載の半導体装置。
  4. 【請求項4】 前記第3の導電層は、前記接続孔を充填
    し、前記第1および第2の導電層に電気的に接続される
    プラグ層を含む、請求項1から3のいずれか1項に記載
    の半導体装置。
  5. 【請求項5】 前記第1の導電層と前記第2の導電層と
    は異なる材質により構成される、請求項1から4のいず
    れか1項に記載の半導体装置。
  6. 【請求項6】 前記第1の導電層と前記第2の導電層と
    は異なる方法により成膜される、請求項1から4のいず
    れか1項に記載の半導体装置。
  7. 【請求項7】 前記第1の導電層は化学気相成長法で成
    膜されるチタンナイトライド膜であり、前記第2の導電
    層はスパッタで成膜されるチタンナイトライド膜であ
    る、請求項6に記載の半導体装置。
  8. 【請求項8】 前記第1の導電層と前記第2の導電層と
    は第1の元素と第2の元素とを含み、前記第1の導電層
    中の前記第1の元素と前記第2の元素との比率は、前記
    第2の導電層中の前記第1の元素と前記第2の元素との
    比率と異なる、請求項1から4のいずれか1項に記載の
    半導体装置。
  9. 【請求項9】 前記第1の導電層はダイナミック型ラン
    ダムアクセスメモリのキャパシタのセルプレートを構成
    する、請求項1から8のいずれか1項に記載の半導体装
    置。
  10. 【請求項10】 第1のキャパシタ電極と、 前記第1のキャパシタ電極の上に形成された誘電体膜
    と、 前記誘電体膜の上に形成された第2のキャパシタ電極と
    を備え、 前記第2のキャパシタ電極は、 第1の導電層と、 前記第1の導電層上に接する第2の導電層とを含み、さ
    らに、 前記第2の導電層を覆う絶縁層を備え、 前記第1の導電層には、第1の開口が形成されており、 前記第2の導電層には、前記第1の開口に連なり、前記
    第1の開口と異なる開口径を有する第2の開口が形成さ
    れており、 前記絶縁層には前記第2の開口に連なる接続孔が形成さ
    れており、さらに、 前記第1および第2の開口を介して前記第1および第2
    の導電層に電気的に接続されるように前記絶縁層の上に
    形成される第3の導電層を備えた、キャパシタ構造。
  11. 【請求項11】 半導体基板上に第1の導電層を形成す
    る工程と、 前記第1の導電層上に接するように第2の導電層を形成
    する工程と、 前記第2の導電層上に絶縁層を形成する工程と、 前記絶縁層の上に孔を有するマスク層を形成する工程
    と、 前記マスク層をマスクとして前記絶縁層と、第2の導電
    層と、第1の導電層とをエッチングすることにより、前
    記絶縁層に接続孔を形成し、前記第2の導電層に相対的
    に大きい開口径で前記接続孔に連なる第2の開口を形成
    し、かつ前記第1の導電層に相対的に小さい開口径で前
    記第2の開口に連なる第1の開口を形成するエッチング
    工程と、 前記第1および第2の開口を介して前記第1および第2
    の導電層に電気的に接続されるように第3の導電層を形
    成する工程とを備えた、半導体装置の製造方法。
  12. 【請求項12】 前記エッチング工程は、前記第1の導
    電層のエッチング速度が前記第2の導電層のエッチング
    速度よりも小さい条件で前記第1の導電層と前記第2の
    導電層とをエッチングすることを含む、請求項11に記
    載の半導体装置の製造方法。
  13. 【請求項13】 前記第1の導電層を形成する工程は、
    第1の成膜方法で前記第1の導電層を形成することを含
    み、前記第2の導電層を形成する工程は、前記第1の成
    膜方法と異なる第2の成膜方法で前記第2の導電層を形
    成することを含む、請求項11または12に記載の半導
    体装置の製造方法。
  14. 【請求項14】 前記第1の成膜方法は化学気相成長法
    であり、前記第2の成膜方法はスパッタである、請求項
    13に記載の半導体装置の製造方法。
JP2001009919A 2001-01-18 2001-01-18 半導体装置およびその製造方法ならびにキャパシタ構造 Withdrawn JP2002217384A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001009919A JP2002217384A (ja) 2001-01-18 2001-01-18 半導体装置およびその製造方法ならびにキャパシタ構造
US09/907,689 US6400022B1 (en) 2001-01-18 2001-07-19 Semiconductor device and fabrication process therefor and capacitor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001009919A JP2002217384A (ja) 2001-01-18 2001-01-18 半導体装置およびその製造方法ならびにキャパシタ構造

Publications (1)

Publication Number Publication Date
JP2002217384A true JP2002217384A (ja) 2002-08-02

Family

ID=18877329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001009919A Withdrawn JP2002217384A (ja) 2001-01-18 2001-01-18 半導体装置およびその製造方法ならびにキャパシタ構造

Country Status (2)

Country Link
US (1) US6400022B1 (ja)
JP (1) JP2002217384A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104012A (ja) * 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797746B2 (ja) 1991-04-05 1998-09-17 日本電気株式会社 集積回路用容量素子の製作方法
JP2755243B2 (ja) * 1996-01-23 1998-05-20 日本電気株式会社 半導体記憶装置およびその製造方法
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process
JP3567081B2 (ja) * 1997-05-30 2004-09-15 ルーセント テクノロジーズ インコーポレーテッド Sramデバイスおよびその製造方法

Also Published As

Publication number Publication date
US6400022B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
JP2617049B2 (ja) 高集積半導体メモリ装置の製造方法
US5436186A (en) Process for fabricating a stacked capacitor
JP4302785B2 (ja) 酸化物およびポリシリコン・スペーサによる高密度集積回路の製造方法
US6177340B1 (en) Method to reduce contact hole aspect ratio for embedded DRAM arrays and logic devices, via the use of a tungsten bit line structure
US5688709A (en) Method for forming composite trench-fin capacitors for DRAMS
JPH07202019A (ja) 半導体集積回路装置および製造方法
KR19980063505A (ko) 트렌치 캐패시터 및 그의 형성 방법과, 디램 저장 셀 형성 방법
US20030077860A1 (en) Novel method and structure for a top plate design for improved capacitor-top-plate to bit-line-contact overlay margin
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
US6010933A (en) Method for making a planarized capacitor-over-bit-line structure for dynamic random access memory (DRAM) devices
JPH0529563A (ja) 半導体集積回路装置及びその製造方法
JPH10313100A (ja) Dramセル装置及びその製造方法
JP2005150769A (ja) 半導体装置及びその製造方法
US20020190298A1 (en) Trench capacitor of a dram memory cell with a metallic collar region and a non-metallic buried strap to a selection transistor
JP2914359B2 (ja) 半導体素子のキャパシタ形成方法
JP2000077622A (ja) 半導体記憶装置及びその製造方法
US6806195B1 (en) Manufacturing method of semiconductor IC device
US5930621A (en) Methods for forming vertical electrode structures and related structures
JP2004274021A (ja) ダイナミックランダムアクセスメモリ(dram)及び強誘電性ランダムアクセスメモリ(feram)用の3次元的金属―絶縁体―金属コンデンサを製造する方法
JPH11261026A (ja) トレンチ埋込みストラップを形成する方法および構造
JP2004207426A (ja) 半導体装置
US5491104A (en) Method for fabricating DRAM cells having fin-type stacked storage capacitors
JP2943914B2 (ja) 半導体装置およびその製造方法
US6555481B2 (en) Semiconductor device and its manufacture
WO2022041981A1 (zh) 半导体结构及半导体结构的制造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401