JP2002217375A - 容量素子の製造方法及び容量素子 - Google Patents
容量素子の製造方法及び容量素子Info
- Publication number
- JP2002217375A JP2002217375A JP2001010332A JP2001010332A JP2002217375A JP 2002217375 A JP2002217375 A JP 2002217375A JP 2001010332 A JP2001010332 A JP 2001010332A JP 2001010332 A JP2001010332 A JP 2001010332A JP 2002217375 A JP2002217375 A JP 2002217375A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- insulating layer
- storage node
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 31
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 隣接したストレージノード層間で、導電性異
物の付着により発生する短絡を防止した容量素子を提供
する。 【解決手段】 半導体基板上の絶縁層に複数の孔部を設
け、孔部の内面にストレージノード層を形成する容量素
子の製造方法において、シリコン酸化膜の表面から絶縁
層の中に、複数の孔部を形成する工程と、絶縁層とシリ
コン酸化膜とを覆うように、導電層を形成する工程と、
シリコン酸化膜上の導電層を除去し、孔部内に残った導
電層をストレージノード層とする工程と、シリコン酸化
膜を除去する工程とを含む。
物の付着により発生する短絡を防止した容量素子を提供
する。 【解決手段】 半導体基板上の絶縁層に複数の孔部を設
け、孔部の内面にストレージノード層を形成する容量素
子の製造方法において、シリコン酸化膜の表面から絶縁
層の中に、複数の孔部を形成する工程と、絶縁層とシリ
コン酸化膜とを覆うように、導電層を形成する工程と、
シリコン酸化膜上の導電層を除去し、孔部内に残った導
電層をストレージノード層とする工程と、シリコン酸化
膜を除去する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、容量素子及びその
製造方法に関し、特に、抜き円筒型の容量素子及びその
製造方法に関する。
製造方法に関し、特に、抜き円筒型の容量素子及びその
製造方法に関する。
【０００２】
【従来の技術】図１０は、全体が５００で示される、従
来の抜き円筒型の容量素子の断面図である。また、図１
１は容量素子５００の製造工程の断面図である。図１１
を参照しながら、容量素子５００について説明する。
来の抜き円筒型の容量素子の断面図である。また、図１
１は容量素子５００の製造工程の断面図である。図１１
を参照しながら、容量素子５００について説明する。
【０００３】従来の容量素子５００の製造工程では、ま
ず、図１１（ａ）に示すように、シリコン基板５１の表
面上に、絶縁領域５２と、絶縁領域５２に挟まれた活性
領域５３とが形成される。続いて、シリコン基板５１の
表面を覆うように、シリコン酸化層５４が形成される。
シリコン酸化層５４には孔部（図示せず）が設けられ、
かかる孔部に多結晶シリコンが埋め込まれてプラグ５５
が形成される。更に、シリコン窒化膜５６、シリコン酸
化層５７が堆積される。
ず、図１１（ａ）に示すように、シリコン基板５１の表
面上に、絶縁領域５２と、絶縁領域５２に挟まれた活性
領域５３とが形成される。続いて、シリコン基板５１の
表面を覆うように、シリコン酸化層５４が形成される。
シリコン酸化層５４には孔部（図示せず）が設けられ、
かかる孔部に多結晶シリコンが埋め込まれてプラグ５５
が形成される。更に、シリコン窒化膜５６、シリコン酸
化層５７が堆積される。
【０００４】次に、図１１（ｂ）に示すように、フォト
レジスト（図示せず）をマスクに用いて、シリコン酸化
層５７、シリコン窒化膜５６が略円筒型にエッチングさ
れ、孔部６０が形成される。続いて、全面を覆うよう
に、例えば、リンがドープされた多結晶シリコンからな
るストレージノード（ＳＮ）層６１が形成される。スト
レージノード層６１は、プラグ５５を介して、シリコン
基板５１の活性領域５３と電気的に接続されている。
レジスト（図示せず）をマスクに用いて、シリコン酸化
層５７、シリコン窒化膜５６が略円筒型にエッチングさ
れ、孔部６０が形成される。続いて、全面を覆うよう
に、例えば、リンがドープされた多結晶シリコンからな
るストレージノード（ＳＮ）層６１が形成される。スト
レージノード層６１は、プラグ５５を介して、シリコン
基板５１の活性領域５３と電気的に接続されている。
【０００５】次に、図１１（ｃ）に示すように、孔部６
０内にフォトレジスト（図示せず）が形成され、ストレ
ージノード層６１が孔部６０内にのみ残るように、スト
レージノード層６１がエッチングされる。これにより、
隣り合ったキャパシタのストレージノード層６１の間
が、分離壁６５により分離される。続いて、例えば、窒
化シリコンからなるキャパシタ絶縁膜６２、例えば、多
結晶シリコンからなるセルプレート層６４が順次形成さ
れる。以上の工程で、図１０に示すような、隣接したキ
ャパシタ間が分離壁６５により分離された容量素子５０
０が完成する。
０内にフォトレジスト（図示せず）が形成され、ストレ
ージノード層６１が孔部６０内にのみ残るように、スト
レージノード層６１がエッチングされる。これにより、
隣り合ったキャパシタのストレージノード層６１の間
が、分離壁６５により分離される。続いて、例えば、窒
化シリコンからなるキャパシタ絶縁膜６２、例えば、多
結晶シリコンからなるセルプレート層６４が順次形成さ
れる。以上の工程で、図１０に示すような、隣接したキ
ャパシタ間が分離壁６５により分離された容量素子５０
０が完成する。
【０００６】かかる容量素子５００の製造工程では、隣
接するキャパシタのストレージノード層６１の分離が不
充分となり、キャパシタ間が短絡する不具合が発生す
る。例えば、図９に示すように、分離壁６５上のストレ
ージノード層６１の上に異物６３が付着することによ
り、ストレージノード層６１が分離されない場合であ
る。しかし、かかる不具合については、製造工程終了後
に、容量素子５００の電気的検査（ウエハテスト）を行
うことにより、発見することができた。
接するキャパシタのストレージノード層６１の分離が不
充分となり、キャパシタ間が短絡する不具合が発生す
る。例えば、図９に示すように、分離壁６５上のストレ
ージノード層６１の上に異物６３が付着することによ
り、ストレージノード層６１が分離されない場合であ
る。しかし、かかる不具合については、製造工程終了後
に、容量素子５００の電気的検査（ウエハテスト）を行
うことにより、発見することができた。
【０００７】
【発明が解決しようとする課題】しかし、図１１（ｃ）
に示すように、ストレージノード層６１をエッチングす
るエッチング液中の導電性異物６３が分離壁６５の上に
付着して、隣接するストレージノード層６１が短絡する
ような場合がある。かかる場合、図１２に示すような不
具合に比較して、隣接するストレージノード層６１間の
短絡の程度が小さく、不具合をウエハテストで発見し、
予め排除することは困難であった。この結果、このよう
な不具合を有する容量素子５００が、そのまま製品とし
て使用され、市場における故障の発生原因となってい
た。そこで、本発明は、隣接したストレージノード層の
間で、導電性異物の付着により発生する短絡を防止した
容量素子を提供することを目的とする。
に示すように、ストレージノード層６１をエッチングす
るエッチング液中の導電性異物６３が分離壁６５の上に
付着して、隣接するストレージノード層６１が短絡する
ような場合がある。かかる場合、図１２に示すような不
具合に比較して、隣接するストレージノード層６１間の
短絡の程度が小さく、不具合をウエハテストで発見し、
予め排除することは困難であった。この結果、このよう
な不具合を有する容量素子５００が、そのまま製品とし
て使用され、市場における故障の発生原因となってい
た。そこで、本発明は、隣接したストレージノード層の
間で、導電性異物の付着により発生する短絡を防止した
容量素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】即ち、本発明は、半導体
基板上の絶縁層に複数の孔部を設け、該孔部の内面にス
トレージノード層を形成する容量素子の製造方法であっ
て、半導体基板の上に絶縁層を形成する工程と、該絶縁
層上に、シリコン酸化膜を形成する工程と、該シリコン
酸化膜の表面から該絶縁層の中に、複数の孔部を形成す
る工程と、該絶縁層と該シリコン酸化膜とを覆うよう
に、導電層を形成する工程と、該シリコン酸化膜上の該
導電層を除去し、該孔部内に残った該導電層をストレー
ジノード層とする工程と、該シリコン酸化膜を除去する
シリコン酸化膜除去工程と、該ストレージノード層を覆
うように、キャパシタ絶縁膜、セルプレート層を順次積
層する工程とを備えることを特徴とする容量素子の製造
方法である。かかる製造方法を用いることにより、シリ
コン酸化膜とともに導電性異物の除去が可能となり、導
電性異物の付着に起因する、隣接したストレージノード
層の間の短絡を防止できる。
基板上の絶縁層に複数の孔部を設け、該孔部の内面にス
トレージノード層を形成する容量素子の製造方法であっ
て、半導体基板の上に絶縁層を形成する工程と、該絶縁
層上に、シリコン酸化膜を形成する工程と、該シリコン
酸化膜の表面から該絶縁層の中に、複数の孔部を形成す
る工程と、該絶縁層と該シリコン酸化膜とを覆うよう
に、導電層を形成する工程と、該シリコン酸化膜上の該
導電層を除去し、該孔部内に残った該導電層をストレー
ジノード層とする工程と、該シリコン酸化膜を除去する
シリコン酸化膜除去工程と、該ストレージノード層を覆
うように、キャパシタ絶縁膜、セルプレート層を順次積
層する工程とを備えることを特徴とする容量素子の製造
方法である。かかる製造方法を用いることにより、シリ
コン酸化膜とともに導電性異物の除去が可能となり、導
電性異物の付着に起因する、隣接したストレージノード
層の間の短絡を防止できる。
【０００９】また、本発明は、更に、上記絶縁層と上記
シリコン酸化膜との間に、シリコン窒化膜を形成する工
程を含み、上記シリコン酸化膜除去工程が、該シリコン
窒化膜をエッチングストッパに用いて、該シリコン酸化
膜をエッチバックする工程であることを特徴とする製造
方法でもある。かかる工程を用いることにより、シリコ
ン酸化膜を選択的に除去できるからである。
シリコン酸化膜との間に、シリコン窒化膜を形成する工
程を含み、上記シリコン酸化膜除去工程が、該シリコン
窒化膜をエッチングストッパに用いて、該シリコン酸化
膜をエッチバックする工程であることを特徴とする製造
方法でもある。かかる工程を用いることにより、シリコ
ン酸化膜を選択的に除去できるからである。
【００１０】また、本発明は、上記絶縁層が、ＣＶＤ法
で形成されたＣＶＤシリコン酸化層からなり、上記シリ
コン酸化膜が、塗布法で形成された塗布シリコン酸化膜
からなり、上記シリコン酸化膜除去工程が、弗化水素酸
溶液を用いて、該塗布シリコン酸化膜を選択的にエッチ
ングする工程であることを特徴とする製造方法でもあ
る。かかる工程を用いることにより、シリコン酸化膜を
選択的に除去できるからである。
で形成されたＣＶＤシリコン酸化層からなり、上記シリ
コン酸化膜が、塗布法で形成された塗布シリコン酸化膜
からなり、上記シリコン酸化膜除去工程が、弗化水素酸
溶液を用いて、該塗布シリコン酸化膜を選択的にエッチ
ングする工程であることを特徴とする製造方法でもあ
る。かかる工程を用いることにより、シリコン酸化膜を
選択的に除去できるからである。
【００１１】上記ＣＶＤシリコン酸化層が、ＢＰＳＧ層
及びＴＥＯＳ層から選択される１の層からなり、上記塗
布シリコン酸化膜が、ＳＯＧ膜からなることが好まし
い。
及びＴＥＯＳ層から選択される１の層からなり、上記塗
布シリコン酸化膜が、ＳＯＧ膜からなることが好まし
い。
【００１２】また、本発明は、半導体基板上の絶縁層に
複数の孔部を設け、該孔部の内面にストレージノード層
を形成する容量素子の製造方法であって、半導体基板の
上に絶縁層を形成する工程と、該絶縁層上に、シリコン
窒化膜を形成する工程と、該シリコン窒化膜の表面から
該絶縁層の中に、複数の孔部を形成する工程と、該シリ
コン窒化膜で該絶縁層の表面を覆いながら、該孔部の側
壁の該絶縁層を選択的にエッチングし、該絶縁層の上面
から該シリコン窒化膜を庇状に突出させる選択エッチン
グ工程と、該絶縁層と該シリコン窒化膜とを覆うよう
に、導電層を形成する工程と、該シリコン窒化膜の上面
上及び側面上の該導電層を選択的に除去し、該孔部内に
残った該導電層をストレージノード層とする工程と、該
ストレージノード層を覆うように、キャパシタ絶縁膜、
セルプレート層を順次積層する工程とを備えることを特
徴とする容量素子の製造方法でもある。かかる製造方法
では、ストレージノード層の上にシリコン窒化膜が形成
され、隣り合ったストレージノード層の間の短絡を防止
することができる。
複数の孔部を設け、該孔部の内面にストレージノード層
を形成する容量素子の製造方法であって、半導体基板の
上に絶縁層を形成する工程と、該絶縁層上に、シリコン
窒化膜を形成する工程と、該シリコン窒化膜の表面から
該絶縁層の中に、複数の孔部を形成する工程と、該シリ
コン窒化膜で該絶縁層の表面を覆いながら、該孔部の側
壁の該絶縁層を選択的にエッチングし、該絶縁層の上面
から該シリコン窒化膜を庇状に突出させる選択エッチン
グ工程と、該絶縁層と該シリコン窒化膜とを覆うよう
に、導電層を形成する工程と、該シリコン窒化膜の上面
上及び側面上の該導電層を選択的に除去し、該孔部内に
残った該導電層をストレージノード層とする工程と、該
ストレージノード層を覆うように、キャパシタ絶縁膜、
セルプレート層を順次積層する工程とを備えることを特
徴とする容量素子の製造方法でもある。かかる製造方法
では、ストレージノード層の上にシリコン窒化膜が形成
され、隣り合ったストレージノード層の間の短絡を防止
することができる。
【００１３】上記絶縁層が、シリコン酸化層からなり、
上記選択エッチング工程が、上記シリコン窒化膜をエッ
チングマスクに用いて、上記孔部の側壁の該シリコン酸
化膜を、弗化水素酸溶液で選択的にエッチングする工程
であることが好ましい。
上記選択エッチング工程が、上記シリコン窒化膜をエッ
チングマスクに用いて、上記孔部の側壁の該シリコン酸
化膜を、弗化水素酸溶液で選択的にエッチングする工程
であることが好ましい。
【００１４】また、本発明は、互いに絶縁分離された複
数のストレージノード層を含む容量素子であって、絶縁
層と、該絶縁層の中に間隔をおいて設けられた複数の孔
部と、該孔部に挟まれた該絶縁層からなる分離壁と、該
孔部の内面を覆うように形成されたストレージノード層
と、該ストレージノード層を覆うように形成されたキャ
パシタ絶縁膜と、該キャパシタ絶縁膜を覆うように形成
されたセルプレート層とを備え、該分離壁の上部表面が
エッチングされて、該ストレージノード層が該分離壁の
該上部表面より上方に突出したことを特徴とする容量素
子でもある。
数のストレージノード層を含む容量素子であって、絶縁
層と、該絶縁層の中に間隔をおいて設けられた複数の孔
部と、該孔部に挟まれた該絶縁層からなる分離壁と、該
孔部の内面を覆うように形成されたストレージノード層
と、該ストレージノード層を覆うように形成されたキャ
パシタ絶縁膜と、該キャパシタ絶縁膜を覆うように形成
されたセルプレート層とを備え、該分離壁の上部表面が
エッチングされて、該ストレージノード層が該分離壁の
該上部表面より上方に突出したことを特徴とする容量素
子でもある。
【００１５】また、本発明は、更に、上記分離壁の上面
がシリコン窒化膜で覆われ、上記ストレージノード層が
該シリコン窒化膜の上部表面より上方に突出したことを
特徴とする容量素子でもある。
がシリコン窒化膜で覆われ、上記ストレージノード層が
該シリコン窒化膜の上部表面より上方に突出したことを
特徴とする容量素子でもある。
【００１６】また、本発明は、互いに絶縁分離された複
数のストレージノード層を含む容量素子であって、絶縁
層と、該絶縁層の中に間隔をおいて設けられた複数の孔
部と、該孔部に挟まれた該絶縁層からなる分離壁と、該
分離壁の上部に設けられ、該分離壁から庇状に突出した
シリコン窒化層と、該孔部の内面を覆うように形成され
たストレージノード層と、該ストレージノード層を覆う
ように形成されたキャパシタ絶縁膜と、該キャパシタ絶
縁膜を覆うように形成されたセルプレート層とを備え、
該シリコン窒化層の上面上及び側面上に、上記キャパシ
タ絶縁膜が直接形成されたことを特徴とする容量素子で
もある。
数のストレージノード層を含む容量素子であって、絶縁
層と、該絶縁層の中に間隔をおいて設けられた複数の孔
部と、該孔部に挟まれた該絶縁層からなる分離壁と、該
分離壁の上部に設けられ、該分離壁から庇状に突出した
シリコン窒化層と、該孔部の内面を覆うように形成され
たストレージノード層と、該ストレージノード層を覆う
ように形成されたキャパシタ絶縁膜と、該キャパシタ絶
縁膜を覆うように形成されたセルプレート層とを備え、
該シリコン窒化層の上面上及び側面上に、上記キャパシ
タ絶縁膜が直接形成されたことを特徴とする容量素子で
もある。
【００１７】上記孔部は、略円筒型であることが好まし
い。
い。
【００１８】
【発明の実施の形態】実施の形態１．図１は、全体が１
００で示される、本実施の形態にかかる容量素子の断面
図である。また、図２、３は容量素子１００の製造工程
の断面図である。図２、３を参照しながら、容量素子１
００の製造方法及び構造について説明する。
００で示される、本実施の形態にかかる容量素子の断面
図である。また、図２、３は容量素子１００の製造工程
の断面図である。図２、３を参照しながら、容量素子１
００の製造方法及び構造について説明する。
【００１９】本実施の形態にかかる容量素子１００の製
造工程では、まず、図２（ａ）に示すように、シリコン
基板１の表面上に、絶縁領域２と、絶縁領域２に挟まれ
た活性領域３とが形成される。活性領域３には、例え
ば、トランジスタ（図示せず）が形成されている。続い
て、シリコン基板１の表面を覆うように、シリコン酸化
層４が形成される。シリコン酸化層４にはホール（図示
せず）が設けられ、かかるホールに多結晶シリコンが埋
め込まれてプラグ５が形成される。
造工程では、まず、図２（ａ）に示すように、シリコン
基板１の表面上に、絶縁領域２と、絶縁領域２に挟まれ
た活性領域３とが形成される。活性領域３には、例え
ば、トランジスタ（図示せず）が形成されている。続い
て、シリコン基板１の表面を覆うように、シリコン酸化
層４が形成される。シリコン酸化層４にはホール（図示
せず）が設けられ、かかるホールに多結晶シリコンが埋
め込まれてプラグ５が形成される。
【００２０】続いて、膜厚が５００Åのシリコン窒化膜
６と、例えばシリコン酸化膜からなり、膜厚が１５００
０Åの絶縁層７とが、順次堆積される。更に、絶縁層７
の上には、膜厚が５００Åのシリコン窒化膜８と、膜厚
が５００Åのシリコン酸化膜９とが、順次形成される。
６と、例えばシリコン酸化膜からなり、膜厚が１５００
０Åの絶縁層７とが、順次堆積される。更に、絶縁層７
の上には、膜厚が５００Åのシリコン窒化膜８と、膜厚
が５００Åのシリコン酸化膜９とが、順次形成される。
【００２１】次に、図２（ｂ）に示すように、フォトレ
ジスト（図示せず）をマスクに用いて、シリコン酸化膜
９、シリコン窒化膜８及び絶縁層７が略円筒型にエッチ
ングされ、孔部１０が形成される。かかるエッチング工
程では、絶縁層７の下部のシリコン窒化膜６が絶縁層７
のエッチングストッパとして働く。続いて、孔部１０の
底面のシリコン窒化膜６が除去されて、シリコン酸化層
４とプラグ５が露出する。かかるエッチング工程で形成
された孔部１０の間は、絶縁層７からなる分離壁２０で
分離されている。
ジスト（図示せず）をマスクに用いて、シリコン酸化膜
９、シリコン窒化膜８及び絶縁層７が略円筒型にエッチ
ングされ、孔部１０が形成される。かかるエッチング工
程では、絶縁層７の下部のシリコン窒化膜６が絶縁層７
のエッチングストッパとして働く。続いて、孔部１０の
底面のシリコン窒化膜６が除去されて、シリコン酸化層
４とプラグ５が露出する。かかるエッチング工程で形成
された孔部１０の間は、絶縁層７からなる分離壁２０で
分離されている。
【００２２】次に、図２（ｃ）に示すように、全面を覆
うように、例えば、リンがドープされた多結晶シリコン
からなるストレージノード（ＳＮ）層１１が形成され
る。ストレージノード層１１は、プラグ５を介して、シ
リコン基板１の活性領域３と電気的に接続されている。
続いて、孔部１０内にフォトレジスト層１２が埋め込ま
れる。
うように、例えば、リンがドープされた多結晶シリコン
からなるストレージノード（ＳＮ）層１１が形成され
る。ストレージノード層１１は、プラグ５を介して、シ
リコン基板１の活性領域３と電気的に接続されている。
続いて、孔部１０内にフォトレジスト層１２が埋め込ま
れる。
【００２３】次に、図３（ｄ）に示すように、フォトレ
ジスト層１２をマスクに用いて、ストレージノード層１
１をエッチングし、孔部１０内にのみストレージノード
層１１を残す。図３（ｄ）のエッチング工程では、エッ
チング溶液中の導電性異物１３が、分離壁２０上のシリ
コン酸化膜９の上部に付着し、隣接したストレージノー
ド１１の間が短絡している。
ジスト層１２をマスクに用いて、ストレージノード層１
１をエッチングし、孔部１０内にのみストレージノード
層１１を残す。図３（ｄ）のエッチング工程では、エッ
チング溶液中の導電性異物１３が、分離壁２０上のシリ
コン酸化膜９の上部に付着し、隣接したストレージノー
ド１１の間が短絡している。
【００２４】次に、図３（ｅ）に示すように、例えば、
弗化水素酸の水溶液を用いて、シリコン酸化膜９をエッ
チング除去する。かかるエッチング工程を行うことによ
り、シリコン酸化膜９の上に付着した導電性異物１３
も、シリコン酸化膜９とともに除去される。なお、シリ
コン酸化膜８の下のシリコン窒化膜７は、エッチングス
トッパとして働く。
弗化水素酸の水溶液を用いて、シリコン酸化膜９をエッ
チング除去する。かかるエッチング工程を行うことによ
り、シリコン酸化膜９の上に付着した導電性異物１３
も、シリコン酸化膜９とともに除去される。なお、シリ
コン酸化膜８の下のシリコン窒化膜７は、エッチングス
トッパとして働く。
【００２５】最後に、例えば、窒化シリコンからなるキ
ャパシタ絶縁膜１７、例えば、多結晶シリコンからなる
セルプレート層１８が順次形成され、図１の容量素子１
００が完成する。
ャパシタ絶縁膜１７、例えば、多結晶シリコンからなる
セルプレート層１８が順次形成され、図１の容量素子１
００が完成する。
【００２６】かかる製造方法を用いることにより、分離
壁２０の上部に付着した導電性異物１３に起因する、隣
接したストレージノード層１１の短絡を防止できる。
壁２０の上部に付着した導電性異物１３に起因する、隣
接したストレージノード層１１の短絡を防止できる。
【００２７】実施の形態２．図４は、全体が２００で示
される、本実施の形態にかかる容量素子の断面図であ
る。また、図５、６は容量素子２００の製造工程の断面
図である。図５、６を参照しながら、容量素子２００の
製造方法及び構造について説明する。
される、本実施の形態にかかる容量素子の断面図であ
る。また、図５、６は容量素子２００の製造工程の断面
図である。図５、６を参照しながら、容量素子２００の
製造方法及び構造について説明する。
【００２８】本実施の形態にかかる容量素子２００の製
造工程では、まず、図５（ａ）に示すように、シリコン
基板１の表面上に、絶縁領域２と活性領域３とが形成さ
れ、続いて、シリコン酸化層４、プラグ５、シリコン窒
化膜６が形成される。かかる製造工程は、実施の形態１
と同じである。
造工程では、まず、図５（ａ）に示すように、シリコン
基板１の表面上に、絶縁領域２と活性領域３とが形成さ
れ、続いて、シリコン酸化層４、プラグ５、シリコン窒
化膜６が形成される。かかる製造工程は、実施の形態１
と同じである。
【００２９】続いて、例えばシリコン酸化膜からなり、
膜厚が１５０００Åの絶縁層７が形成される。本実施の
形態では、絶縁層７は、ＣＶＤ法で形成された、ＢＰＳ
Ｇ（Boro Phospho Silicate Glass）層、ＴＥＯＳ（Tet
ra Etyle Ortho Silicate）層、ＢＰＴＥＯＳ（Boro Ph
ospho Tetra Etyle Ortho Silicate）層等からなる。
膜厚が１５０００Åの絶縁層７が形成される。本実施の
形態では、絶縁層７は、ＣＶＤ法で形成された、ＢＰＳ
Ｇ（Boro Phospho Silicate Glass）層、ＴＥＯＳ（Tet
ra Etyle Ortho Silicate）層、ＢＰＴＥＯＳ（Boro Ph
ospho Tetra Etyle Ortho Silicate）層等からなる。
【００３０】更に、絶縁層７の上には、膜厚が５００Å
のシリコン酸化膜９が、形成される。本実施の形態で
は、シリコン酸化膜９は、塗布法で形成された、ＳＯＧ
（SpinOn Glass）等からなる。
のシリコン酸化膜９が、形成される。本実施の形態で
は、シリコン酸化膜９は、塗布法で形成された、ＳＯＧ
（SpinOn Glass）等からなる。
【００３１】次に、図５（ｂ）に示すように、実施の形
態１と同様の工程により、分離壁２０により分離された
孔部１０を形成する。
態１と同様の工程により、分離壁２０により分離された
孔部１０を形成する。
【００３２】次に、図５（ｃ）に示すように、実施の形
態１と同様の工程により、全面にストレージノード層１
１を形成した後、孔部１０に埋め込まれたフォトレジス
ト層（図示せず）をマスクに用いてストレージノード層
１１をエッチングし、孔部１０内にのみストレージノー
ド層１１を残す。図５（ｃ）のエッチング工程では、エ
ッチング溶液中の導電性異物１３が分離壁２０の上端に
付着し、隣接したストレージノード１１の間が短絡して
いる。
態１と同様の工程により、全面にストレージノード層１
１を形成した後、孔部１０に埋め込まれたフォトレジス
ト層（図示せず）をマスクに用いてストレージノード層
１１をエッチングし、孔部１０内にのみストレージノー
ド層１１を残す。図５（ｃ）のエッチング工程では、エ
ッチング溶液中の導電性異物１３が分離壁２０の上端に
付着し、隣接したストレージノード１１の間が短絡して
いる。
【００３３】次に、図６（ｄ）に示すように、弗化水素
酸の水溶液を用いて、シリコン酸化膜９を選択的にエッ
チングする。具体的には、弗化水素酸の水溶液（Ｈ
２Ｏ：ＨＦ＝１００：１（体積比率））からなるエッチ
ング液を用いて、シリコン酸化膜９を２０秒間エッチン
グする。かかるエッチング液に対するエッチング速度
は、ＢＰＳＧ層、ＴＥＯＳ層等からなる絶縁層７が約３
００Å／分であるのに対し、ＳＯＧ膜等からなるシリコ
ン酸化膜９は３０００Å／分である。従って、２０秒間
のエッチングを行うことにより、膜厚が５００Åのシリ
コン酸化膜９は完全に除去される。一方、絶縁膜７は、
シリコン酸化膜９が除去された後に、約５０Åエッチン
グされるだけである。これにより、実質的にシリコン酸
化膜９を選択的に除去することができる。
酸の水溶液を用いて、シリコン酸化膜９を選択的にエッ
チングする。具体的には、弗化水素酸の水溶液（Ｈ
２Ｏ：ＨＦ＝１００：１（体積比率））からなるエッチ
ング液を用いて、シリコン酸化膜９を２０秒間エッチン
グする。かかるエッチング液に対するエッチング速度
は、ＢＰＳＧ層、ＴＥＯＳ層等からなる絶縁層７が約３
００Å／分であるのに対し、ＳＯＧ膜等からなるシリコ
ン酸化膜９は３０００Å／分である。従って、２０秒間
のエッチングを行うことにより、膜厚が５００Åのシリ
コン酸化膜９は完全に除去される。一方、絶縁膜７は、
シリコン酸化膜９が除去された後に、約５０Åエッチン
グされるだけである。これにより、実質的にシリコン酸
化膜９を選択的に除去することができる。
【００３４】かかるエッチング工程を行うことにより、
シリコン酸化膜９の上に付着した導電性異物１３も、シ
リコン酸化膜９とともに除去される。
シリコン酸化膜９の上に付着した導電性異物１３も、シ
リコン酸化膜９とともに除去される。
【００３５】最後に、例えば、窒化シリコンからなるキ
ャパシタ絶縁膜１７、例えば、多結晶シリコンからなる
セルプレート層１８が順次形成され、図４の容量素子２
００が完成する。
ャパシタ絶縁膜１７、例えば、多結晶シリコンからなる
セルプレート層１８が順次形成され、図４の容量素子２
００が完成する。
【００３６】かかる製造方法を用いることにより、分離
壁２０の上部に付着した導電性異物１３に起因する、隣
接したストレージノード層１１の短絡を防止できる。
壁２０の上部に付着した導電性異物１３に起因する、隣
接したストレージノード層１１の短絡を防止できる。
【００３７】実施の形態３．図７は、全体が３００で示
される、本実施の形態にかかる容量素子の断面図であ
る。また、図８、９は容量素子３００の製造工程の断面
図である。図８、９を参照しながら、容量素子３００の
製造方法及び構造について説明する。
される、本実施の形態にかかる容量素子の断面図であ
る。また、図８、９は容量素子３００の製造工程の断面
図である。図８、９を参照しながら、容量素子３００の
製造方法及び構造について説明する。
【００３８】本実施の形態にかかる容量素子３００の製
造工程では、まず、図８（ａ）に示すように、シリコン
基板１の表面上に、絶縁領域２と活性領域３とが形成さ
れ、続いて、シリコン酸化層４、プラグ５、シリコン窒
化膜６が形成される。続いて、例えばシリコン酸化膜か
らなり、膜厚が１５０００Åの絶縁層７が形成される。
以上の工程は、実施の形態１と同じである。続いて、絶
縁層７の上には、膜厚が１５００Åのシリコン窒化膜１
４が、形成される。
造工程では、まず、図８（ａ）に示すように、シリコン
基板１の表面上に、絶縁領域２と活性領域３とが形成さ
れ、続いて、シリコン酸化層４、プラグ５、シリコン窒
化膜６が形成される。続いて、例えばシリコン酸化膜か
らなり、膜厚が１５０００Åの絶縁層７が形成される。
以上の工程は、実施の形態１と同じである。続いて、絶
縁層７の上には、膜厚が１５００Åのシリコン窒化膜１
４が、形成される。
【００３９】次に、図８（ｂ）に示すように、実施の形
態１と同様の工程により、分離壁２０により分離された
孔部１０を形成する。
態１と同様の工程により、分離壁２０により分離された
孔部１０を形成する。
【００４０】次に、図８（ｃ）に示すように、弗化水素
酸の水溶液を用いて、絶縁層７を、矢印１５の方向に、
約７００Å程度、選択的にエッチングする。これによ
り、シリコン窒化膜１４が、絶縁層７の上部から庇状に
突出する。
酸の水溶液を用いて、絶縁層７を、矢印１５の方向に、
約７００Å程度、選択的にエッチングする。これによ
り、シリコン窒化膜１４が、絶縁層７の上部から庇状に
突出する。
【００４１】次に、図９（ｄ）に示すように、孔部６の
底面のシリコン窒化膜６をエッチングして、シリコン酸
化層４とプラグ５とを露出させる。かかる工程では、シ
リコン窒化膜１４もエッチングされ、膜厚が５００Å程
度となる。
底面のシリコン窒化膜６をエッチングして、シリコン酸
化層４とプラグ５とを露出させる。かかる工程では、シ
リコン窒化膜１４もエッチングされ、膜厚が５００Å程
度となる。
【００４２】次に、図９（ｅ）に示すように、絶縁層７
とシリコン窒化膜１４の上に、例えばＣＶＤ法を用い
て、多結晶シリコンからなるストレージノード層１１が
形成される。続いて、孔部１０を埋め込むように、フォ
トレジスト層１６が形成される。
とシリコン窒化膜１４の上に、例えばＣＶＤ法を用い
て、多結晶シリコンからなるストレージノード層１１が
形成される。続いて、孔部１０を埋め込むように、フォ
トレジスト層１６が形成される。
【００４３】次に、図９（ｆ）に示すように、フォトレ
ジスト層１６をマスクに用いて、ストレージノード層１
１がエッチバックされる。ストレージノード層１１は、
シリコン窒化膜１５の上面上及び側面上に残らないよう
に除去される。かかるエッチバック工程の後において、
図９（ｆ）に示すように、導電性異物１３がシリコン窒
化膜１４の上に付着しても、シリコン窒化膜１４によ
り、ストレージノード層１１との間が絶縁されるため、
隣接したストレージノード層１１間に短絡は発生しな
い。
ジスト層１６をマスクに用いて、ストレージノード層１
１がエッチバックされる。ストレージノード層１１は、
シリコン窒化膜１５の上面上及び側面上に残らないよう
に除去される。かかるエッチバック工程の後において、
図９（ｆ）に示すように、導電性異物１３がシリコン窒
化膜１４の上に付着しても、シリコン窒化膜１４によ
り、ストレージノード層１１との間が絶縁されるため、
隣接したストレージノード層１１間に短絡は発生しな
い。
【００４４】最後に、例えば、窒化シリコンからなるキ
ャパシタ絶縁膜１７、例えば、多結晶シリコンからなる
セルプレート層１８が順次形成され、図７の容量素子３
００が完成する。
ャパシタ絶縁膜１７、例えば、多結晶シリコンからなる
セルプレート層１８が順次形成され、図７の容量素子３
００が完成する。
【００４５】かかる製造方法を用いることにより、分離
壁２０の上部に付着した導電性異物１３に起因する、隣
接したストレージノード層１１の短絡を防止できる。
壁２０の上部に付着した導電性異物１３に起因する、隣
接したストレージノード層１１の短絡を防止できる。
【００４６】
【発明の効果】以上の説明から明らかなように、本発明
にかかる容量素子の製造方法では、導電性異物の付着に
起因する、隣接したストレージノード層の間の短絡を防
止できる。
にかかる容量素子の製造方法では、導電性異物の付着に
起因する、隣接したストレージノード層の間の短絡を防
止できる。
【００４７】また、本発明にかかる容量素子では、市場
における故障の発生を低減し、容量素子の信頼性を向上
させることができる。
における故障の発生を低減し、容量素子の信頼性を向上
させることができる。
【図１】 本発明の実施の形態１にかかる容量素子の断
面図である。
面図である。
【図２】 本発明の実施の形態１にかかる容量素子の製
造工程図である。
造工程図である。
【図３】 本発明の実施の形態１にかかる容量素子の製
造工程図である。
造工程図である。
【図４】 本発明の実施の形態２にかかる容量素子の断
面図である。
面図である。
【図５】 本発明の実施の形態２にかかる容量素子の製
造工程図である。
造工程図である。
【図６】 本発明の実施の形態２にかかる容量素子の製
造工程図である。
造工程図である。
【図７】 本発明の実施の形態３にかかる容量素子の断
面図である。
面図である。
【図８】 本発明の実施の形態３にかかる容量素子の製
造工程図である。
造工程図である。
【図９】 本発明の実施の形態３にかかる容量素子の製
造工程図である。
造工程図である。
【図１０】 従来の容量素子の断面図である。
【図１１】 従来の容量素子の製造工程図である。
【図１２】 従来の容量素子の製造工程図である。
１ シリコン基板、２ 絶縁領域、３ 活性領域、４
シリコン酸化層、５プラグ、６ シリコン窒化膜、７
絶縁層、８ シリコン窒化膜、９ シリコン酸化膜、１
０ 孔部、１１ ストレージノード層、１２、１６ フ
ォトレジスト層、１３ 異物、１４ シリコン窒化層、
１７ キャパシタ絶縁膜、１８ セルプレート層、２０
分離壁、１００、２００、３００ 容量素子。
シリコン酸化層、５プラグ、６ シリコン窒化膜、７
絶縁層、８ シリコン窒化膜、９ シリコン酸化膜、１
０ 孔部、１１ ストレージノード層、１２、１６ フ
ォトレジスト層、１３ 異物、１４ シリコン窒化層、
１７ キャパシタ絶縁膜、１８ セルプレート層、２０
分離壁、１００、２００、３００ 容量素子。
Claims (10)
- 【請求項１】 半導体基板上の絶縁層に複数の孔部を設
け、該孔部の内面にストレージノード層を形成する容量
素子の製造方法であって、 半導体基板の上に絶縁層を形成する工程と、 該絶縁層上に、シリコン酸化膜を形成する工程と、 該シリコン酸化膜の表面から該絶縁層の中に、複数の孔
部を形成する工程と、 該絶縁層と該シリコン酸化膜とを覆うように、導電層を
形成する工程と、 該シリコン酸化膜上の該導電層を除去し、該孔部内に残
った該導電層をストレージノード層とする工程と、 該シリコン酸化膜を除去するシリコン酸化膜除去工程
と、 該ストレージノード層を覆うように、キャパシタ絶縁
膜、セルプレート層を順次積層する工程とを備えること
を特徴とする容量素子の製造方法。 - 【請求項２】 更に、上記絶縁層と上記シリコン酸化膜
との間に、シリコン窒化膜を形成する工程を含み、 上記シリコン酸化膜除去工程が、該シリコン窒化膜をエ
ッチングストッパに用いて、該シリコン酸化膜をエッチ
バックする工程であることを特徴とする請求項１に記載
の製造方法。 - 【請求項３】 上記絶縁層が、ＣＶＤ法で形成されたＣ
ＶＤシリコン酸化層からなり、上記シリコン酸化膜が、
塗布法で形成された塗布シリコン酸化膜からなり、 上記シリコン酸化膜除去工程が、弗化水素酸溶液を用い
て、該塗布シリコン酸化膜を選択的にエッチングする工
程であることを特徴とする請求項１に記載の製造方法。 - 【請求項４】 上記ＣＶＤシリコン酸化層が、ＢＰＳＧ
層及びＴＥＯＳ層から選択される１の層からなり、上記
塗布シリコン酸化膜が、ＳＯＧ膜からなることを特徴と
する請求項３に記載の製造方法。 - 【請求項５】 半導体基板上の絶縁層に複数の孔部を設
け、該孔部の内面にストレージノード層を形成する容量
素子の製造方法であって、 半導体基板の上に絶縁層を形成する工程と、 該絶縁層上に、シリコン窒化膜を形成する工程と、 該シリコン窒化膜の表面から該絶縁層の中に、複数の孔
部を形成する工程と、 該シリコン窒化膜で該絶縁層の表面を覆いながら、該孔
部の側壁の該絶縁層を選択的にエッチングし、該絶縁層
の上面から該シリコン窒化膜を庇状に突出させる選択エ
ッチング工程と、 該絶縁層と該シリコン窒化膜とを覆うように、導電層を
形成する工程と、 該シリコン窒化膜の上面上及び側面上の該導電層を選択
的に除去し、該孔部内に残った該導電層をストレージノ
ード層とする工程と、 該ストレージノード層を覆うように、キャパシタ絶縁
膜、セルプレート層を順次積層する工程とを備えること
を特徴とする容量素子の製造方法。 - 【請求項６】 上記絶縁層が、シリコン酸化層からな
り、 上記選択エッチング工程が、上記シリコン窒化膜をエッ
チングマスクに用いて、上記孔部の側壁の該シリコン酸
化膜を、弗化水素酸溶液で選択的にエッチングする工程
であることを特徴とする請求項５に記載の製造方法。 - 【請求項７】 互いに絶縁分離された複数のストレージ
ノード層を含む容量素子であって、 絶縁層と、 該絶縁層の中に間隔をおいて設けられた複数の孔部と、 該孔部に挟まれた該絶縁層からなる分離壁と、 該孔部の内面を覆うように形成されたストレージノード
層と、 該ストレージノード層を覆うように形成されたキャパシ
タ絶縁膜と、 該キャパシタ絶縁膜を覆うように形成されたセルプレー
ト層とを備え、 該分離壁の上部表面がエッチングされて、該ストレージ
ノード層が該分離壁の該上部表面より上方に突出したこ
とを特徴とする容量素子。 - 【請求項８】 更に、上記分離壁の上面がシリコン窒化
膜で覆われ、上記ストレージノード層が該シリコン窒化
膜の上部表面より上方に突出したことを特徴とする請求
項７に記載の容量素子。 - 【請求項９】 互いに絶縁分離された複数のストレージ
ノード層を含む容量素子であって、 絶縁層と、 該絶縁層の中に間隔をおいて設けられた複数の孔部と、 該孔部に挟まれた該絶縁層からなる分離壁と、 該分離壁の上部に設けられ、該分離壁から庇状に突出し
たシリコン窒化層と、 該孔部の内面を覆うように形成されたストレージノード
層と、 該ストレージノード層を覆うように形成されたキャパシ
タ絶縁膜と、 該キャパシタ絶縁膜を覆うように形成されたセルプレー
ト層とを備え、 該シリコン窒化層の上面上及び側面上に、上記キャパシ
タ絶縁膜が直接形成されたことを特徴とする容量素子。 - 【請求項１０】 上記孔部が、略円筒型であることを特
徴とする請求項７〜９のいずれかに記載の容量素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010332A JP2002217375A (ja) | 2001-01-18 | 2001-01-18 | 容量素子の製造方法及び容量素子 |
| US09/977,273 US6534377B2 (en) | 2001-01-18 | 2001-10-16 | Capacitance elements and method of manufacturing the same |
| KR1020010072155A KR20020062138A (ko) | 2001-01-18 | 2001-11-20 | 용량 소자의 제조 방법 및 용량 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010332A JP2002217375A (ja) | 2001-01-18 | 2001-01-18 | 容量素子の製造方法及び容量素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217375A true JP2002217375A (ja) | 2002-08-02 |
Family
ID=18877667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010332A Pending JP2002217375A (ja) | 2001-01-18 | 2001-01-18 | 容量素子の製造方法及び容量素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6534377B2 (ja) |
| JP (1) | JP2002217375A (ja) |
| KR (1) | KR20020062138A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016721A (ja) * | 2006-07-07 | 2008-01-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008300489A (ja) * | 2007-05-30 | 2008-12-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR100885483B1 (ko) | 2002-12-30 | 2009-02-24 | 주식회사 하이닉스반도체 | 캐패시터 및 그의 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070037349A1 (en) * | 2004-04-30 | 2007-02-15 | Martin Gutsche | Method of forming electrodes |
| DE102004021401B4 (de) * | 2004-04-30 | 2011-02-03 | Qimonda Ag | Herstellungsverfahren für ein Stapelkondensatorfeld |
| DE102005042524A1 (de) * | 2005-09-07 | 2007-03-08 | Infineon Technologies Ag | Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen |
| US7784548B2 (en) * | 2008-04-23 | 2010-08-31 | Conocophillips Company | Smart compressed chamber well optimization system |
| JP5730240B2 (ja) * | 2011-04-25 | 2015-06-03 | 信越ポリマー株式会社 | 静電容量センサシートの製造方法及び静電容量センサシート |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969381A (en) * | 1997-02-26 | 1999-10-19 | Nec Corporation | Semiconductor device with unbreakable testing elements for evaluating components and process of fabrication thereof |
-
2001
- 2001-01-18 JP JP2001010332A patent/JP2002217375A/ja active Pending
- 2001-10-16 US US09/977,273 patent/US6534377B2/en not_active Expired - Fee Related
- 2001-11-20 KR KR1020010072155A patent/KR20020062138A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100885483B1 (ko) | 2002-12-30 | 2009-02-24 | 주식회사 하이닉스반도체 | 캐패시터 및 그의 제조 방법 |
| JP2008016721A (ja) * | 2006-07-07 | 2008-01-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2008300489A (ja) * | 2007-05-30 | 2008-12-11 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US8748282B2 (en) | 2007-05-30 | 2014-06-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6534377B2 (en) | 2003-03-18 |
| US20020094617A1 (en) | 2002-07-18 |
| KR20020062138A (ko) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449030B1 (ko) | 스택형 캐패시터 및 그의 제조방법 | |
| US20060255391A1 (en) | Method of forming a reliable high performance capacitor using an isotropic etching process | |
| US6406967B1 (en) | Method for manufacturing cylindrical storage electrode of semiconductor device | |
| JP2002124583A (ja) | 層間絶縁膜の損傷を防止しうる半導体メモリ素子及びその製造方法 | |
| KR0138317B1 (ko) | 반도체장치 커패시터 제조방법 | |
| JP2002217375A (ja) | 容量素子の製造方法及び容量素子 | |
| US6583461B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11150185A (ja) | 半導体装置及びその製造方法 | |
| US20010013618A1 (en) | Semiconductor device and method of fabricating the same | |
| JPH09116114A (ja) | 半導体メモリ素子のキャパシタ製造方法 | |
| JP2002083881A (ja) | 半導体装置及びその製造方法 | |
| JPH11214626A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4731025B2 (ja) | シリンダ型キャパシタ及びシリンダ型キャパシタの製造方法 | |
| JP2002141472A (ja) | 半導体装置及びその製造方法 | |
| JPH11317504A (ja) | 半導体記憶装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| KR100605229B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| JP2002329796A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| KR950002192B1 (ko) | 반도체소자의 콘택구조 및 그 제조방법 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| JP2000003883A (ja) | 半導体装置の製造方法 | |
| JP2569969B2 (ja) | 半導体装置の製造方法 | |
| JPH1168064A (ja) | 半導体装置およびその製造方法 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 |