JP2002198779A - マッチドフィルタ - Google Patents
マッチドフィルタInfo
- Publication number
- JP2002198779A JP2002198779A JP2000399548A JP2000399548A JP2002198779A JP 2002198779 A JP2002198779 A JP 2002198779A JP 2000399548 A JP2000399548 A JP 2000399548A JP 2000399548 A JP2000399548 A JP 2000399548A JP 2002198779 A JP2002198779 A JP 2002198779A
- Authority
- JP
- Japan
- Prior art keywords
- code
- matched filter
- reference signal
- sequence group
- code sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 参照信号系列群の規則性を利用することによ
り、階層構造符号系列群に基づくｎ種の参照信号系列に
対するｎ個のマッチドフィルタの並列実装を回避し、回
路規模の増大を抑えることができるマッチドフィルタを
提供することを目的とする。 【解決手段】 階層構造を有する階層構造符号系列群と
任意の１つの符号系列とを乗算して得られる参照信号系
列群に対して、全ての相関演算を同時に行うマッチドフ
ィルタであって、階層構造を有する符号系列を用いて生
成された参照符号を出力するシフトレジスタ１０１と、
拡散された信号と参照符号を乗算する複数の乗算器１０
３と、複数の乗算器１０３の出力を前記階層構造を有す
る符号系列に応じた規則性により符号反転する複数の符
号反転器２０１と、乗算器１０３と前記符号反転器の出
力を加算する複数の加算器１０４を備えた。
り、階層構造符号系列群に基づくｎ種の参照信号系列に
対するｎ個のマッチドフィルタの並列実装を回避し、回
路規模の増大を抑えることができるマッチドフィルタを
提供することを目的とする。 【解決手段】 階層構造を有する階層構造符号系列群と
任意の１つの符号系列とを乗算して得られる参照信号系
列群に対して、全ての相関演算を同時に行うマッチドフ
ィルタであって、階層構造を有する符号系列を用いて生
成された参照符号を出力するシフトレジスタ１０１と、
拡散された信号と参照符号を乗算する複数の乗算器１０
３と、複数の乗算器１０３の出力を前記階層構造を有す
る符号系列に応じた規則性により符号反転する複数の符
号反転器２０１と、乗算器１０３と前記符号反転器の出
力を加算する複数の加算器１０４を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、通信において、入
力信号系列と参照信号系列の相関値を求めるマッチドフ
ィルタ（Ｍａｔｃｈｅｄ Ｆｉｌｔｅｒ）に関するもの
である。
力信号系列と参照信号系列の相関値を求めるマッチドフ
ィルタ（Ｍａｔｃｈｅｄ Ｆｉｌｔｅｒ）に関するもの
である。
【０００２】
【従来の技術】マッチドフィルタは、入力信号系列と参
照信号系列を時間的にずらし、その時々の相関値を演算
し出力する回路である。以下、従来の１６タップのマッ
チドフィルタの構成及び動作について説明する。図４
は、従来の１６タップのマッチドフィルタの構成の一例
を示す図である。入力信号は、クロックに従い、シフト
レジスタ１０１へ入力される。入力信号系列Ｉ0〜Ｉ15
は、シフトレジスタ１０１で入力信号の入力と共にシフ
トされ、入力信号タップとして乗算器１０３へ出力され
る。一方、参照信号系列Ｃ0〜Ｃ15は、レジスタ１０２
で保持され、参照信号タップとして乗算器１０３へ出力
される。入力信号タップと参照信号タップは、乗算器１
０３で各タップ毎にそれぞれ乗算される。各タップ毎の
乗算結果は、加算器１０４で全て加算され、相関値Ｐと
して外部へ出力される。
照信号系列を時間的にずらし、その時々の相関値を演算
し出力する回路である。以下、従来の１６タップのマッ
チドフィルタの構成及び動作について説明する。図４
は、従来の１６タップのマッチドフィルタの構成の一例
を示す図である。入力信号は、クロックに従い、シフト
レジスタ１０１へ入力される。入力信号系列Ｉ0〜Ｉ15
は、シフトレジスタ１０１で入力信号の入力と共にシフ
トされ、入力信号タップとして乗算器１０３へ出力され
る。一方、参照信号系列Ｃ0〜Ｃ15は、レジスタ１０２
で保持され、参照信号タップとして乗算器１０３へ出力
される。入力信号タップと参照信号タップは、乗算器１
０３で各タップ毎にそれぞれ乗算される。各タップ毎の
乗算結果は、加算器１０４で全て加算され、相関値Ｐと
して外部へ出力される。
【０００３】入力信号系列と参照信号系列が一致した場
合、各タップ毎の乗算結果（部分相関値）の符号は揃
う。その結果、加算器１０４における加算結果の絶対値
は大きくなり、相関値すなわち入力信号系列と参照信号
系列の類似度は高くなる。逆に、入力信号系列と参照信
号系列が一致しない場合、各タップ毎の乗算結果の符号
は異なる。その結果、加算器１０４における加算結果の
絶対値は小さくなり、相関値すなわち入力信号系列と参
照信号系列の類似度は低くなる。
合、各タップ毎の乗算結果（部分相関値）の符号は揃
う。その結果、加算器１０４における加算結果の絶対値
は大きくなり、相関値すなわち入力信号系列と参照信号
系列の類似度は高くなる。逆に、入力信号系列と参照信
号系列が一致しない場合、各タップ毎の乗算結果の符号
は異なる。その結果、加算器１０４における加算結果の
絶対値は小さくなり、相関値すなわち入力信号系列と参
照信号系列の類似度は低くなる。
【０００４】次のクロックのタイミングで、入力信号系
列は、シフトレジスタ１０１で新規入力信号の入力と共
にシフトされ、入力信号タップとして乗算器１０３へ出
力される。その結果、時間的にずれた相関演算が行われ
る。以上の動作をクロック毎に行うことでマッチドフィ
ルタの動作は実現できる。
列は、シフトレジスタ１０１で新規入力信号の入力と共
にシフトされ、入力信号タップとして乗算器１０３へ出
力される。その結果、時間的にずれた相関演算が行われ
る。以上の動作をクロック毎に行うことでマッチドフィ
ルタの動作は実現できる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
構成は、１種の参照信号系列に対して１種の相関演算結
果が出力される。そのため、ｎ種の参照信号系列がある
場合、ｎ個のマッチドフィルタを並列実装する必要があ
り回路規模がｎ倍となる。
構成は、１種の参照信号系列に対して１種の相関演算結
果が出力される。そのため、ｎ種の参照信号系列がある
場合、ｎ個のマッチドフィルタを並列実装する必要があ
り回路規模がｎ倍となる。
【０００６】本発明は上述した課題に鑑みてなされたも
のであり、参照信号系列群の規則性を利用することによ
り、階層構造符号系列群に基づくｎ種の参照信号系列に
対するｎ個のマッチドフィルタの並列実装を回避し、回
路規模の増大を抑えることができるマッチドフィルタを
提供することを目的とする。
のであり、参照信号系列群の規則性を利用することによ
り、階層構造符号系列群に基づくｎ種の参照信号系列に
対するｎ個のマッチドフィルタの並列実装を回避し、回
路規模の増大を抑えることができるマッチドフィルタを
提供することを目的とする。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るマッチドフィルタは、階層構造を有
する階層構造符号系列群と任意の１つの符号系列とを乗
算して得られる参照信号系列群に対して、相関演算を行
うマッチドフィルタであって、前記階層構造符号系列群
の規則性に基づいて配置される符号反転器を備えたこと
を特徴とするものである。
ため、本発明に係るマッチドフィルタは、階層構造を有
する階層構造符号系列群と任意の１つの符号系列とを乗
算して得られる参照信号系列群に対して、相関演算を行
うマッチドフィルタであって、前記階層構造符号系列群
の規則性に基づいて配置される符号反転器を備えたこと
を特徴とするものである。
【０００８】このような構成によれば、参照信号系列群
として階層構造符号系列群を用いて、符号反転という簡
易な演算により構成することで、ｎ種の参照信号系列に
対するｎ個のマッチドフィルタの並列実装を、１個のマ
ッチドフィルタで実現し、回路規模を大幅に削減でき
る。なお、本発明は、階層構造を有する符号系列を用い
て生成された拡散符号系列により拡散された信号の相関
を行うマッチドフィルタにおいて、階層構造を有する符
号系列を用いて生成された参照符号を出力する参照符号
発生器と、前記拡散された信号と参照符号を乗算する複
数の乗算器と、前記複数の乗算器の出力を前記階層構造
を有する符号系列に応じた規則性により符号反転する複
数の符号反転器と、前記乗算器と前記符号反転器の出力
を加算する複数の加算器を備えたマッチドフィルタとし
ても表現することができる。
として階層構造符号系列群を用いて、符号反転という簡
易な演算により構成することで、ｎ種の参照信号系列に
対するｎ個のマッチドフィルタの並列実装を、１個のマ
ッチドフィルタで実現し、回路規模を大幅に削減でき
る。なお、本発明は、階層構造を有する符号系列を用い
て生成された拡散符号系列により拡散された信号の相関
を行うマッチドフィルタにおいて、階層構造を有する符
号系列を用いて生成された参照符号を出力する参照符号
発生器と、前記拡散された信号と参照符号を乗算する複
数の乗算器と、前記複数の乗算器の出力を前記階層構造
を有する符号系列に応じた規則性により符号反転する複
数の符号反転器と、前記乗算器と前記符号反転器の出力
を加算する複数の加算器を備えたマッチドフィルタとし
ても表現することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。本実施の形態におけ
るマッチドフィルタは階層構造符号系列群に用いるもの
である。図１は、本実施の形態における１６タップのマ
ッチドフィルタの構成の一例を示す図である。図１にお
いて、図４と同一符号は図４に示された対象と同一又は
相当物を示しており、ここでの説明を省略する。本実施
の形態は、半数の加算器に対する一方の入力において、
−１を乗算する−１乗算器２０１を備える。−１乗算器
２０１は、通常の乗算器または２の補数演算器で構成で
きる。以下、本実施の形態におけるマッチドフィルタに
ついて詳細に説明する。
て図面を参照して詳細に説明する。本実施の形態におけ
るマッチドフィルタは階層構造符号系列群に用いるもの
である。図１は、本実施の形態における１６タップのマ
ッチドフィルタの構成の一例を示す図である。図１にお
いて、図４と同一符号は図４に示された対象と同一又は
相当物を示しており、ここでの説明を省略する。本実施
の形態は、半数の加算器に対する一方の入力において、
−１を乗算する−１乗算器２０１を備える。−１乗算器
２０１は、通常の乗算器または２の補数演算器で構成で
きる。以下、本実施の形態におけるマッチドフィルタに
ついて詳細に説明する。
【００１０】図２は、階層構造符号系列群の一例を示す
表である。この表は、系列長１６のＷａｌｓｈ符号を表
す。ここで、任意の系列長１６の符号系列をＸn（符号
種番号ｎ＝０〜１５）とし、階層構造符号系列群をＷ
m,n（符号種番号ｍ＝０〜１５）とする。符号系列Ｘnと
階層構造符号系列群Ｗm,nを乗算して生成されるＣm,n＝
Ｘn×Ｗm,nも階層構造の性質を保存した階層構造符号系
列群であり、本実施の形態におけるマッチドフィルタの
参照信号系列群として使用される。
表である。この表は、系列長１６のＷａｌｓｈ符号を表
す。ここで、任意の系列長１６の符号系列をＸn（符号
種番号ｎ＝０〜１５）とし、階層構造符号系列群をＷ
m,n（符号種番号ｍ＝０〜１５）とする。符号系列Ｘnと
階層構造符号系列群Ｗm,nを乗算して生成されるＣm,n＝
Ｘn×Ｗm,nも階層構造の性質を保存した階層構造符号系
列群であり、本実施の形態におけるマッチドフィルタの
参照信号系列群として使用される。
【００１１】図１における−１乗算器２０１で符号反転
する規則性は、階層構造符号系列群Ｗm,nの規則性より
導かれる。代表的な規則性を図２の太枠部と網掛け部の
関係を用いて説明する。ここで、図２においてＷm,nを
０及び１で表しているが、０を＋１として、１を−１と
して演算を行う。
する規則性は、階層構造符号系列群Ｗm,nの規則性より
導かれる。代表的な規則性を図２の太枠部と網掛け部の
関係を用いて説明する。ここで、図２においてＷm,nを
０及び１で表しているが、０を＋１として、１を−１と
して演算を行う。
【００１２】具体的に、ｎ＝２，３の場合を例に図２を
用いて説明する。まず、（Ｗ0,2，Ｗ0,3）＝（０，０）
を符号反転した結果が、（Ｗ2,2，Ｗ2,3）＝（１，１）
となる。同様に、（Ｗ1,2，Ｗ1,3）＝（０，１）を符号
反転した結果が、（Ｗ3,2，Ｗ3,3）＝（１，０）とな
る。すなわち、太枠部の部分相関値を符号反転した結果
が、対応する網掛け部の部分相関値となる。この部位の
実際の接続状態は、図１の＊印に対応する。さらに、図
２の網掛け部の下部に位置するＷ4,2〜Ｗ15, 2及びＷ4,3
〜Ｗ15,3の関係は、上述したＷ0,2〜Ｗ3,2及びＷ0,3〜
Ｗ4,3の関係の繰り返しとなるので演算の必要がなくな
る。他の太枠部とその下部に位置する網掛け部の関係
も、サイズは異なるものの上述した関係と同様の規則性
を持つ。
用いて説明する。まず、（Ｗ0,2，Ｗ0,3）＝（０，０）
を符号反転した結果が、（Ｗ2,2，Ｗ2,3）＝（１，１）
となる。同様に、（Ｗ1,2，Ｗ1,3）＝（０，１）を符号
反転した結果が、（Ｗ3,2，Ｗ3,3）＝（１，０）とな
る。すなわち、太枠部の部分相関値を符号反転した結果
が、対応する網掛け部の部分相関値となる。この部位の
実際の接続状態は、図１の＊印に対応する。さらに、図
２の網掛け部の下部に位置するＷ4,2〜Ｗ15, 2及びＷ4,3
〜Ｗ15,3の関係は、上述したＷ0,2〜Ｗ3,2及びＷ0,3〜
Ｗ4,3の関係の繰り返しとなるので演算の必要がなくな
る。他の太枠部とその下部に位置する網掛け部の関係
も、サイズは異なるものの上述した関係と同様の規則性
を持つ。
【００１３】図２の階層構造符号系列群Ｗm,nを用いて
生成された１６種の参照信号系列群Ｃm,nを用いること
により、図１のマッチドフィルタは入力信号系列Ｉnと
参照信号系列群Ｃm,nの相関値Ｐnを求める。まず、入力
信号系列Ｉnの各タップと参照信号系列Ｃ0,nの各タップ
をそれぞれ乗算し、各タップ毎の乗算結果を加算するこ
とにより、１番目の参照信号系列Ｃ0,nに対する相関値
Ｐ0を求める。この場合は、従来のマッチドフィルタと
同様である。また、図２よりＷ1,nはＷ0,nを１つおきに
符号反転したものであることから、入力信号系列Ｉnの
タップと参照信号系列Ｃ1,nのタップをそれぞれ乗算
し、乗算結果を１つおきに−１乗算器２０１で符号反転
させて、各タップ毎の乗算結果を加算することにより、
２番目の参照信号系列Ｃ1,nに対する相関値Ｐ1を求め
る。
生成された１６種の参照信号系列群Ｃm,nを用いること
により、図１のマッチドフィルタは入力信号系列Ｉnと
参照信号系列群Ｃm,nの相関値Ｐnを求める。まず、入力
信号系列Ｉnの各タップと参照信号系列Ｃ0,nの各タップ
をそれぞれ乗算し、各タップ毎の乗算結果を加算するこ
とにより、１番目の参照信号系列Ｃ0,nに対する相関値
Ｐ0を求める。この場合は、従来のマッチドフィルタと
同様である。また、図２よりＷ1,nはＷ0,nを１つおきに
符号反転したものであることから、入力信号系列Ｉnの
タップと参照信号系列Ｃ1,nのタップをそれぞれ乗算
し、乗算結果を１つおきに−１乗算器２０１で符号反転
させて、各タップ毎の乗算結果を加算することにより、
２番目の参照信号系列Ｃ1,nに対する相関値Ｐ1を求め
る。
【００１４】Ｗ0,nで生成した参照信号系列Ｃ0,n＝Ｘn
×Ｗ0,nをレジスタ１０２に保存し、上述した図３の規
則性を利用して−１乗算器２０１を配置することにより
Ｃ0,n〜Ｃ15,nの全ての相関演算結果が得られる。従っ
て、Ｃ0,n〜Ｃ15,nの全ての参照符号系列に対するマッ
チドフィルタを別途設けることなく１個のマッチドフィ
ルタで１６種の相関値Ｐ0〜Ｐ15を得ることができる。
階層構造符号系列群Ｗm,nにより、本実施の形態におけ
るマッチドフィルタを構成する−１乗算器２０１と加算
器１０４の接続構造は変わる。
×Ｗ0,nをレジスタ１０２に保存し、上述した図３の規
則性を利用して−１乗算器２０１を配置することにより
Ｃ0,n〜Ｃ15,nの全ての相関演算結果が得られる。従っ
て、Ｃ0,n〜Ｃ15,nの全ての参照符号系列に対するマッ
チドフィルタを別途設けることなく１個のマッチドフィ
ルタで１６種の相関値Ｐ0〜Ｐ15を得ることができる。
階層構造符号系列群Ｗm,nにより、本実施の形態におけ
るマッチドフィルタを構成する−１乗算器２０１と加算
器１０４の接続構造は変わる。
【００１５】参考として、本実施の形態による回路規模
削減の効果を示す。図３は、参照信号系列群として系列
長１６の階層構造符号系列群を用いた場合の回路規模削
減効果の一例を示す表である。従来のマッチドフィルタ
で１６種の階層構造符号系列群に対応する場合、部品点
数は１６倍となる。一方、本実施の形態におけるマッチ
ドフィルタの部品点数を従来のマッチドフィルタの部品
点数と比較すると、シフトレジスタの部品削減数は１
５、乗算器と−１乗算器の部品削減数は２０８、加算器
の部品削減数は１７６と、大幅な回路規模削減が達成で
きる。
削減の効果を示す。図３は、参照信号系列群として系列
長１６の階層構造符号系列群を用いた場合の回路規模削
減効果の一例を示す表である。従来のマッチドフィルタ
で１６種の階層構造符号系列群に対応する場合、部品点
数は１６倍となる。一方、本実施の形態におけるマッチ
ドフィルタの部品点数を従来のマッチドフィルタの部品
点数と比較すると、シフトレジスタの部品削減数は１
５、乗算器と−１乗算器の部品削減数は２０８、加算器
の部品削減数は１７６と、大幅な回路規模削減が達成で
きる。
【００１６】
【発明の効果】以上に詳述したように本発明によれば、
参照信号系列群として階層構造符号系列群を用いて、符
号反転という簡易な演算により構成することで、ｎ種の
参照信号系列に対するｎ個のマッチドフィルタの並列実
装を、１個のマッチドフィルタで実現し、回路規模を大
幅に削減できる。
参照信号系列群として階層構造符号系列群を用いて、符
号反転という簡易な演算により構成することで、ｎ種の
参照信号系列に対するｎ個のマッチドフィルタの並列実
装を、１個のマッチドフィルタで実現し、回路規模を大
幅に削減できる。
【図１】本実施の形態におけるマッチドフィルタの構成
の一例を示す図である。
の一例を示す図である。
【図２】系列長１６の階層構造符号系列群の一例を示す
表である。
表である。
【図３】参照信号系列群として系列長１６の階層構造符
号系列群を用いた場合の回路規模削減効果の一例を示す
表である。
号系列群を用いた場合の回路規模削減効果の一例を示す
表である。
【図４】従来の１６タップのマッチドフィルタの構成の
一例を示す図である。
一例を示す図である。
１０１ シフトレジスタ、１０２ レジスタ、１０３
乗算器、１０４ 加算器、２０１ −１乗算器。
乗算器、１０４ 加算器、２０１ −１乗算器。
Claims (1)
- 【請求項１】 階層構造を有する階層構造符号系列群と
任意の１つの符号系列とを乗算して得られる参照信号系
列群に対して、相関演算を行うマッチドフィルタであっ
て、 前記階層構造符号系列群の規則性に基づいて配置される
符号反転器を備えたことを特徴とするマッチドフィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399548A JP2002198779A (ja) | 2000-12-27 | 2000-12-27 | マッチドフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399548A JP2002198779A (ja) | 2000-12-27 | 2000-12-27 | マッチドフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198779A true JP2002198779A (ja) | 2002-07-12 |
Family
ID=18864312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399548A Ceased JP2002198779A (ja) | 2000-12-27 | 2000-12-27 | マッチドフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198779A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103650A (ja) * | 2008-10-21 | 2010-05-06 | National Institute Of Information & Communication Technology | 信号検出方法，プログラム，情報記憶媒体，及びセンサー |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11205193A (ja) * | 1997-11-14 | 1999-07-30 | Yozan Inc | マッチドフィルタバンク |
| JP2002152084A (ja) * | 2000-11-09 | 2002-05-24 | Matsushita Electric Ind Co Ltd | マッチドフィルタおよび相関検出演算方法 |
-
2000
- 2000-12-27 JP JP2000399548A patent/JP2002198779A/ja not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11205193A (ja) * | 1997-11-14 | 1999-07-30 | Yozan Inc | マッチドフィルタバンク |
| JP2002152084A (ja) * | 2000-11-09 | 2002-05-24 | Matsushita Electric Ind Co Ltd | マッチドフィルタおよび相関検出演算方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103650A (ja) * | 2008-10-21 | 2010-05-06 | National Institute Of Information & Communication Technology | 信号検出方法，プログラム，情報記憶媒体，及びセンサー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1195981A (ja) | 乗算回路 | |
| JP2004326112A (ja) | マルチプルモジュラス選択器、累算器、モンゴメリー掛け算器、マルチプルモジュラス発生方法、部分掛け発生方法、累算方法、掛け算方法、モジュラス選択器、およびブースレコーダ | |
| JP2000349592A (ja) | デジタルマッチドフィルタ | |
| JPH0834408B2 (ja) | Ｉｉｒデイジタルフイルタ | |
| JPH0640301B2 (ja) | 並列乗算回路 | |
| US20060155793A1 (en) | Canonical signed digit (CSD) coefficient multiplier with optimization | |
| US5870322A (en) | Multiplier to selectively perform unsigned magnitude multiplication or signed magnitude multiplication | |
| JP2002198779A (ja) | マッチドフィルタ | |
| JPH06132781A (ja) | 画像処理用デジタルフィルタ | |
| US6230178B1 (en) | Method for the production of an error correction parameter associated with the implementation of a modular operation according to the Montgomery method | |
| JPH11317676A (ja) | 有限フィ―ルドでの任意要素の逆数具現回路 | |
| Teja et al. | Implementation of vedic multiplier using modified architecture by routing rearrangement for high-optimization | |
| Pitchika et al. | Fast Base Extension using Single Redundant Modulus in a Residue Number System | |
| JP3090043B2 (ja) | ディジタル補間フィルタ回路 | |
| JP2019121171A5 (ja) | ||
| SU1756887A1 (ru) | Устройство дл делени чисел в модул рной системе счислени | |
| JP4072299B2 (ja) | マッチドフィルタおよびそれを用いた大規模集積回路と通信システム | |
| JP7183079B2 (ja) | 半導体装置 | |
| JP2864598B2 (ja) | ディジタル演算回路 | |
| KR100386979B1 (ko) | 갈로아체상에서 비트 직렬 승산기의 병렬화 방법 및 이를이용한 직병렬 승산기 | |
| JP2004128858A (ja) | Ｆｉｒデジタルフィルタ | |
| Chelton et al. | A scalable GF (2/sup m/) arithmetic unit for application in an ECC processor | |
| JPS63298627A (ja) | 乗算回路 | |
| SU809153A1 (ru) | Устройство дл преобразовани двоичныхчиСЕл B дВОичНО-дЕС ТичНыЕ | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20110628 |