JP2002152084A - マッチドフィルタおよび相関検出演算方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＤＭＡ通信の基地局におけるプリア
ンブルサーチのような、既知の周期性をもつシンボルが
挿入された受信信号に対して、同相加算演算による相関
検出を行う場合に使用されるマッチドフィルタの、回路
規模を削減し、低消費電力化を実現すること。 【解決手段】 送信側装置（移動局）１では、１６種類
のシグネチャーコードに共通のスクランブリングコード
を乗算し、プリアンブル信号を生成し、送信を行う。受
信側装置（基地局）２では、まず、スクランブリングコ
ードを乗算して逆拡散を行い、シグネチャーコード（ａ
ｎ，ｂｎ，ｃｎ，ｄｎ）を再生する。次に、第１の累積
加算部３において、シグネチャーコードの周期に対応し
た同じ値のデータ同士を累積加算し、乗算部４にて、シ
グネチャーコードを乗算する。最後に、第２の累積加算
部５でシンボル同士の加算を行って相関を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スペクトラム直接拡散
通信方式の同期獲得処理（特に、プリアンブルサーチ）
において使用される、マッチドフィルタおよび相関検出
演算方法に関する。

【０００２】

【従来の技術】スペクトラム拡散通信方式（ＣＤＭＡ通
信方式）は侵害に強く、信号の秘匿性が高く、周波数の
利用効率が高いなどの特徴を持ち、移動体通信、宇宙通
信などへ使用され、注目されている。

【０００３】ＣＤＭＡ通信方式の携帯電話システムで
は、移動局が通信開始を要求する場合に、プリアンブル
信号（Preamble信号）を発信する。

【０００４】プリアンブル信号は、１６シンボル長のシ
グネチャーコード（Signatureコード）が２５６回連続
した周期的な配列をもつコード（原信号：４０９６シン
ボル長）に、共通のスクランブリングコード（Scrambli
ng code：共通の拡散符号）を乗算して生成される。

【０００５】シグネチャーコードは１６種類（１６の組
合せ）が用意されており、移動局は、受信グループ識別
コードとしてそのうちの一つを使用する。したがって、
結果的にプリアンブル信号も、１６種類あることにな
る。

【０００６】基地局では、セル内にある複数の移動局か
ら送られてくる、プリアンブル信号が挿入されている信
号を受信し、逆拡散を行い、シグネチャーコードを検出
することで、移動局からの通信要求を認識すると共に、
通信開始を許可する移動局を決定する。シグネチャーコ
ードの検出情報は、通信開始が許可された移動局との通
信同期を確立するためのタイミング情報として利用され
る。

【０００７】基地局では、セル内に存在する多くの移動
局からの通信要求を、瞬時に検出して通信開始を決定す
る必要がある。シグネチャーコードの検出には、デジタ
ルマッチドフィルタ（以下、単にマッチドフィルタとい
う）が使用される。

【０００８】基地局において、高速の相関検出を行う方
法として、１６個のマッチドフィルタを並列に配置し、
各マッチドフィルタにおいて、１６種類あるプリアンブ
ル信号の各々の乗算を並列（同時）に行い、その結果を
時間方向に積分して、各プリアンブル信号毎（つまり、
各シグネチャーコード毎）に相関を検出するという方法
が考えられる（図９）。

【０００９】

【発明が解決しようとする課題】しかし、１６個のマッ
チドフィルタを並列に配置し、１６種類のプリアンブル
信号の各々についての相関を同時に検出する方式の場
合、回路規模が著しく増大する。また、これに伴い、回
路の消費電力が増大する。

【００１０】また、マッチドフィルタは、プリアンブル
サーチのみならず、同期獲得や同期追従、あるいはレイ
ク合成や指向性通信のパス決定処理などにも使用される
可能性があり、プリアンブルサーチに特化したハードウ
エア構成を採用すると、他の処理を行う場合には柔軟性
を欠き、無駄な回路部分が増大する場合がある、といっ
た問題も生じる。

【００１１】本発明は、このような問題点に着目してな
されたものであり、特に、高速なプリアンブルサーチを
行うためのマッチドフィルタ部分の構成を、柔軟性を残
しつつ簡素化して、回路規模および消費電力を低減する
ことを目的とする。

【００１２】

【課題を解決するための手段】本発明では、プリアンブ
ル信号作成の元となっているシグネチャーコード（原信
号）の周期性に着目し、従来の同時・並列処理する方法
から、時間的に分割して処理する方法に変更し、回路の
小規模化を実現する。

【００１３】本発明の望ましい一つの態様では、受信信
号に対して、まず、共通の逆拡散符号を乗算し、この乗
算結果の信号に対して、シグネチャーコード（原信号）
の周期おきに累積加算し（第１の累積加算）、メモリに
蓄積する。

【００１４】このとき、メモリの容量を最小限にしてお
き、メモリから読み出したデータを次の乗算結果と加算
し再びメモリに蓄積すること（つまり、データを巡回さ
せて加算を行っていく時分割方法を採用すること）で、
レジスタの段数より長いシンボルの演算を行うことが可
能である。そして、最後にシグネチャーコード（原信
号）の乗算を行い、各シンボルの累積加算を行う（第２
の累積加算）。

【００１５】拡散符号の乗算と、シグネチャーコード
（原信号）の乗算を別々に行うと共に、原信号の周期性
を利用して累積加算を２段階に分けて行うことにより、
回路規模を著しく削減することができる。そして、演算
すべき原信号の数が増大するほど、従来より少ない回路
規模で演算を行うことができるという本発明の効果は顕
著となる。

【００１６】また、コードを乗算する場合にも、コード
パターンに合わせてセレクタの入力を選択する方式を採
用することにより、コードパターンに適合するように自
在にプログラミングすることが可能となり、回路の自由
度を確保することができる。

【００１７】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。

【００１８】（実施の形態１）まず、図７を用いて、Ｃ
ＤＭＡ通信における基地局の全体構成を説明する。

【００１９】図７に示されるように、基地局４００のア
ンテナＡＮで受信されたＱＰＳＫ（４相位相変調）信号
は、復調回路４０１により復調され、この結果、Ｉ（同
相成分），Ｑ（直交成分）の各信号が出力される。

【００２０】Ｉ，Ｑの各信号はＡ／Ｄ変換器４０２によ
りデジタル信号に変換され、それぞれに対応して設けら
れているマッチドフィルタ４０３ａ，４０３ｂに、入力
される。

【００２１】マッチドフィルタ４０３ａは、Ｉ信号の処
理用の相関検出器であり、マッチドフィルタ４０３ｂ
は、Ｑ信号の処理用の相関検出器である。

【００２２】マッチドフィルタの構成および演算方法に
ついては、後に詳細に説明する。マッチドフィルタ４０
３ａ（４０３ｂも同様である）は、受信データ蓄積部５
００にデータを一時的に蓄積する。

【００２３】逆拡散コード発生部５０１より発生する逆
拡散コード（拡散コードと同じであり、拡散コードと記
載することもある）は、逆拡散コード蓄積部５０２に一
時的に蓄積される。

【００２４】そして、乗算演算部５０３にて、逆拡散コ
ードと受信データとが乗算され、シグネチャーコードの
周期に合わせて累積加算（同相加算）が行われ（第１回
目の同相加算）、その結果がメモリ５０５に蓄積され
る。

【００２５】メモリ５０５から読み出されたデータに対
して、シグネチャーコード発生器５０６により生成され
る、例えば１６種類のコードの各々が乗算され、乗算の
結果である各シンボルのデータを累積加算（同相加算）
する（第２回目の累積加算）。これにより、受信信号に
含まれる、プリアンブル信号についての相関検出がなさ
れる。

【００２６】マッチドフィルタ４０３ａ，４０３ｂから
出力されるＩ，Ｑそれぞれの相関値（相関信号）は、イ
ンターポレーションフィルタ６００を介して電力計算部
６０１に入力される。そして、Ｉ²+Ｑ²の演算により受
信電力が算出される。

【００２７】これを所定時間幅（移動局から基地局にプ
リアンブル信号が到達するまでの伝播遅延を考慮した窓
幅）に渡って平均化し（平均化部６０２）、ピーク検出
部６０３にて、しきい値と比較してピークを検出する。
これにより遅延プロファイルが作成される。すなわち、
どのシグネチャーコードが受信され、そのコードの遅延
はどれくらいかが検出される。

【００２８】遅延プロファイル作成の結果、プリアンブ
ル信号が発信されていることが検出されると、基地局
は、通信許可を与えるべく、その移動局との間の通信同
期を確立するための制御（デモジュレーションサーチ）
に移行する。同期確立のためのタイミング制御は、トラ
ッキング部６０４やタイミング制御部６０５により、行
われる。

【００２９】拡散符号発生部６０６における符号発生タ
イミングは、トラッキング部６０４から出力されるタイ
ミング制御信号により制御され、逆拡散部６０７により
受信信号の逆拡散が行われ、続いて、同期検波部６０
８，レイク合成部６０９にて、同期検波やレイク合成が
行われるようになっている。

【００３０】以上が基地局システムの全体構成の説明で
ある。次に、受信信号に挿入されているプリアンブル信
号に関する相関検出について説明する。

【００３１】図１は、本発明のプリアンブル信号につい
ての相関検出方法の特徴を説明するための図である。

【００３２】送信側（移動局）１では、例えば１６種類
用意されているシグネチャーコード（原信号）Ｓｎ（ｎ
は１〜１６のうちのいずれか）の中から一つを選択す
る。シグネチャーコードは、”１”と”-１”で構成さ
れる基本パターンが繰り返される周期性をもつコードで
ある。

【００３３】図１では、理解を容易とするために、基本
パターンを４シンボルとし、これを３回連続した、合計
で１２シンボル分を表示している。基本パターンのシ
ンボル〜シンボルまでの各シンボルのビットを、ａ
ｎ，ｂｎ，ｃｎ，ｄｎと記載してある。ａｎ，ｂｎ，ｃ
ｎ，ｄｎの各々の値は、”１”あるいは”-１”のいず
れかである。

【００３４】このような４シンボルを単位とする周期性
をもつシグネチャーコードに、共通の拡散コード（スク
ランブリングコードＫ１，Ｋ２，Ｋ３，Ｋ４）を乗算
し、これによって、プリアンブル信号（Ａ〜Ｌの各シン
ボルで構成される）が生成される。このときの拡散率
は”１”である。つまり、シグネチャ−コードの１シン
ボル期間と、拡散コードの１チップ期間とは同じであ
る。したがって、１シンボルは１チップと同じである
が、以下の説明では、拡散コードを乗算する前のデータ
については、”シンボル”という用語を使用することに
する。

【００３５】プリアンブル信号は送信信号に多重され、
送信される。

【００３６】受信側（基地局）装置２では、受信信号に
含まれているプリアンブル信号（Ａ〜Ｌ）に対して、ス
クランブリングコード（Ｋ１〜Ｋ４）を乗算して、逆拡
散を行う。同期がとれているならば、逆拡散の結果とし
て、シグネチャーコード（Ｓｎ）が復元される。

【００３７】次に、復元されたシグネチャーコードの周
期性に着目し、繰り返される基本パターンの中で同じ位
置にあるシンボル同士を、各周期毎に抜き出し、第１の
累積加算部３（加算器１０ａ〜１０ｄ）において、累積
加算を実行する（第１の同相加算）。

【００３８】すなわち、加算器１０ａでは、基本パター
ンが繰り返される回数と同じ個数のａｎ（基本パターン
の１シンボル目に位置するａｎ）同士が、累積加算され
る。ここで、仮に相関が取れているのならば、これによ
り、加算器１０ａからは、３ａｎが出力される。

【００３９】同様に、加算器１０ｂ，１０ｃ，１０ｄで
は、それぞれ、基本パターンの２シンボル目ｂｎ，３シ
ンボル目ｃｎ，４シンボル目ｄｎ同士が累積加算され
る。

【００４０】次に、乗算部４（乗算器１２ａ〜１２ｄを
具備する）にて、１６種類のシグネチャーコードＳｎの
各々を乗算する。

【００４１】そして、第２の累積加算部５（加算器１３
を具備する）にて、各乗算毎に、シンボルデータを累積
加算する（第２の累積加算）。ここで、相関がとれてい
るのならば、相関値+１２（＝３+３+３）が出力され
る。このようにして、相関検出がなされる。

【００４２】以上説明した、本発明の特徴的な部分は以
下のとおりである。 まず、共通の拡散コードを乗算し、その後、シグネチ
ャーコード（原信号）を乗算するようになし、乗算演算
を時分割していること。 共通の拡散コードを乗算した後、シグネチャーコード
（原信号）の周期性に着目して、同じ値のシンボル同士
を累積加算（同相加算）してシンボル数を減らした後
に、シグネチャーコードを乗算して相関を検出し、その
後、最終的な累積加算（同相加算）を行っていること。
つまり、同相加算も時分割で行っている。

【００４３】つまり、｛（拡散コード×シグネチャーコ
ード）×受信信号｝という演算を行った後、各シンボル
を累積加算することと、まず（拡散コード×受信信号）
の演算を行って累積加算を行い、続いて、シグネチャー
コードを乗算し、最終的に各シンボルを累積加算するこ
ととは、結果は同じである。

【００４４】このような演算を時間方向に分割して行う
という考え方と、シグネチャーコードの周期性に着目し
て、処理の途中で第１回目の累積加算を行ってしまうと
いう考え方を採用する点に、本発明の処理の大きな特徴
がある。

【００４５】ここで、同相加算（累積加算）を用いた相
関検出方法について、簡単に説明しておく。

【００４６】同相加算は、ＱＰＳＫのような２系統の直
交する受信信号（Ｉ成分，Ｑ成分）が存在する場合に、
初期同期や同期追従のために挿入されている既知シンボ
ル（プリアンブル信号やパイロット信号）を利用して遅
延プロファイルを作成する際の演算方法である。

【００４７】つまり、受信電力の計算において、いきな
りＩ²+Ｑ²の演算を行って平均化処理を行うのではな
く、同相の連続する複数のシンボルについて、（Ｉ+Ｉ+
Ｉ・・・・＋Ｉ）および（Ｑ+Ｑ+Ｑ+・・・・+Ｑ）の累
積加算を行い、この累積加算結果を二乗し加算すること
で、受信電力を求める方法である。

【００４８】このようにすると、累積加算により信号の
絶対値が増大すると共に、受信信号にランダムに重畳し
ているノイズ同士が加算演算により相殺されることにな
り、受信電力計算の精度が向上するという利点がある。

【００４９】同相加算の具体例を図１０に示す。

【００５０】図１０（ａ）は、３２シンボル周期のシグ
ネチャーコードを示している。このシグネチャーコード
に共通のスクランブリングコード（拡散コード）を乗算
して、（ｂ）のようなプリアンブル信号が生成され、こ
れが送信信号（および受信信号）となる。

【００５１】受信側で、スクランブリングコード（拡散
コード）を乗算すると、（ｃ）のようにシグネチャーコ
ードが復元（再生）される。

【００５２】受信側において、送信側で乗算したのと同
じシグネチャーコードが、同期のとれたタイミングで掛
け合わされると、（ｄ）に示されるように、各シンボル
のデータの符号は、すべてプラスに揃えられる。この状
態で同相加算（累積加算）を行うと、（ｅ）に示すよう
に、相関ピーク値（+３２）が出力されて、相関が検出
される。

【００５３】一方、異なるシグネチャーコードを乗算し
た場合や、乗算のタイミングが同期していない場合に
は、（ｆ）のようになり、同相加算をした場合には、相
関値はほとんどゼロになり、相関が検出されない。以上
が、同相加算の説明である。

【００５４】図１を用いて説明した、本発明の相関検出
演算方法の手順をまとめると、図２に示すようになる。

【００５５】すなわち、一定の周期をもつ複数の原信号
（シグネチャーコード）のうちのいずれかに対して、共
通の拡散コード（スクランブリングコード）が乗算され
てなるスペクトラム拡散信号を受信し、相関を検出する
に際し、まず、逆拡散を行う（ステップ２０）。

【００５６】続いて、基本パターンにおける対応する位
置にあるシンボルデータ同士を、全周期に渡って累積加
算（同相加算）する（ステップ２１）。

【００５７】次に、複数の原信号（シグネチャーコー
ド）の各々を乗算する（ステップ２２）。次に、各乗算
毎に、シンボルデータを累積加算（同相加算）して相関
を検出する（ステップ２３）。

【００５８】このような処理方法を採用すると、逆拡散
は共通の回路で行うため、回路規模の増大が抑制され
る。そして、プリアンブル信号の作成の元となるシグネ
チャーコード（原信号）の周期性に着目して、同じ値の
データ同士を周期的に加算してシンボル数を減らし（第
１の同相加算）、ハードウエアの能力を最大限いかしつ
つ、シグネチャーコードの乗算を行ない（並列，時分
割，並列・時分割併用等）、最後に第２の同相加算を行
って、相関を検出することができる。よって、最小限の
ハードウエアを活用して、最も効率的な処理を行うこと
ができる。また、乗算器の構成を工夫したり、最小限の
メモリの時分割使用などの工夫をすることで、回路規模
をさらに削減したり、回路の柔軟性を担保することがで
きる。このような、本発明の具体的な利点については、
以下の実施の形態の説明において、詳しく説明する。

【００５９】（実施の形態２）図３は、実施の形態２に
かかるマッチドフィルタの構成を示すブロック図であ
る。

【００６０】図３では、説明の便宜上、プリンアンブル
信号の元となるシグネチャーコードが、｛ａｎ，ｂｎ｝
の２シンボルからなる基本パターンの繰り返しからなる
ことを一応の前提として、レジスタ等を簡略化して描い
てある。

【００６１】つまり、送信側（移動局）では、｛ａｎ，
ｂｎ｝の２シンボルからなる基本パターンの繰り返しか
らなるシグネチャーコードに、共通の拡散コード（Ｋ
１，Ｋ２，Ｋ３，Ｋ４・・・）を乗算することによりプ
リアンブルコードを生成し、基地局に送信するもの仮定
して、一応の説明を行う。

【００６２】つまり、以下の説明では、２シンボル（２
シンボル）周期の原信号（シグネチャーコード）が、拡
散率”１”で拡散された信号が、同期確立用の情報とな
る。拡散率が”１”であるため、１シンボルと１シンボ
ルが同じ期間となる。そして、基地局では、逆拡散の
後、8シンボル（８シンボル）区間、同相加算する場合
を説明する。

【００６３】また、シグネチャーコードとしては、便宜
上、（１、−１）と、（−１、１）の２種類を想定す
る。前者をシグネチャーコード（１）とし、後者をシグ
ネチャーコード（２）と記載する。

【００６４】このような前提は、以後の実施の形態でも
同様に適用されるものとする。なお、以上の前提は、あ
くまで記載の便宜を図るための簡略化を目的とするもの
で、実際は、シグネチャーコードは１６シンボル長であ
り、１６種類、存在する。

【００６５】また、送信シンボルの値は通常、“０”又
は“１”の２進数で表現されるが、これに対応して
“１”、“−１”の正と負の値をとるものとする。

【００６６】図３において、逆拡散コード発生部２０１
が生成する逆拡散コード（Ｋ１〜Ｋ４）は、レジスタ２
０２に蓄積される。また、受信データ（Ａ〜Ｄ）は、レ
ジスタ２０４に一時的に蓄積される。

【００６７】そして、乗算器２０５ａ〜２０５ｄにて、
受信データに、まず、逆拡散コードを乗算する。

【００６８】次に、シグネチャーコードの周期性に着目
して、基本パターンの同じ位置にあるシンボルデータ同
士を２周期分、抜き出し、加算器２０６ａ，２０６ｂに
て累積加算（第１の同相加算）を行う。

【００６９】これにより、シンボル数は、シグネチャー
コードの繰り返し回数に等しい数に縮小される。２シン
ボル毎に加算するのは、シンボルデータが2シンボル周
期であるため、同じ値のシンボル同士を加算することが
できるからである。この場合、シンボルデータのもつ周
期性を損なうことなく、シンボル数を削減することがで
きる。

【００７０】なお、当然のことながら、例えば、拡散前
のシンボルデータが１６シンボル周期の場合では、１６
シンボルおきに加算を行う。

【００７１】加算器２０６ａ，２０６ｂの出力信号は、
２種類のシグネチャーコード（シグネチャーコード
（１）および（２））を並列に、同時に乗算するため
に、２系統（本来は、１６系統）に分岐される。

【００７２】乗算部２２０ａおよび２２０ｂは、それぞ
れ、シグネチャーコード（１），シグネチャーコード
（２）を乗算するために設けられている。一つの乗算器
は、符号反転器２０７ａ（２０７ｂ〜２０７ｄ）と、２
入力のセレクタ２０８ａ（２０８ｂ〜２０８ｄ）と、制
御部２０９ａ（２０９ｂ）で構成される。

【００７３】制御部２０９ａ（２０９ｂ）は、乗算する
シグネチャーコードの”１”と”−１”の配列に応じ
て、セレクタ２０８ａ（２０８ｂ〜２０８ｄ）に入力さ
れる、反転信号と非反転信号のうちのいずれを選択する
かを切替え制御する。すなわち、シグネチャーコード
が”+１”ならば非反転信号を選択し、”−１”であれ
ば、反転信号を選択する。

【００７４】シグネチャーコードのパターンに応じてセ
レクタを切替えるという構成は柔軟性に富み、乗算する
コードに対応してプログラムすることができるため、便
利である。

【００７５】次に、加算器２１１ａ（２１１ｂ）にて、
シグネチャーコードの乗算後のシンボルデータ同士を累
積加算する（第２の同相加算）。

【００７６】この第２の同相加算の結果は、メモリ２１
２ａ（２１２ｂ）に蓄積される。本実施の形態では、回
路規模の削減のために、シフトレジスタの段数や第１お
よび第２の累積加算を行う加算器の数を極力、少なくし
ているため、累積加算演算を、必要なシンボル数だけ一
挙に行うことができない。

【００７７】したがって、時分割の処理が必要となる。
よって、小容量のメモリ２１２ａ（２１２ｂ）を設け、
このメモリに、データを少しづつ蓄積しながらデータを
巡回させて、第２の累積加算演算処理を行うこととして
いる。

【００７８】なお、メモリ２１２ａ，２１２ｂはそれぞ
れ、制御部２０９ａ，２０９ｂからの制御信号ＣＴによ
り、入力（書き込み），出力（読み出し）タイミングが
制御される。

【００７９】図４に、図３のマッチドフィルタにおける
主要な処理内容を示す。

【００８０】図３のシフトレジスタの段数は4段のため
一度に、加算演算できるのは４シンボル分である。この
ため８シンボル分の同相加算を行うためには、２回に分
けて演算を行う。図４では、１回目の演算を演算区間Ａ
とし、２回目の演算を演算区間Ｂと記載している。以
下、シグネチャーコード（１）を乗算する場合について
説明する。

【００８１】図４は、シグネチャーコード（１）の基
本パターン（８シンボル）を示している。この８シンボ
ルに対し、拡散符号、｛1,1,-1,-1,1,-1,-1,1｝を乗算
して、プリアンブル信号が生成される（図４：送信信
号）。この送信信号はそのままマッチドフィルタに入
力される受信データ入力と考えることができる。

【００８２】マッチドフィルタではまず、演算区間Ａの
演算を行うために、逆拡散コード｛1,1,-1,-1｝を受信
したコードの前半４シンボルに乗算する。この結果、図
４のようなシンボルデータ、つまり｛1,-1,1,-1｝の
データが得られる。

【００８３】このデータは、シグネチャーコードの周期
毎、つまり２シンボルごとに加算される。つまり、図4
において、ａ+ｃおよびｂ+ｄの累積加算が行われる。
この結果は、”+２”と”−２”となる（図４）。こ
れは、図３では、加算器２０６ａ、２０６ｂの出力に相
当する。

【００８４】この加算結果に対し、シグネチャーコード
（１）が乗算される。この結果、図3のセレクタ２０８
ａ，２０８ｂの各出力は”+２”，”２”となる（図４
）。これらの出力は、図３の加算器２１１ａで加算さ
れて”+４”という値となり、メモリ２１２ａに蓄積さ
れる。

【００８５】次に、同様の手順により、演算区間Ｂの演
算を行う。つまり、受信データの後半４シンボル（1,1,
-1,-1）に対して逆拡散コードが乗算され、以後、算区
間Ａと同様の処理がなされる。区間Ｂの演算の場合も、
図３の加算器２１１ａの出力は、区間Ａの演算の場合と
同様に、”+４”という値となる。図３の制御部２０９
ａは、演算区間Ａの結果としてメモリ２１２ａに蓄積さ
れている”+４”を読み出し、演算区間Ｂの加算器２１
１ａの出力”+４”と加算し”+８”とし、再びメモリ２
１２ａに蓄積する（図４）。

【００８６】本実施の形態のマッチドフィルタによれ
ば、回路規模の著しい削減が実現される。図９に、比較
例の構成を示す。この比較例は、相関検出用の回路（Ａ
１〜Ａ１６）を、シグネチャーコードの種類だけ並列に
用意する構成となっている。

【００８７】つまり、各種のシグネチャーコードと逆拡
散コードを乗算したコードを生成しておき、受信データ
に対し、同時に（並列に）乗算し、相関値を求める。こ
の構成では、シグネチャーコードの種類の数に相当する
相関検出回路を用意する必要があるため、回路規模は大
きくなる。

【００８８】これに対し、本実施の形態の構成の場合、
逆拡散コードの乗算を行う部分は共通に使用でき、しか
も、できるだけ少ないハードウエア構成を用いて、時間
方向に処理を分割し、流れ作業のように分散処理を行う
ため、ハードウエア量を十分に削減することができ、回
路の低消費電力化も達成できる。

【００８９】（実施の形態３）図５は、本発明の実施の
形態３にかかるマッチドフィルタの構成を示すブロック
図である。

【００９０】図５のマッチドフィルタも、前掲の実施の
形態で説明した回路と同様に、受信したデータを逆拡散
した後に、シグネチャーコードの周期に従って第１の同
相加算を行い、その後、各種のシグネチャーコードを乗
算し、第２の同相加算を行って相関を検出するという点
では、前掲の実施の形態と同じである。

【００９１】但し、本実施の形態の回路（図５の場合）
では、受信データの逆拡散を行い、第１の同相加算（累
積加算）を行った後、一時的にメモリに蓄積し、所定の
シンボル数分の演算が終了した後に、シグネチャーコー
ドの乗算および第２の同相加算を行うようになってい
る。

【００９２】つまり、第１の同相加算後のデータをメモ
リに蓄積し、このメモリへの書き込み、およびメモリか
らの読み出しタイミングを調整することにより、第１の
同相加算までの処理と、シグネチャーコードの乗算と第
２の同相加算の処理との間の処理スピードの不整合を吸
収するようになっており、この点、図３の回路とは異な
る。

【００９３】このような構成によれば、実施の形態２の
回路（図３）よりも、さらに少ない回路規模で所望の相
関検出演算を実現することができる。

【００９４】以下の説明では、説明の便宜上、前掲の実
施の形態と同様、拡散率は１倍で、2シンボル周期の原
信号（シグネチャーコード）が拡散された信号を、逆拡
散した後、８シンボル区間、同相加算する場合を想定す
る。

【００９５】受信データ蓄積用シフトレジスタ２０４、
逆拡散コード発生部２０１および、逆拡散コード蓄積用
シフトレジスタ２０２の構成及び動作は、図３の回路と
同じである。加算器２０６ａ、２０６ｂで加算された結
果は、実施の形態２と異なり、直接にメモリ３０１ａ、
３０１ｂに入力され、一時的に蓄積される。

【００９６】８シンボル区間の同相加算を行うため、実
施の形態１と同様に、４シンボル分の演算を２回繰り返
す。受信信号蓄積シフトレジスタ２０４および拡散コー
ド蓄積シフトレジスタ２０２が４段で構成されているた
め、２回新たに逆拡散コードを設定する。

【００９７】２回目の逆拡散でも同様に、拡散符号は固
定し、入力データをシフトさせる。そして、シグネチャ
ーコードの周期毎にセレクタ（不図示）の切り替えを行
い、第１の同相加算（累積）を行い、その結果をメモリ
３０１ａ，３０１ｂに蓄積する。

【００９８】４シンボル毎の２回目の演算において、加
算器２０６ａ、２０６ｂからデータが出力されるのと同
時に、メモリ３０１ａ，３０１ｂから１回目の演算結果
であるデータの読み出しを行い、それらを加算器２０６
ａ、２０６ｂで加算し、再びメモリ３０１ａ，３０１ｂ
に蓄積する。

【００９９】所定のシンボル数分の演算が終了した後、
メモリ３０１ａ，３０２ｂからデータを読み出して、シ
グネチャーコードの乗算と、各シンボルデータの累積加
算（第２の同相加算）を行う。

【０１００】制御部３０２は、メモリ３０１ａ、３０１
ｂからデータを読み出す。そして、一つのデータが読み
出されている間に、シグネチャーコード（１）およびシ
グネチャーコード（２）を連続して乗算してしまう。シ
グネチャーコードの種類が１６種類あるのならば、この
１６種類のシグネチャーコード（シグネチャーコード
（１）〜（１６まで）を、例えば、連続していっきに乗
算する。

【０１０１】シグネチャーコードの乗算は、セレクタ２
０８ａ，２０８ｂにて、反転・非反転のデータのいずれ
を選択するかを、シグネチャーコードのビット配列に合
わせて切換えることにより行う。この点は、実施の形態
２と同じである。

【０１０２】そして、加算器２１１ａにて、シグネチャ
ーコードを乗算した結果の各シンボルのデータ同士を累
積加算する（第２の同相加算）。

【０１０３】メモリからデータが１つ読み出されている
間に、シグネチャーコード（１），（２）の２回分、セ
レクタを切り替える方法を採用すれば、シグネチャーコ
ード（１），（２）についての相関検出結果が交互に出
力される。メモリ３０１ａ，３０１ｂからのデータの読
み出しクロックの周波数を”Ａ”とした場合、セレクタ
２０８ａ，２０８ｂの切替えクロックの周波数は”２
Ａ”である（読み出し方法１）。

【０１０４】以上の説明では、メモリからデータを１回
読み出している間に、全部のシグネチャーコードの相関
を検出するという方法を説明したが、これに限定される
ものではない。

【０１０５】メモリ３０１ａ，３０１ｂからのデータ読
出しを２回行い、１回目でシグネチャーコード（１）の
乗算と同相加算を、２回目でシグネチャーコード（２）
の乗算と同相加算を、行う方法も考えられる（読み出し
方法2）。

【０１０６】読み出し方法１の場合は、シグネチャーコ
ードの種類がが増大すると、より高速のクロックでセレ
クタを切り替える必要がある。

【０１０７】一方、読み出し方法２の場合は、メモリか
らの読み出しと、セレクタの切り替えを同じクロックを
用いることができるが、相関結果を得る時間は読み出し
方法１の場合より遅くなる。読み出し方法の選択は要求
される機能に応じて決定する必要がある。

【０１０８】本実施の形態では、ハードウエアの処理速
度の限界に応じて、メモリからの読み出し回数や、セレ
クタの切替え速度を適宜、選択して、柔軟な時分割処理
を行うことで、回路規模を縮小することができる。

【０１０９】（実施の形態４）図６は、本発明のマッチ
ドフィルタの構成を示すブロック図である。

【０１１０】回路構成と動作は、基本的には、実施の形
態３（図５のマッチドフィルタ）と同じである。

【０１１１】つまり、第１の同相加算の後、データをメ
モリに一旦、蓄積し、その後、シグネチャーコードの乗
算と第２の同相加算を行う方式を採用している。

【０１１２】但し、図５のマッチドフィルタの場合、直
列の処理であるため、シグネチャーコードの種類（コー
ドの組合せ）の数が多くなると、ハードウエアの処理ス
ピードが追従できず、時分割の回数の増加を招くため、
処理が遅くなりがちである。

【０１１３】そこで、本実施の形態では、ハードウエア
のもつ処理能力を最大限に発揮させて効率的な処理を実
現するべく、並列処理と・時分割処理とを併用する（並
列・時分割併用方式）。

【０１１４】並列処理する数は、シグネチャーコードの
種類（組合せの数）およびハードウエアの処理速度に基
づいて決定される。メモリからデータを１回読み出して
いる期間に、最大で”ｍ個”のシグネチャーコードを乗
算できるとして、シグネチャーコードの種類（組合せの
数）を”ｎ個”とすると、並列処理数ｐは、”ｎ／ｍ”
で決定される。

【０１１５】図６に例示されるように、シグネチャーコ
ードの種類が１６種類（シグネチャーコード（１）〜
（１６））であるとし、セレクタ２０８ａ〜２０８ｄの
最大の切替え周波数が、メモリ３０１ａ，３０１ｂの読
み出しクロックの周波数の４倍であるとすれば、並列処
理数は、”４（＝１６／４）”となる。

【０１１６】つまり、異なる４つのシグネチャーコード
を同時に乗算する処理を、並列に行うことになる。

【０１１７】したがって、図６の回路によれば、メモリ
３０１ａ，３０１ｂからの一度の読み出しで、複数のシ
グネチャーコードの相関検出処理（乗算処理と同相加算
処理）を並列に行うことができ、処理効率が向上する。

【０１１８】実施の形態３の方法のみでは、処理に限界
が生じる場合があり、処理に要求される処理速度、処理
時間に応じて、本実施の形態のように、適宜、並列処理
を組み合わせると効果的である。

【０１１９】（実施の形態５）図７は、本発明のマッチ
ドフィルタを使用したＣＤＭＡ通信の基地局装置の構成
を示すブロック図である。

【０１２０】図７の全体の構成と動作については、実施
の形態１において、最初に説明したとおりである。

【０１２１】スペクトラム拡散通信方式では通常、無線
区間では送信する信号に位相変調を施し送信される。そ
のため受信側ではまず受信した信号に対し、復調回路４
０１にて位相変調の復調を行う。復調された信号はＡ／
Ｄ変換器４０２によってデジタルの信号に変換される。

【０１２２】変換後のデジタル信号は、マッチドフィル
タ４０３ａに入力される。マッチドフィルタは、先の実
施の形態１〜４で説明したとおり、受信データ蓄積部５
００，逆拡散コード蓄積部５０２，逆拡散コード発生部
５０１，メモリ５０５，乗算演算部（同相加算回路を含
む）などで構成され、複数のシグネチャーコードについ
ての逆拡散及び同相加算を行う。これにより、各シグネ
チャーコードについて、相関検出がなされる。

【０１２３】算出された相関値に基づき、電力計算がな
され、遅延プロファイルが作成される。マッチドフィル
タでは通常、そのシステムで要求されるシンボル数分
の、遅延した受信信号までの逆拡散及び同相加算を行
う。

【０１２４】遅延プロファイルの作成により、どのシグ
ネチャーコードが、どのくらい遅延して受信されている
かを判定することができる。よって、シグネチャーコー
ド毎に同期確立に必要なタイミング情報が得られる（プ
リアンブルサーチ）。

【０１２５】このとき得られる同期情報は、スペクトラ
ム拡散通信方式の送信側に対して、通信の許可を与える
ための同期を確立するために利用される。

【０１２６】すなわち、プリアンブル信号によるサーチ
（プリアンブルサーチ）が終了すると、このプリアンブ
ルサーチよりも狭い時間幅で受信波をサンプリングする
デモジュレーションサーチに移行することになる。

【０１２７】以上の基地局における動作をまとめると、
図８に示すようになる。

【０１２８】すなわち、受信したＩ信号およびＱ信号の
それぞれに拡散コードを乗算して逆拡散を行う（ステッ
プ７００）。次に、シグネチャーコード（一定周期の原
信号）の周期的配列に着目して、対応する位置にある
（１周期中で同じ位置にある）シンボル同士を取り出し
て、累積加算を行う（ステップ７０１）。

【０１２９】次に、シグネチャーコードを乗算し、その
結果のシンボルデータを累積加算して第２の同相加算を
行う（ステップ７０２）。

【０１３０】次に、Ｉ²+Ｑ²の演算（電力計算）を行
い、しきい値と比較してプリアンブル信号を受信したか
否かの判定を行い、シグネチャーコード毎に、遅延プロ
ファイルを作成する。そして、プリアンブルサーチより
も狭い時間幅で受信信号をサンプリングして、デモジュ
レーションサーチを行う（ステップ７０３）。

【０１３１】本発明を用いると、基地局装置におけるプ
リアンブルサーチを行う回路の規模を大幅に削減でき
る。これに伴い、回路の消費電力も削減される。

【０１３２】図９に、本発明を用いることなく、各シグ
ネチャーコード毎に並列に相関演算を行う回路の例を示
す。先に述べたとおり、この回路では、各シグネチャー
コードに共通の逆拡散コードを乗算したコードを並列に
発生させ、受信データに同時に乗算するものである。こ
のような回路構成では、シグネチャーコードの種類の数
だけ、逆拡散回路も必要なため、回路規模は膨大とな
る。また、ハードウエア構成が固定されるため、無駄が
生じやすい。

【０１３３】これに対し、本発明のマッチドフィルタで
は、逆拡散は共通の回路で行うため、回路規模の増大が
抑制される。そして、プリアンブル信号の作成の元とな
るシグネチャーコード（原信号）の周期性に着目して、
同じ値のデータ同士を周期的に加算してシンボル数を減
らし（第１の同相加算）、ハードウエアの能力を最大限
いかしつつ、シグネチャーコードの乗算を行ない（並
列，時分割，並列・時分割併用）、最後に第２の同相加
算を行って、相関を検出する。よって、最小限のハード
ウエアを活用して、最も効率的な処理を行うことができ
る。また、乗算器の構成を工夫したり、最小限のメモリ
の時分割使用などの工夫をすることで、回路規模をさら
に削減することができ、回路の柔軟性を担保することも
できる。

【０１３４】以上の説明では、プリアンブルサーチ処理
について説明したが、既知の無変調信号であるパイロッ
ト信号（周期信号とみなすことができる）を利用した初
期同期確立処理においても、本発明を同様に適用するこ
とができる。

【０１３５】

【発明の効果】以上、説明したように本発明によれば、
ＣＤＭＡ通信の基地局におけるプリアンブルサーチのよ
うな、受信信号に含まれている複数の周期信号の各々に
ついて瞬時に相関を検出することが要求される場合にお
いて、小さな回路規模でもって、最大限の効率的な処理
を行うことができる。これにより、回路の低消費電力化
も実現される。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかるマッチドフィル
タの構成を示す図

【図２】図１のマッチドフィルタの動作を説明するため
のフロー図

【図３】本発明の実施の形態２にかかるマッチドフィル
タの構成を説明するためのブロック図

【図４】図３の回路における主要な動作を説明するため
の図

【図５】本発明の実施の形態３にかかるマッチドフィル
タの構成を示すブロック図

【図６】本発明の実施の形態４にかかるマッチドフィル
タの構成を示すブロック図

【図７】本発明のＣＤＭＡ通信における基地局装置の構
成を示すブロック図

【図８】図７の基地局装置における、主要な動作手順を
示すフロー図

【図９】本発明を使用しないマッチドフィルタ（比較
例）の構成例を示すブロック図

【図１０】シグネチャーコード（既知の周期信号）を利
用した、同相加算演算による相関検出方法を説明するた
めの図

【符号の説明】

１ 送信側装置 ２ 受信側装置 ３ 第１の累積加算部 ４ 乗算部 ５ 第２の累積加算部 １０ａ〜１０ｄ 加算器 １２ａ〜１２ｄ 乗算器 ａｎ，ｂｎ，ｃｎ，ｄｎ シグネチャーコード Ｋ１，Ｋ２，Ｋ３，Ｋ４ スクランブリングコード Ａ，Ｂ，Ｃ，Ｄ プリアンブル信号（送受信信号）

フロントページの続き Ｆターム(参考） 5K022 EE02 EE33 EE36 5K047 AA16 BB01 GG34 HH15 HH53 JJ06 MM24 5K067 AA42 AA43 BB04 CC10 DD25 EE02 EE10 HH24 KK00

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ｎ（ｎは２以上の自然数）シンボルから
   なる単位パターンがｍ（ｍは２以上の自然数）回繰り返
   されて構成される周期的な配列をもち、かつ、前記単位
   パターンがｐ（ｐは２以上の自然数）個存在する結果と
   して、内容の異なるｐ種類のシンボル配列をとり得る原
   信号があらかじめ用意され、前記ｐ種類の原信号の各々
   に共通の拡散符号を乗算して同期確立用信号が生成さ
   れ、通信先から送られてくる前記同期確立用信号を受信
   して相関検出を行って前記同期確立用信号の受信の有無
   を判定することで、受信側が、前記通信先からの要求を
   判別し、あるいは、前記通信先との通信同期を獲得する
   ためのタイミング情報を取得する通信システムにおけ
   る、前記受信側における前記相関検出に使用されるマッ
   チドフィルタであって、 受信した前記同期確立用信号に、前記共通の拡散符号を
   乗算して逆拡散を行う逆拡散部と、 逆拡散の結果として得られる周期性をもつシンボルデー
   タについて、前記ｎシンボルからなる単位パターン毎
   に、同じ位置にあるシンボルのデータを取り出し、取り
   出されたｍ個のシンボルデータを累積加算する第１の加
   算部と、 この第１の加算部から出力されるｎシンボルのデータ
   に、前記ｐ種類の原信号の各々を乗算する処理を、並列
   に行うか、あるいは、時間を異ならせながらシリアルに
   行い、ｐ種類の原信号毎に乗算結果のシンボルデータを
   出力する原信号乗算部と、 この原信号乗算部から、前記ｐ種類の原信号毎に出力さ
   れる乗算結果のシンボルデータ同士を累積加算し、ｐ種
   類の原信号毎に累積加算結果を出力する第２の加算部
   と、 を有することを特徴とするマッチドフィルタ。
2. 【請求項２】 ｎ（ｎは２以上の自然数）シンボルから
   なる単位パターンがｍ（ｍは２以上の自然数）回繰り返
   されて構成される周期的な配列をもち、かつ、前記単位
   パターンがｐ（ｐは２以上の自然数）個存在する結果と
   して、内容の異なるｐ種類のシンボル配列をとり得る原
   信号があらかじめ用意され、前記ｐ種類の原信号の各々
   に共通の拡散符号を乗算して同期確立用信号が生成さ
   れ、通信先から送られてくる前記同期確立用信号を受信
   して相関検出を行って前記同期確立用信号の受信の有無
   を判定することで、受信側が、前記通信先からの要求を
   判別する通信システムにおける、前記受信側における前
   記相関検出に使用されるマッチドフィルタであって、 受信した前記同期確立用信号に、前記共通の拡散符号を
   乗算して逆拡散を行う逆拡散部と、 逆拡散の結果として得られる周期性をもつシンボルデー
   タについて、前記ｎシンボルからなる単位パターン毎
   に、同じ位置にあるシンボルのデータを取り出し、取り
   出されたｍ個のシンボルデータを累積加算する第１の加
   算部と、 この第１の加算部による加算結果を一時的に蓄積するメ
   モリと、 このメモリから所定の速度で読み出されるｎシンボルの
   データについて、前記ｐ種類の原信号の各々を乗算する
   処理を、前記メモリからの読み出し速度のｓ（ｓは２以
   上の整数）倍の速度でもって、少なくとも２系統の並列
   動作する乗算器を用いて並列に行い、これによってｐ種
   類の原信号毎に乗算結果のシンボルデータを出力する原
   信号乗算部と、 この乗算手段から、前記ｐ種類の原信号毎に出力される
   乗算結果のシンボルデータ同士を累積加算し、ｐ種類の
   原信号毎に累積加算結果を出力する第２の加算部と、 を有することを特徴とするマッチドフィルタ。
3. 【請求項３】 請求項１または請求項２において、 前記原信号乗算部は、 入力されるｎシンボルの各々のビットの符号を反転させ
   た反転ビットと、符号反転を行わない非反転ビットとが
   パラレルに入力されるセレクタと、 乗算される前記ｐ種類の原信号の各々のビット配列に基
   づいて、前記セレクタが、前記反転ビットあるいは非反
   転ビットのいずれを選択するかを切替え制御する制御部
   と、を具備することを特徴とするマッチドフィルタ。
4. 【請求項４】 単位パターンを繰り返し配列してなる所
   定の周期性をもつ既知のコードが挿入されているＣＤＭ
   Ａ方式の信号を受信し、前記所定の周期性をもつ既知の
   コードの存在を検出することにより、その既知のコード
   を含む信号を送信してきた移動局の要求を識別し、ある
   いは、前記移動局との通信を行うための同期を獲得する
   ための情報を取得する、ＣＤＭＡ通信における基地局装
   置であって、 受信信号に拡散符号を乗算して逆拡散を行う逆拡散部
   と、逆拡散の結果として復元される、前記所定の周期性
   をもつ連続する既知のコードの中から、前記単位パター
   ンにおける同じ位置にあるシンボルのビットを各周期毎
   に抽出して累積加算する第１の加算手段と、この第１の
   加算手段による加算結果に、前記既知のコードを乗算す
   る乗算手段と、この乗算手段から出力される各シンボル
   のビット同士を累積加算して、前記既知のコードに対す
   る相関値を求める第２の加算手段と、を具備するマッチ
   ドフィルタと、 このマッチドフィルタから出力される相関値を用いて受
   信信号の電力を求め、その電力を用いて、前記移動局と
   の通信同期を確立するためのタイミング情報を得ること
   を特徴とするＣＤＭＡ通信における基地局装置。
5. 【請求項５】 一定周期を持つ複数の原信号のうちのい
   ずれかに対して共通の拡散符号が乗算されているスペク
   トラム拡散信号を受信し、所定の演算を行って相関を検
   出する相関検出演算方法であって、 受信信号に対して、前記共通の拡散符号を乗算して逆拡
   散を行うステップと、逆拡散後の信号の、一周期におけ
   る、対応する位置にあるシンボル同士を累積加算するス
   テップと、 前記累積加算のステップを経た信号に対して、前記複数
   の原信号の各々を乗算するステップと、 各乗算結果のシンボルデータを累積加算して相関を検出
   するステップと、を含むことを特徴とする相関検出演算
   方法。
6. 【請求項６】 ｎ（ｎは２以上の自然数）シンボルから
   なる単位パターンがｍ（ｍは２以上の自然数）回繰り返
   されて構成される周期的な配列をもち、かつ、前記単位
   パターンがｐ（ｐは２以上の自然数）個存在する結果と
   して、内容の異なるｐ種類のシンボル配列をとり得る原
   信号があらかじめ用意され、前記ｐ種類の原信号の各々
   に共通の拡散符号を乗算して同期確立用信号が生成さ
   れ、通信先から送られてくる前記同期確立用信号を受信
   して相関検出を行って前記同期確立用信号の受信の有無
   を判定することで、受信側が、前記通信先からの要求を
   判別し、あるいは、通信を行うための同期を獲得するた
   めの情報を得る通信システムにおける、前記受信側にお
   ける前記相関検出演算方法であって、 受信した前記同期確立用信号に、前記共通の拡散符号を
   乗算して逆拡散を行うステップと、 逆拡散の結果として得られる周期性をもつシンボルデー
   タについて、前記ｎシンボルからなる単位パターン毎
   に、同じ位置にあるシンボルのデータを取り出し、取り
   出されたｍ個のシンボルデータを累積加算する第１の加
   算ステップと、 この第１の加算部から出力されるｎシンボルのデータ
   に、前記ｐ種類の原信号の各々を乗算する処理を、少な
   くとも２系統に分岐して並列に行うか、あるいは、時間
   を異ならせながらシリアルに行い、ｐ種類の原信号毎に
   乗算結果のシンボルデータを出力する原信号の乗算ステ
   ップと、 前記ｐ種類の原信号毎に出力される乗算結果のシンボル
   データ同士を累積加算し、ｐ種類の原信号毎に累積加算
   結果を出力する第２の加算ステップと、 を含むことを特徴とする相関検出演算方法。
7. 【請求項７】 複数種類の一定周期の既知コードが用意
   され、その中のいずれかの既知コードに共通の拡散信号
   を乗算して同期確立用信号が生成されようになってお
   り、その同期確立用信号が挿入されているスペクトラム
   拡散信号を受信した基地局装置が、受信信号に含まれる
   前記同期確立用信号を検出して、通信の同期確立処理を
   行う場合の同期確立サーチ方法であって、 受信した同相信号（Ｉ信号）および直交信号（Ｑ信号）
   のそれぞれに、共通の拡散コードを乗算して逆拡散を行
   うステップと、 逆拡散後のＩ信号およびＱ信号のそれぞれについて、前
   記既知コードの周期に対応した、同じ位置にあるシンボ
   ルを各周期毎に取り出し、累積加算を行う第１の同相加
   算ステップと、 第１の同相加算後のＩ信号およびＱ信号の各々につい
   て、前記複数種類の既知コードの各々を乗算するステッ
   プと、 各既知コードを乗算して得られる各シンボルのデータ同
   士を累積加算する、第２の同相加算ステップと、 第２の同相加算により得られる、Ｉ信号およびＱ信号の
   各々についての相関値を二乗して加算することで受信電
   力を求め、求められた受信電力に基づき、通信同期を確
   立するためのタイミング情報を取得することを特徴とす
   る、ＣＤＭＡ通信の基地局装置における同期確立サーチ
   方法。