JP2002101015A - 逆拡散装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は時系列的に入力されてくる入力信号と
所定のコードとの間の自己相関演算により入力信号から
そのコードに適合したデータを抽出する逆拡散装置に関
し、回路規模および消費電力の削減を図る。 【解決手段】入力信号と、複数種類のデータ抽出用コー
ドＣＭ０，ＣＭ１，ＣＭ２，ＣＭ３それぞれとの間で
の、複数の自己相関演算を時分割的に行なって複数種類
のデータを抽出する自己相関演算部を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は時系列的に入力され
てくる入力信号と所定のコードとの間の自己相関演算に
より入力信号からそのコードに適合したデータを抽出す
る逆拡散装置に関する。

【０００２】

【従来の技術】近年、携帯電話等に用いられる通信技術
の１つとしてＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ／符号分割多元接続）
と呼ばれる方式が注目されている。このＣＤＭＡ方式
は、通信により送られてきた信号と、所定のコードとの
自己相関演算により、その信号から所望のデータを抽出
する方式であり、それまでのＦＤＭＡ（Ｆｒｅｑｕｅｎ
ｃｙ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ／周波数分割多元接続）やＴＤＭＡ（ＴｉｍｅＤｉｖ
ｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ／時分割
多元接続）などの方式と比べ極めて多数の人が同時に通
話することができるという特徴を有する。

【０００３】このＣＤＭＡでは、スペクトクル拡散とい
う技術が用いられており、このＣＤＭＡ方式で変調され
た信号から元のデータを復元するには逆拡散と呼ばれる
技術が用いられる。

【０００４】図１は、逆拡散装置を示す回路ブロック図
である。

【０００５】アンテナ等で受信され前処理の行なわれた
受信信号は、この図１に示す逆拡散装置の入力信号Ｓと
して、複数のデータ逆拡散回路１１＿０，１１＿１，１
１＿２，…および３つの同期維持（ＤＬＬ）逆拡散回路
１２，１３，１４に入力される。データ逆拡散回路１１
＿０，１１＿１，１１＿２，…は、データが多重化され
ている数と同数必要となる。

【０００６】以下、先ずＤＬＬ逆拡散回路１２，１３，
１４について説明する。

【０００７】ＤＬＬ逆拡散回路１２，１３，１４では、
それぞれ入力信号と同期検出用コードとの間での自己相
関演算が行なわれる。ここで、ＤＬＬ逆拡散回路（Ｐ）
１３では、現在の受信タイミング（Ｐｕｎｃｔｕａｌ）
における入力信号と同期検出用コードとの間の自己相関
演算が行なわれ、ＤＬＬ逆拡散回路（Ｌ）１４では、現
在の受信タイミング（Ｐｕｎｃｔｕａｌ）よりも同期検
出用コードに対し相対的に遅れた遅延タイミング（Ｌａ
ｔｅ）の入力信号と同期検出用コードとの間の自己相関
演算が行なわれ、ＤＬＬ逆拡散回路（Ｅ）１２では、現
在の受信タイミング（Ｐｕｎｃｔｕａｌ）よりも同期検
出用コードに対し相対的に進んだ早進タイミング（Ｅａ
ｒｌｙ）の入力信号と同期検出用コードとの間の自己相
関演算が行なわれる。

【０００８】現在の受信タイミングが正しい受信タイミ
ングであったときは、３つのＤＬＬ逆拡散回路１２，１
３，１４のうちの、現在の受信タイミングの入力信号と
同期検出用コードとの間の自己相関演算を行なったＤＬ
Ｌ逆拡散回路（Ｐ）１３による自己相関演算結果（相関
値）が、他の２つのＤＬＬ逆拡散回路（Ｅ，Ｌ）１２，
１４によるいずれの相関値よりも大きく、もし現在の受
信タイミングが正しい受信タイミングよりも遅れ気味で
あったときは、遅延タイミングの入力信号と同期検出用
コードとの間の自己相関演算を行なったＤＬＬ逆拡散回
路（Ｌ）１４による自己相関演算結果（相関値）が他の
２つのＤＬＬ逆拡散回路（Ｅ，Ｐ）１２，１３によるい
ずれの相関値よりも大きく、また、同様に、もし現在の
受信タイミングが正しい受信タイミングよりも進みぎみ
であったときは、早進タイミングの入力信号と同期検出
用コードとの間の自己相関演算を行なったＤＬＬ逆拡散
回路（Ｅ）１２による相関値が、他の２つのＤＬＬ逆拡
散回路（Ｐ，Ｌ）１３，１４によるいずれの相関値より
も大きい。すなわち、これら３つのＤＬＬ逆拡散回路１
２，１３，１４による相関値どうしを比較することによ
り、現在の受信タイミングのままでよいか、受信タイミ
ングを少し進める、あるいは少し遅らせる必要があるか
が検出される。

【０００９】図１に示すタイミング発生回路１５では、
３つのＤＬＬ逆拡散回路１２，１３，１４で求められた
３つの相関値に基づいて、上記の受信タイミング、遅延
タイミングおよび早進タイミングのうちの相関が最も高
いタイミングが次の受信タイミングとして設定され、そ
の設定された受信タイミングに適合したタイミング信号
を発生する。このようにして、受信信号（入力信号）と
常に同期がとられることになる。

【００１０】一方図１に示す複数のデータ逆拡散回路１
１＿０，１１＿１，１１＿２，…それぞれでは、常に現
在の受信タイミングの入力信号と、その入力信号の中か
ら抽出しようとしているデータに応じた各データ抽出用
コードとの間の自己相関演算が行なわれ、入力信号中か
らそれぞれ所望のデータが抽出される。ただしここで抽
出されたデータは通信回路中でのさまざまな歪みを受け
たものであり、各データ逆拡散回路１１＿０，１１＿
１，１１＿２，…で抽出されたデータは各チャネル推定
回路１６に入力され、各チャネル推定回路１６＿０，１
６＿１，１６＿２，…において通信回路により受けた振
幅の変化や位相の変化（回転）の程度が検出される。こ
の抽出されたデータは各逆回転回路１７＿０，１７＿
１，１７＿２，…に入力され、各逆回転回路１７＿０，
１７＿１，１７＿２，…では、データ逆拡散回路１１＿
０，１１＿１，１１＿２，…で抽出されたデータが、チ
ャネル推定回路１６＿０，１６＿１，１６＿２，…で検
出された振幅の変化および位相の変化分の修復（逆回
転）を受け、より正確なデータが復元される。ただし、
逆回転回路１７＿０，１７＿１，１７＿２，…から出力
されたデータもまだまだ不完全なものであり、この後、
図示しない誤り訂正回路等により誤り訂正等を受け、発
信元のデータと同じデータが復元される。

【００１１】図２は、図１に示す３つのＤＬＬ逆拡散回
路（Ｅ，Ｐ，Ｌ）１２，１３，１４の動作タイミングを
示す図である。

【００１２】図２（Ａ）は、入力信号を示している。こ
こでは、’チップ’と称される時間単位が用いられてお
り、時間的に早い順に１チップごとにＤ０，Ｄ１，Ｄ２
の記号が付されている。

【００１３】また、図２（Ｂ）は、同期検出用コードの
時系列を示しており、ここには、時間的に早い順に、１
チップごとにフェーズ（Ｎ−１），フェーズ（Ｎ），フ
ェーズ（Ｎ＋１）と名づけられている。

【００１４】また、図２（Ｃ）は、図２（Ｂ）に示す同
期検出用コードを１チップの１／２の時間だけ進ませた
ものである。この場合、同期検出用コードを基準とする
と、入力信号（図２（Ａ））を相対的に１チップの１／
２だけ遅延させたことになる。

【００１５】また、図２（Ｄ）は、図２（Ｂ）に示す同
期検出用コードを１チップの１／２の時間だけ遅らせた
ものである。この場合、同期検出用コードを基準とする
と、入力信号（図２（Ａ））を相対的に１チップの１／
２だけ進ませたことになる。

【００１６】ここでは、このように時間的にずれた３つ
の同期検出用コードを発生させ、図１に示す３つのＤＬ
Ｌ逆拡散回路１２，１３，１４、のうちのＤＬＬ逆拡散
回路（Ｐ）１３では、図２（Ａ）の入力信号と図２
（Ｂ）に示すタイミングの同期検出用コードとの間で、
図２に記号’Ｐ’で示すタイミングで自己相関演算のた
めの１回の演算（フェーズＮに関する演算）が行なわ
れ、また、３つのＤＬＬ逆拡散回路１２，１３，１４の
うちのＤＬＬ逆拡散回路（Ｌ）１４では、図２（Ａ）の
入力信号と図２（Ｄ）に示すタイミングの同期検出用コ
ードとの間で、図２に記号’Ｌ’で示すタイミングで、
自己相関演算のためのフェーズ（Ｎ）の演算が行なわ
れ、また、３つのＤＬＬ逆拡散回路１２，１３，１４の
うちのＤＬＬ逆拡散回路（Ｅ）１２では、図２（Ａ）の
入力信号と図２（Ｃ）に示すタイミングの同期検出用コ
ードとの間で、図２に記号’Ｅ’で示すタイミングで、
自己相関演算のためのフェーズ（Ｎ＋１）の演算が行な
われる。

【００１７】自己相関演算は、乗算器あるいはセレクタ
等を用いた演算を行ない、このような演算結果の、連続
する複数のフェーズの間の累積を求めるものであり、各
ＤＬＬ逆拡散回路１２，１３，１４では、各チップ内で
上記の各演算が行なわれるとともに、その演算結果が、
連続する複数のチップ内で累積され、これにより自己相
関演算結果（相関値）が求められる。

【００１８】

【発明が解決しようとする課題】ここで、図１に示す逆
拡散装置１０では、データの多重度に応じた数のデータ
逆拡散回路１１＿０，１１＿１，１１＿２，…が用いら
れており、それに伴って、チャネル推定回路１６＿０，
１６＿１，１６＿２，…や逆回転回路１７＿０，１７＿
１，１７＿２，…も同数必要となる。しかもＣＤＭＡの
場合、送信局から受信局への送信経路が複数存在し、複
数経路の情報を得ようとする場合は図１に示す回路構成
全体がさらにその得ようとする送信経路と同数必要とな
るため、回路規模に大きく影響する。また、消費電力は
概ね回路規模に応じて増大するため、携帯端末に搭載す
る場合などにはこの消費電力も大きな問題となる。

【００１９】本発明は、上記事情に鑑み、回路規模の削
減が図られた逆拡散装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成する本発
明の逆拡散装置は、時系列的に入力されてくる入力信号
と発生させたコードとの間の自己相関演算により入力信
号からそのコードに適合したデータを抽出する逆拡散装
置において、入力信号と、複数種類のデータ抽出用コー
ドそれぞれとの間での、複数の自己相関演算を時分割的
に行なって、複数種類のデータを抽出する自己相関演算
部を備えたものであることを特徴とする。

【００２１】ここで、上記本発明の逆拡散装置におい
て、上記自己相関演算部は、時間的な単位である１チッ
プ内で、時分割的に、入力信号と、複数種類のデータ抽
出用コードそれぞれとの間での、複数の自己相関演算そ
れぞれのための各演算を行なう演算器と、複数の自己相
関演算それぞれの途中結果を格納しておく複数のレジス
タと、１チップ内で、時分割的に、上記複数の演算それ
ぞれの各演算結果と、複数のレジスタの各格納値とを加
算してそれら複数のレジスタにそれぞれに再格納するこ
とにより、上記複数の演算それぞれの各演算結果の、連
続する複数のチップ間の各累積を求める加算器とを備え
たものであってもよい。

【００２２】本発明の逆拡散装置は、多重化されたデー
タの抽出を時分割に行なうものであり、図１に示すよう
にデータの多重化の数だけ必要であったデータ逆拡散回
路の数が少なくて済み、回路規模の大幅な削減が図られ
る。

【００２３】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００２４】図３は、本発明の逆拡散装置の一実施形態
のブロック図である。この図３において、図１に示す従
来の逆拡散装置１０の要素と同一の要素には同一の符号
を付して示し、相違点について説明する。この相違点
は、図１に示す従来の逆拡散装置には、複数のデータ逆
拡散回路１１＿０，１１＿１，１１＿２，…と３つのＤ
ＬＬ逆拡散回路１２，１３，１４が備えられていたのに
代えて、この図３に示す逆拡散装置１には、それぞれ１
つずつのデータ逆拡散回路１１とＤＬＬ逆拡散回路１８
が備えられている。このデータ逆拡散回路１１は、図１
に示す複数のデータ逆拡散回路１１＿０，１１＿１，１
１＿２，…の機能を時分割的に兼用したものであリ、Ｄ
ＬＬ逆拡散回路１８は、図２に示す３つのＤＬＬ逆拡散
回路１２，１３，１４の機能を時分割的に兼用したもの
である。

【００２５】また、この図３に示す逆拡散装置１では、
データ逆拡散回路１１が１つであることに伴ってチャネ
ル推定回路１６、および逆回転回路１７もそれぞれ１つ
ずつ備えられている。チャネル推定回路１６は図１に示
す複数のチャネル推定回路１６＿０，１６＿１，１６＿
２，…の機能を時分割的に兼用したものであリ、逆回転
回路１７は、図１に示す複数の逆回転回路１７＿０，１
７＿１，１７＿２，…の機能を時分割的に兼用したもの
である。

【００２６】以下では、先ずＤＬＬ逆拡散回路１８につ
いて説明し、その後で、データ逆拡散回路１１について
説明する。

【００２７】図４は、図３に１つのブロックで示すＤＬ
Ｌ逆拡散回路１８の作用説明図である。

【００２８】図４（Ａ）は、入力信号を示している。こ
の図４（Ａ）に示す入力信号には、時間的に早いものか
ら順に、１チップを１／４に区切った時間間隔ごとにＤ
２，Ｄ３，……Ｄ１１の符号が付されており、そのう
ち、ここで着目している１チップ内には、Ｄ７，Ｄ８，
Ｄ９，Ｄ１０の符号が付されてる。

【００２９】図４（Ｂ）は、図４（Ａ）の入力信号を１
チップの１／４の時間だけ遅延させた遅延信号を示して
いる。

【００３０】図４（Ｃ）および図４（Ｄ）は、図４
（Ａ）の入力信号と図４（Ｂ）の遅延信号との組合せを
示している。

【００３１】図４（Ｃ）では、ここで着目している１チ
ップ内の最初の１／４の時間は図４（Ｂ）の遅延信号、
Ｄ６、２番目の１／４の時間は図４（Ａ）の入力信号Ｄ
８、３番目の１／４の時間はドントケア（入力信号ある
いは遅延信号のいずれであってもよい）、および４番目
の１／４の時間は図４（Ａ）の入力信号Ｄ１０が組み合
わされている。

【００３２】また、図４（Ｄ）では、ここで着目する１
チップ内の最初の１／４の時間および２番目の１／４の
時間は、図４（Ａ）の入力信号Ｄ７，Ｄ８、３番目の１
／４の時間はドントケア、および４番目の１／４の時間
は図４（Ｂ）の遅延信号Ｄ９が組み合わされている。

【００３３】従来技術の説明で述べたように、同期検出
のための自己相関演算は、現在の受信タイミングの入力
信号と同期検出用コードとの間の自己相関演算と、同期
検出用コードに対し相対的に、その受信タイミングより
遅れた遅延タイミングの入力信号と同期検出用コードと
の間の自己相関演算と、さらに同期検出用コードに対し
相対的に、その受信タイミングよりも進んだ早進タイミ
ングの入力信号と同期検出用コードとの間の自己相関演
算との、３つの自己相関演算が必要となるが、受信タイ
ミングに対する遅延タイミングおよび早進タイミングの
時間的なずれは、設計思想等に応じて１チップの１／２
の時間に設定される場合もあり、あるいは１チップの１
／４の時間に設定される場合もある。

【００３４】図４（Ｃ）の組合せは、受信タイミングに
対する遅延タイミングおよび早進タイミングの時間的な
ずれが１チップの１／２に設定されている場合に有効な
組合せである。ここで着目している１チップ内で入力信
号Ｄ８が受信タイミングに合致しているものとし、その
１チップ内の最初の１／４の時間で、遅延信号Ｄ６を用
いて、早進タイミングの入力信号と同期検出用コードと
の間での自己相関演算（Ｅ）のための演算が行われ、次
の１／４の時間で、受信タイミングの入力信号Ｄ８と同
期検出用コードとの間の自己相関演算（Ｐ）のための演
算が行なわれ、最後の１／４の時間で、遅延タイミング
の入力信号と同期検出用コードとの間の自己相関演算
（Ｌ）のための演算が行なわれる。これらの演算は、乗
算器あるいはセレクタ等を用いて行なわれ、受信タイミ
ングおよび早進タイミングのそれぞれに関し、複数のチ
ップに渡って累算され、各相関値が算出される。

【００３５】また、図４（Ｄ）の組合せは、受信タイミ
ングに対する遅延タイミングおよび早進タイミングの時
間的なずれが１チップの１／４に設定されている場合に
有効な組合せである。図４（Ｃ）の組合せと同様、ここ
で着目している１チップ内では入力信号Ｄ８が受信タイ
ミングに合致しているものとし、その１チップ内の最初
の１／４、２番目の１／４、および最終の１／４の各時
間で、それぞれ、早進タイミングの入力信号Ｄ７と同期
検出用コードとの間での自己相関演算（Ｅ）のための演
算、受信タイミングの入力信号Ｄ８と同期検出用コード
との間の自己相関演算（Ｐ）のための演算、および遅延
タイミングの入力信号Ｄ９（遅延信号Ｄ９）と同期検出
用コードとの間の自己相関演算（Ｌ）のための演算が行
なわれる。これらの演算は、前述と同様に、乗算器ある
いはセレクタ等を用いて行なわれ、その演算結果は受信
タイミング、遅延タイミングおよび早進タイミングのそ
れぞれごとに、複数のチップに渡って累算され、各相関
値が算出される。

【００３６】このように、図４に示す動作を実現するこ
とにより、図３に示す１つのＤＬＬ逆拡散回路１８で、
３つの自己相関演算（Ｅ，Ｐ，Ｌ）を時分割的に行なう
ことができる。

【００３７】尚、ここでは、受信タイミングに対する遅
延タイミングおよび早進タイミングの時間的なずれが１
チップの１／２の場合と、１チップの１／４場合との双
方について示したが、１台の逆拡散装置内でこれら双方
が実現されている必要はない。

【００３８】図５は、図４の作用を実現した、図３に１
つのブロックで示すＤＬＬ逆拡散回路１８の回路ブロッ
ク図である。

【００３９】入力信号Ｓは、直接にセレクタ１８２に入
力されるとともに、遅延回路１８１により１チップの１
／４の時間だけ遅延を受けて（この遅延を受けた信号を
遅延信号と称する）セレクタ１８２に入力される。この
ＤＬＬ逆拡散回路１８が受信タイミングに対し１チップ
の１／２だけ時間がずれた遅延タイミングおよび早進タ
イミングを生成する回路である場合は、このセレクタ１
８２は、このセレクタ１８２から図４（Ｃ）に示す信号
が出力されるように切り換えられ、このＤＬＬ逆拡散回
路が受信タイミングに対し１チップの１／４だけ時間が
ずれた遅延タイミングおよび早進タイミングを生成する
回路である場合は、このセレクタ１８２は、このセレク
タ１８２から図４（Ｄ）に示す信号が出力されるように
切り換えられる。

【００４０】演算器１８３には、セレクタ１８２から出
力された信号と同期検出用コードＣが入力され、図４に
示す符号‘Ｅ’，‘Ｐ’，‘Ｌ’のタイミングで、それ
ぞれ、早進タイミングの入力信号と同期検出用コードと
の間の演算、受信タイミングの入力信号と同期検出用コ
ードとの間の演算、および遅延タイミングの入力信号と
同期検出用コードとの間の演算が行なわれる。この演算
器１８３による演算の結果は、加算器１８４に入力され
る。

【００４１】ここで、レジスタ１８６Ｅ，１８６Ｐ，１
８６Ｌには、１回の自己相関演算を始めるにあたっては
初期値０が格納され、その後、セレクタ１８７により、
各チップごとに、図４に示す符号‘Ｅ’，‘Ｐ’，
‘Ｌ’の各タイミングで、レジスタ１８６Ｅ，１８６
Ｐ，１８６Ｌに格納された値が選択されて加算器１８４
に入力される。

【００４２】加算器１８４では、演算器１８３から入力
された今回のチップに関する演算結果と、セレクタ１８
７を経由して入力された、それまでの演算結果の累算値
とが加算され、セレクタ１８５を経由して元のレジスタ
に書き戻される。こうすることにより、レジスタ１８６
Ｅ，１８６Ｐ，１８６Ｌには、各チップごとにそれまで
の演算の累積値が再格納され、自己相関演算が終了した
タイミングではそれらのレジスタ１８６Ｅ，１８６Ｐ，
１８６Ｌには、それぞれ早進タイミングに関する相関
値、受信タイミングに関する相関値、および遅延タイミ
ングに関する相関値が格納される。

【００４３】これらのレジスタ１８６Ｅ，１８６Ｐ，１
８６Ｌに格納された相関値は、従来技術の説明で述べた
ように、タイミング発生回路１５に入力され、タイミン
グ発生回路１５では、それら相関値のうちの最も大きな
値に対応するタイミングが次の受信タイミングとして設
定され、その設定された受信タイミングに適合したタイ
ミング信号を発生し、この逆拡散装置は、そのタイミン
グ発生回路１５からのタイミング信号で動作する。

【００４４】図６は、図３に１つのブロックで示すデー
タ逆拡散回路１１の作用説明図である。ここでは、デー
タが４重に多重化されているものとして説明する。

【００４５】図６（Ａ）は、入力信号を示している。こ
の図６（Ａ）に示す入力信号には、時間的に早いものか
ら順に、１チップごとに、Ｄ０，Ｄ１，Ｄ２の符号が付
されており、そのうち、ここで着目している１チップ内
にはＤ１の符号が付されている。

【００４６】また、図６（Ｂ）は、データ抽出用コード
を表わしており、１チップを１／４ずつに区切ったとき
の、４つの時間区分それぞれで、時間の早いものから順
に、それぞれ異なるデータ抽出用コードＣＭ０，ＣＭ
１，ＣＭ２，ＣＭ３が用いられる。

【００４７】１チップを１／４に区切った各時間間で
は、受信タイミングの入力信号と、データ抽出用コード
ＣＭ０，ＣＭ１，ＣＭ２，ＣＭ３それぞれとの間の各自
己相関演算のための演算が行なわれ、これらの演算は、
各コードＣＭ０，ＣＭ１，ＣＭ２，ＣＭ３に対応した演
算それぞれについて複数のチップに渡って累算され、各
データＭＣ０，ＭＣ１，ＭＣ２，ＭＣ３が抽出される。

【００４８】図７は、図６の作用を実現した、図３に１
つのブロックで示すデータ逆拡散回路１１の回路ブロッ
ク図である。

【００４９】データ逆拡散回路１１を構成する演算器１
１３には、入力信号Ｓが入力されるとともに、セレクタ
１１８を介してデータ抽出用コードが入力される。セレ
クタ１１８には、４つのデータ抽出用コードＣＭ０，Ｃ
Ｍ１，ＣＭ２，ＣＭ３が入力され、セレクタ１１８は、
図６に示すように、１チップ内を４つに区切った各時間
ごとに、１チップ内で時間の早いものから順に、データ
抽出用コードＣＭ０，ＣＭ１，ＣＭ２，ＣＭ３を循環的
に選択する。

【００５０】演算器１１３では、それぞれ１チップの１
／４時間内で、入力信号Ｓと各データ抽出用コードＣＭ
０，ＣＭ１，ＣＭ２，ＣＭ３それぞれとの間の自己相関
演算のための演算が行なわれる。

【００５１】この演算器１１３による演算の結果は、加
算器１１４に入力される。

【００５２】ここで、レジスタ１１６＿０，１１６＿
１，１１６＿２，１１６＿３には、１回の自己相関演算
を始めるにあたっては初期値０が格納され、その後、セ
レクタ１１７により、各チップごとに、図４に示す符号
‘ＭＣ０’，‘ＭＣ１’，‘ＭＣ２’，‘ＭＣ３’の各
タイミングで、レジスタ１１６＿０，１１６＿１，１１
６＿２，１１６＿３に格納された値が選択されて加算器
１１４に入力される。

【００５３】加算器１１４では、演算器１１３から入力
された今回のチップに関する演算結果と、セレクタ１１
７を経由して入力された、それまでの演算結果の累算値
とが加算され、セレクタ１１５を経由して元のレジスタ
に書き戻される。こうすることにより、レジスタ１１６
＿０，１１６＿１，１１６＿２，１１６＿３には、各チ
ップごとにそれまでの演算の累積値が再格納され、自己
相関演算が終了したタイミングでは、それらのレジスタ
１１６＿０，１１６＿１，１１６＿２，１１６＿３に
は、それぞれデータ抽出用コードＣＭ０，ＣＭ１，ＣＭ
２，ＣＭ３を用いて抽出された各データが格納される。

【００５４】これらのレジスタ１１６＿０，１１６＿
１，１１６＿２，１１６＿３に格納されたデータは、時
分割的に、チャネル推定回路１６および逆回転回路１７
に入力されてデータがより正確に復元され、さらに図示
しない後段の誤り訂正回路等によりさらに正確なデータ
が復元される。

【００５５】尚、ここでは、データが４重に多重化され
た場合を例に挙げて説明したが、１チップの時間間隔
と、図７に示す回路の動作速度などによっては、例えば
データが２重化されている場合やデータが６重化されて
いる場合についても同様な時分割方式を適用することが
できる。

【００５６】また、上記の実施形態では、ＤＬＬ逆拡散
回路についてもＥ，Ｐ，Ｌの３つについて時分割処理が
なされているが、このＤＬＬ逆拡散回路についての時分
割処理は本発明の主題ではなく、本発明においては、こ
のＤＬＬ逆拡散回路の時分割処理は必ずしも不要であ
る。

【００５７】以下に、６重化されたデータを抽出する場
合において、抽出しようとする各データごとにデータ逆
拡散回路を備えた場合（従来例）と、１つのデータ逆拡
散回路で時分割的に行なった場合（実施例）とにおけ
る、データ逆拡散回路の回路規模の比較結果を示す。

【００５８】（従来例） ３キロゲート×６（マルチコード）×Ｎ_F（フィンガ
数）／ＩＣチップ （実施例） ４キロゲート×Ｎ_F（フィンガ数）／ＩＣチップ すなわち、回路規模を約１／４．５に削減することがで
き、その分、消費電力も大幅に低減する。

【００５９】

【発明の効果】以上、説明したように、本発明によれ
ば、回路規模および消費電力が削減された逆拡散装置が
実現する。

【図面の簡単な説明】

【図１】逆拡散装置を示す回路ブロック図である。

【図２】図１に示す３つのＤＬＬ逆拡散回路（Ｅ，Ｐ，
Ｌ）の動作タイミングを示す図である。

【図３】本発明の逆拡散装置の一実施形態のブロック図
である。

【図４】図３に１つのブロックで示すＤＬＬ逆拡散回路
の作用説明図である。

【図５】図４の作用を実現した、図３に１つのブロック
で示すＤＬＬ逆拡散回路の回路ブロック図である。

【図６】図３に１つのブロックで示すデータ逆拡散回路
の作用説明図である。

【図７】図６の作用を実現した、図３に１つのブロック
で示すデータ逆拡散回路の回路ブロック図である。

【符号の説明】

１ 逆拡散装置 １１，１１＿０，１１＿１，１１＿２，… データ逆
拡散回路 １５ タイミング発生回路 １６ チャネル推定回路 １７ 逆回転回路 １８ ＤＬＬ逆拡散回路 １１３ 演算器 １１４ 加算器 １１５ セレクタ １１６＿０，１１６＿１，１１６＿２，１１６＿３…
レジスタ １１７，１１８ セレクタ １８１ 遅延回路 １８２，１８５，１８７ セレクタ １８３ 演算器 １８４ 加算器 １８６Ｅ，１８６Ｐ，１８６Ｌ レジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 時系列的に入力されてくる入力信号と発
   生させたコードとの間の自己相関演算により該入力信号
   から該コードに適合したデータを抽出する逆拡散装置に
   おいて、 前記入力信号と、複数種類のデータ抽出用コードそれぞ
   れとの間での、複数の自己相関演算を時分割的に行なっ
   て、複数種類のデータを抽出する自己相関演算部を備え
   たものであることを特徴とする逆拡散装置。
2. 【請求項２】 前記自己相関演算部が、 時間的な単位である１チップ内で、時分割的に、前記入
   力信号と、複数種類のデータ抽出用コードそれぞれとの
   間での、前記複数の自己相関演算それぞれのための各演
   算を行なう演算器と、 前記複数の自己相関演算それぞれの途中結果を格納して
   おく複数のレジスタと、 １チップ内で、時分割的に、前記複数の演算それぞれの
   各演算結果と、前記複数のレジスタの各格納値とを加算
   して該複数のレジスタそれぞれに再格納することによ
   り、前記複数の演算それぞれの各演算結果の、連続する
   複数のチップ間の各累積を求める加算器とを備えたもの
   であることを特徴とする請求項１記載の逆拡散装置。