JP2003332945A

JP2003332945A - Ｃｄｍａ復調器回路用共通データパスレーキ受信器

Info

Publication number: JP2003332945A
Application number: JP2003129280A
Authority: JP
Inventors: Stefano Cervini; セルビーニステファノ
Original assignee: ST MICROELECTRONICS Inc; STMicroelectronics lnc USA
Current assignee: ST MICROELECTRONICS Inc; STMicroelectronics lnc USA
Priority date: 2002-05-07
Filing date: 2003-05-07
Publication date: 2003-11-21
Also published as: EP1361670B1; US7103091B2; US20030210733A1; EP1361670A1; DE60321506D1

Abstract

(57)【要約】【課題】拡散スペクトル信号を復調する場合に使用さ
れるレーキ受信器を改善する。【解決手段】ＣＭＤＡ復調器のレーキ受信器用のアー
キテクチャが信号処理用の共通データパスを使用する。
この共通データパスは、冗長な計算を回避し、回路空間
を減少させ且つ電力消費を減少させるために全てのチャ
ンネル（物理的チャンネルか又は物理的チャンネル内の
伝播経路のいずれか）によって共用される。復調用の共
通データパスの共用は、時分割態様で行われ、各チャン
ネルはデータパスに対して逐次的なアクセスが与えられ
て、与えられた機能（例えば、デスクランブル、逆拡
散、デローテーション、デスキュー累算）の全て又は一
部を実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトル拡散通
信に関するものであって、更に詳細には、レーキ受信器
用の信号処理操作及び該操作を実施するための集積回路
チップに関するものである。

【０００２】

【従来の技術】多数のマルチアクセス技術が従来公知で
ある。例えば、多数のユーザの間での無線通信は、現
在、例えば、時分割多重接続（ＴＤＭＡ）、周波数多重
接続（ＦＤＭＡ）、符号分割多重接続（ＣＤＭＡ）技術
を使用しており、それらは多数のユーザが制限された通
信周波数スペクトルを共用することを可能とする。

【０００３】ＣＤＭＡ技術に対して現在かなりの注目が
払われており、該技術は、当業者によって、その他の多
重接続技術と比較して多数の利点を有するものとして考
えられている。これらの利点はＣＤＭＡ通信フォーマッ
トのワイドバンド即ち広帯域特性から得られるものであ
り、それは、ナローバンド即ち狭帯域ＴＤＭＡ及びＦＤ
ＭＡ技術と異なり、広い帯域にわたって信号エネルギを
拡散させる。このような態様で拡散することにより、周
波数スペクトルをより効果的に再使用して通信容量を増
加させることが可能である。更に、ＣＤＭＡシステム
は、無線地上通信チャンネルに問題を発生させるマルチ
パス及びフェーディングの一般的な問題に起因する実質
的な悪影響なしに動作する。実際に、ＣＤＭＡシステム
はマルチパス即ち複数個の経路の通信エネルギを捕獲す
るためにダイバーシティ合成器を使用することによりマ
ルチパス現象を利用し、従って、通信性能を向上させ
る。

【０００４】１つの通信チャンネルの２つの別個のパス
（経路）を復調するために、これら２つのパスの間の時
間オフセットを決定せねばならない。復調器を使用する
場合、ＣＤＭＡ受信器はオフセットのシーケンスを介し
てサーチを行い且つ対応する受信エネルギを測定する。
測定したエネルギがスレッシュホールドを超える場合に
は、該受信器はその特定のオフセットを表わす信号に対
して復調要素（当該技術分野において、レーキ受信器の
「フィンガー」とも呼称される）を割当てる。１つのチ
ャンネルに対する全てのパス即ち経路が決定され且つフ
ィンガーが割当てられると、これらのパス上の信号が夫
々のフィンガーによって復調され且つ各フィンガーから
出力される記号が加算されて通信信号を回復する。無線
地上通信チャンネルの経時変化特性からして、パス間の
相対的なオフセットが変化することが可能であり、且
つ、実際に、蓋然性があり、従って、レーキ受信器の個
別的なフィンガーはオフセット時間変化に追従し、調節
し且つ考慮する能力を有するものでなければならない。

【０００５】レーキ受信器のフィンガーの機能は、複数
個の伝播経路の非同期特性に起因して、互いに非同期で
ある。合成操作は単一のチャンネルの複数個のパスから
の同期記号が使用可能であることを必要とするので、典
型的に、各フィンガーから出力される記号データを一時
的に格納するためにバッファが使用される。与えられた
チャンネルに対して合成されるべき最後の記号がそれを
処理するフィンガー（即ち、最も遅延された伝播経路を
追従するフィンガー）から出力されると、バッファに格
納されている記号に関して合成操作が実施される。次い
で、バッファ内の位置が、その後に到着する記号を格納
するために開放され、且つ処理が繰返される。合成のた
めに異なる経路（パス）にわたって担持される関連する
記号を回収（累算）するこの操作は、当該技術におい
て、「デスキュー操作（ｄｅ−ｓｋｅｗｉｎｇ）」と呼
称される。従来のバッファを基礎としたデスキュー操作
については多数の認識されている欠点が存在している。
復調のために必要な計算は、局所的に、即ちレーキ受信
器のフィンガー内において実施される。そのために、フ
ィンガーの各々において実施される冗長な処理操作に起
因して計算を減少させることは不可能でないにしても非
常に困難である。更に、各フィンガーは非同期的な態様
でシーケンス発生要求を提出する。従って、異なるフィ
ンガーは異なる時間において同一のシーケンスを受取る
ための要求を繰返す。然しながら、フィンガーによって
使用されるシーケンスは同一であり、従って、該受信器
はシーケンス期間当たり１つを超えるシーケンスを発生
するために非効率的に動作する。これらの問題全ては、
実現が複雑であり且つ動作において電力を消費する受信
器となる。

【０００６】

【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、各フィンガーにおける復調計算の別個の局
所的な性能に対する必要性を除去した改良したレーキ受
信器及び復調方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】複数個のチャンネルを介
して送信された拡散スペクトル信号が、復調用データパ
スに沿って拡散スペクトル復調操作を実施することによ
り復調される。各チャンネルによる復調用データパスへ
のアクセスは、拡散スペクトル信号の各々に関する拡散
スペクトル復調操作の実施が時分割態様で発生するよう
に時分割を基礎として管理される。

【０００８】

【発明の実施の形態】図１を参照すると、本発明に基づ
いて構成されたレーキ受信機１０のブロック図が示され
ている。受信器１０は３個の主要なアーキテクチャコン
ポーネントを有しており、即ち制御器１２、シーケンス
発生器１４、データパス（経路）１６を有している。デ
ータパス１６は、チャンネル復調に関する演算及び論理
的計算を実施するために使用される。重要なことである
が、データパス１６は共用資源である。このことによ
り、この同一且つ単一のデータパス１６が、全ての通信
物理的チャンネル及びその中の通信パス（経路）に対す
る全ての復調計算を実施するために使用されることを意
味している。この目標を達成するために、データパス１
６は、マルチパスを復調し且つ記号データをデスキュー
操作する目的のために異なるチャンネルによって時分割
される。このような共用される単一のデータパス１６資
源を使用することは、取扱われ且つ操作されるべきデー
タの量を減少させることを可能とし、且つ実施せねばな
らない計算の量を減少させ且つ最適化させることを可能
とする。電力消費を減少させ且つ回路空間を減少させる
ことに関連するある操作上の利点も達成される。

【０００９】共用データパス１６の詳細について説明す
る前に、その操作の簡単な数学的説明を本発明の理解を
助けるために行う。ｐ^(c)をチャンネルｃに割当てられ
るスクランブルシーケンスとする。ｑ^(c)をチャンネル
ｃに割当てられるチャンネル化（ＯＶＳＦ）シーケンス
とする。更に、ＭＯＣを受信器によって取扱うために存
在する物理的チャンネルの数を意味するものとする（例
えば、ｃは１乃至ＮＯＣの範囲である）。ｆをチャンネ
ルｃ内の適宜のパス（経路）を意味するものとする。Ｎ
ＯＰをチャンネル内の伝播経路の数を意味するものとす
る（例えば、ｆは１乃至ＮＯＰの範囲である）。又、ｕ
^(c)をチャンネルｃに対するスクランブルシーケンスと
チャンネル化シーケンスの積とする（ｕ^(c)：＝ｐ^(c)・
ｑ^(c)）。ｕ^(f,c)をｆ伝播経路の遅延に起因するシーケ
ンスｕ^(c)の変換を意味するものとする（ｕ^(f,c)（ｎ）
＝ｕ^(c)（ｎ＋ｔ（ｆ）））。

【００１０】更に、τ_fをサンプリング期間に対して量
子化されている最も速い受信経路に関しての伝播経路ｆ
の遅延を意味するものとする。遅延τ_fは複数個のチッ
プの整数ｔ＋１個のチップの１部分φとして表わすこと
が可能であり、従ってτ_f＝ｔ_f＋φ_fである。ｄ^phをチ
ップ期間に関して位相ｐｈにおいてサンプリングした受
信データシーケンスとする（尚、ｐｈ＝０は任意に設定
され且つｐｈは０乃至チップ当たりのサンプル数（ＮＯ
ＳＰＣ）−１の範囲である）。従って、データシーケン
スｄ^ph(f)は、その位相オフセットがその伝播経路ｆに
対する遅延に対応するシーケンスのことを意味してい
る。更に認識すべきことであるが、ＮＯＳＰＣはデータ
シーケンスｄのサンプリングレートを一般化させるため
に定義されている（例えば、ＮＯＳＰＣ＝１は１Ｘチッ
プレートに対応しており、ＮＯＳＰＣ＝２は２Ｘチップ
レートに対応しており、以下同様である）。更に、ｐｈ
（ｆ）＝φ_f・ＮＯＳＰＣである。

【００１１】図２は多数のパス（経路）ｆを有する与え
られたチャンネルｃ_iの復調に対する基本的な操作のチ
ェーンを示している。全ての線及び矢印は、チャンネル
化シーケンスｑがスカラー信号である点を除いて、複素
数値信号を示している。理解されるように、各パス即ち
経路に対する受信信号を処理する場合に、デスクランブ
ル（ｄｅ−ｓｃｒａｍｂｌｉｎｇ）操作、逆拡散（ｄｅ
−ｓｐｒｅａｄｉｎｇ）操作、デローテーション（ｄｅ
−ｒｏｔａｔｉｏｎ）操作及び合成（即ち累算）操作が
実施されねばならない。最初の３つの操作は各パスｆに
関して個別的に実施されるが、最後の操作は全てのパス
即ち経路にわたって集約的に実施される。演算的な観点
からは、デスクランブル操作は、受信データシーケンス
ｄ（複素数）とスクランブルシーケンスｐ（複素数）と
の間で実施される複素数値内積操作である。逆拡散操作
は受信データシーケンスｄ（複素数）とチャンネル化シ
ーケンスｑ（スカラー）の複素数値スカラー積である。
デローテーション操作はデスクランブルし且つ逆拡散し
た出力と伝播経路ｆのチャンネル推定ｃ^(f)（ここで
は、ｃｈｅｓｔとも呼称する）との複素数値乗算であ
る。合成操作は、パス即ち経路ｆの各々にわたってデロ
ーテーション操作した出力記号ｚ（複素数）を累算する
ことによって実施されそのチャンネルに対して出力され
る記号ｚを発生する。

【００１２】図３は本発明に対する共用データパス１６
における結合させた逆拡散及びデスクランブル操作に対
するブロック図を示している。これは単一のチャンネル
ｃ₁及び単一のパスｆ₁に対する処理を示しているが、デ
ータパス１６によって実施されるここに例示した操作は
任意のチャンネル及びパスに対して有効なものであるこ
とを理解すべきである。この結合した操作は長さ４のＭ
スカラー積の結合を介して達成される。この場合には、
長さ４のスカラー積はチャンネルの復調に対する基本的
なオペレーターである。４個のサンプルのブロックが入
力データシーケンスｄからフォーマットされ、断続的に
ｕとのスカラー積へパスされる。理解されるように、図
３における例示は機能的な表現である。回路における例
示した機能の実現は、好適には、出力シーケンスｙの各
値に対して単一のスカラー積をＭ回使用するに過ぎな
い。この例示において、結合された操作が単一のパスｆ
に対してのみ実施されることを示しているように、受信
データシーケンスｄの逆拡散及びデスクランブル操作を
完了するためにはチャンネルｃにおける各パスに対して
この操作を繰返さねばならない。

【００１３】４サンプルブロックのデータレートを最小
に維持するために、全てのチャンネルに対して共通の単
一ブロックフォーマットが好適に使用される。このこと
は、伝播経路ｆの遅延がどのようなものであろうとも全
てのチャンネルに対して同一のブロックを使用すること
を意味している。従って、あるチャンネルがブロックの
境界と整合していない伝播経路を有するというあるイン
スタンスが存在する。この場合に、２つの部分的なスカ
ラー積（各々が４未満のサンプル長）、即ち１つがデー
タシーケンスの前端にあり且つ１つがデータシーケンス
の後端にある点が、他の完全な長さ（４に等しいサンプ
ル長）のスカラー積に加えて、且つそれと加算されて実
施されねばならない。

【００１４】図３の結合した逆拡散及びデスクランブル
操作は、単一ブロックフォーマットでのこの不整合を考
慮するために図４に示した態様で修正することが可能で
ある。この例示は単一チャンネルｃ₁及び単一パスｆ₁に
対しての処理を示す物であるが、データパス１６によっ
て実施される例示した操作は任意のチャンネル及びパス
に対して有効なものであることを理解すべきである。２
つの部分的な積は以下に定義するような夫々の長さＡ及
びＢを有している。

【００１５】Ａ＝ｔ（ｆ）ｍｏｄ４Ｂ＝４−ｔ（ｆ）ｍｏｄ４図示例における｜Ｎ｜₄をＮ未満の４の最大の倍数を示
すものとする（例えば、｜２９｜₄＝２８）。これら２
つの部分的スカラー積の最も内側のもの（参照番号１
１）は、現在の出力記号ｙ（参照番号１５）に貢献する
項ｙ₁及びｙ₂を発生する。一方、これら２つの部分的ス
カラー積の最も外側のもの（参照番号１３）は、前の記
号（参照番号１７）及びその後の記号（参照番号１９）
に夫々貢献する記号を発生する。この場合にも、図示例
では単一のパスｆに対してのみ結合した操作が実施され
ているが、この操作は受信データシーケンスｄの逆拡散
及びデスクランブル操作を完了するためにチャンネルｃ
における各パスに対して繰返されねばならない。

【００１６】図３及び４に示した表現が与えられると、
長さ４のスカラー積の実施は、図５に示したスカラー積
実現例を使用して共用態様で実施することが可能であ
る。この実現例は、単一ブロックフォーマット化に対す
るデータシーケンスの整合に基づいて必要に応じて全長
スカラー積が発生されるか又は２つの部分的な長さのス
カラー積が発生されるかであるように動作すべく構成さ
れている。どの積が発生されるかの決定は、Ａ′の入力
値によってなされる。Ａ′＝１である場合には、２つの
部分的長さスカラー積が２０及び２４において発生さ
れ、上述した如く長さＢに対する２０における第一部分
積（ｄ及びｕの）は出力２２において発生され（ＡＤＤ
２）、且つ上述した如く長さＡに対する２４における第
二部分積（ｄ及びｕの）は２８において発生され且つ出
力２６に対する入力アキュムレータ値（ＡＣＣ）へ加算
２９される（ＡＤＤ１）。Ａ′＝０である場合には、２
４において第一部分積（ｄ及びｕの）によって出力２２
は発生されることはなく、その代わりに、２０及び２４
における積が結合して２８において全長スカラー積（ｄ
及びｕの）を発生し、それは出力２６に対して入力アキ
ュムレータ値（ＡＣＣ）へ加算２９される（ＡＣＣ
１）。

【００１７】従って、理解されるように、スカラー積実
現例は、Ａ′＝１である場合に、図４に示したように内
側及び外側の部分積を発生すべく機能し、それらは現在
の出力記号ｙ（参照番号１５）、前の記号（参照番号１
７）及び／又はその後の記号（参照番号１９）に必要に
応じて貢献する。

【００１８】図５のスカラー積実現例は、全てのチャン
ネルｃを復調するために時分割態様で有益的に使用する
ことが可能である。該実現例は、記号毎にＭ回（伝播経
路ｆの遅延がブロック整合されている場合）か又は記号
当たりＭ＋１回（伝播経路ｆの遅延がブロック整合され
ていない場合）のいずれかで１つのチャンネルによりア
クセスされる。後者の場合には、１つのチャンネルによ
る２つのアセクス（記号当たり最初と最後）は前の記号
及びその後の記号に対してもデータを発生する（２つの
部分積に対し）。上述したように、復調されるべき全て
のチャンネルに対して同一のデータブロックが使用さ
れ、且つそのために、該実現例は第一チャンネルにより
アクセスされ、次いで再度第一チャンネルで使用するた
めにリターンする前に全てのその他のチャンネルにより
逐次的にアクセスされる。これらのＭ又はＭ＋１回のア
クセスは連続的なもの又は不連続的なものとすることが
可能である。これにより、該チャンネルは記号の発生を
完了するためにＭ又はＭ＋１連続的な回数に対しアクセ
スし且つ使用することが可能であり、又は、別法とし
て、且つ本発明に基づいて好適には、該チャンネルはＭ
又はＭ＋１回のアクセスを個別的に及び別個に（不連続
的）行うことが可能である。いずれの場合においても、
処理用資源への時分割アクセスが複数個のチャンネルに
関して行われる。

【００１９】上述したように、任意のチャンネルにおけ
る復調のステータスは、スカラー積実現例への入力値Ａ
ＣＣ及びＡ′によって与えられる。異なるチャンネルが
時分割態様で該実現例へアクセスさせるために、入力に
関して制御が注意深く行われねばならず、且つＡＣＣ及
びＡ′の正しい値が現在該実現例へアクセスしているチ
ャンネルに対して適時に供給されねばならない。ことこ
とを、１つのチャンネルの単一パスに関連する図５のス
カラー積実現例へのアクセスのシーケンスを示す図６に
例示してある。２つのデータブロックの間の境界に対応
する最初のアクセス３０（１）において、Ａ＝１及びス
カラー積実現例が２つの部分的スカラー積を計算し、そ
のうちの１つは入力ＡＣＣ値（ここでは、ＳＹＭとも呼
称する）へ加算されて参照番号３５において出力記号値
（記号ｎ−１）を発生し、且つ別の１つは参照番号３１
において次の記号値（記号ｎ）の第一成分として出力さ
れる。

【００２０】そのパス（経路）に関して次のアクセス３
０（２）が発生する前に、図５のスカラー積実現例は、
逆拡散及びデスクランブル操作を実施するためにその他
のパス及びその他のチャンネルによって共用し且つ使用
することが可能である。将来の計算が正確に実施される
ことを確保するために、次のｎの第一成分に対する部分
的スカラー積出力（参照番号３１における）は保存さ
れ、次いで、そのパスが再度スカラー積実現例へのアク
セスを有する時に検索されねばならない。この出力３１
に関する保存操作は前に格納された保存されているＡＣ
Ｃを上書きし且つクリアする。

【００２１】そのパスに対する該チャンネルによる次の
アクセス３０（２）の場合に、Ａ＝０及びＡＣＣ値（上
述した如くに保存された）が検索される。次いで、該ス
カラー積実現例が全長スカラー積を計算し、それは入力
ＡＣＣ値（参照番号３１におけるアクセス３０（１）か
ら発生された記号ｎの第一成分）へ加算されて次の記号
値（記号ｎ）の累算成分を発生する。この累算成分出力
（参照番号３３における）も保存されねばならず、一方
該スカラー積実現例はその他のチャンネル及びパスのア
クセスに関連して共用され且つ使用される。

【００２２】前述したアクセス３０は、そのパスに対し
てＭ＋１番目のアクセス３０（Ｍ＋１）がなされるま
で、その他のチャンネル及びパスについて共用した態様
で繰返す。各このような処理の完了時に、出力累算成分
出力３３が保存され、次いでＡＣＣ入力として処理用に
使用するために検索される。この点において、再度２つ
のデータブロックの間の境界に対応して、Ａ＝１及び該
スカラー積実現例が２つの部分的スカラー積を計算し、
そのうちの１つが入力ＡＣＣ値（前のアクセス３０
（Ｍ）からの参照番号３３）へ加算されて参照番号３５
において出力記号値（記号ｎ）を発生し、且つそのうち
の別の１つが参照番号３１において次の記号値（記号ｎ
＋１）の第一成分として出力される。

【００２３】結論として、結合させたデスクランブル及
び逆拡散操作の結果は出力シーケンスｙ^(f,c)によって
表わされる。再度図２を参照すると、この操作は以下の
ような２つの形態を取ることが可能である。

【００２４】

【数１】

【００２５】及び、

【数２】

【００２６】与えられたパスに対して式（１）及び
（２）に従って図５−６のスカラー積実現例によって発
生された記号ｙは、次に、デローテーション処理し、次
いでその他のパスに対する記号と累算させることが必要
である（図２参照）。次に、図７を参照すると、本発明
に基づくデローテーション（ｄｅ−ｒｏｔａｔｉｏｎ）
及びアキュムレーション（ａｃｃｕｍｕｌａｔｉｏｎ）
即ち累算実現例が示されている。前述したように、デロ
ーテーションはその記号が属する伝播経路のチャンネル
推定（ｃｈｅｓｔ）との記号（図６からの参照番号３
５）の複素数値乗算４０が関与する。アキュムレータ４
２（ＣＯＭとして呼称し、且つアキュムレータ４６の集
合から選択される）がデローテーション乗算４０（フィ
ードバックを使用）から出力される記号ｚを合成させる
加算器４４からの入力を受取る。

【００２７】結合させた図５−７を使用して、共用型デ
ータパス１６は図８Ａのブロック図によって表わすこと
が可能である。データパス１６は記号積分ステージ５０
（図５のスカラー積実現例から構成されている）及び記
号合成ステージ５２（図７のデローテーション及び累算
実現例から構成されている）を有している。前述したよ
うに、データパス１６はチャンネルｃの全てによって時
分割態様で占有されている。データパス１６へアクセス
するためのチャンネル識別（ＩＤ）は、物理的チャンネ
ルｃ及びその伝播経路ｆによって定義される。データパ
ス１６へのアクセスは、４個のチップ毎に一度繰返すパ
ターンで行われる（その場合に、４チップ期間が「タイ
ムスロット」と呼称され且つ２つの異なるチャンネルに
よるデータチャンネルへの２つの連続するアクセスの間
の期間は「時間単位」と呼称される）。１つのチャンネ
ルの復調は、典型的に、その複数個の経路に起因して複
数個のタイムスロットにわたってスパンする。従って、
理解されるように、あるチャンネルに対する復調のため
の計算は不連続的である。不連続性の後に計算を再開す
ることが可能であるためには、該計算のステータスを特
定し且つ同一のチャンネルがデータパス１６へアクセス
する次の時にそのステータスを検索することが可能であ
ることが必要である。データパス１６へアクセスする場
合に、そのチャンネルに対するステータスによって決定
されるような適切なデータが該データパスを介して経路
付けされ且つ取扱われる。

【００２８】データパス１６は記号積分ステージ５０を
Ｍ回検索し、次いで、Ｍ個の期間ごとに一度記号合成ス
テージ５２をイネーブルさせることによりチャンネルの
アクセス要求を実行する。従って、データパス１６が１
つのチャンネルに対して割当てられる任意の時間におい
て、記号積分又は記号合成のいずれかの操作が実施され
る。

【００２９】記号積分は、参照番号２８における全長ス
カラー積（Ａ′＝０で）を計算し且つその積をアキュム
レータＳＹＭ値内に格納されている前に計算した積値へ
加算してアキュムレータＳＹＭ内に格納される累算した
記号出力２６を発生することにより記号積分ステージ５
０により実施される。この加算操作が現在計算された積
ではなく前に格納した積累算と実施されることを確保す
るために遅延要素５４が設けられている。この記号積分
操作は図８Ｂに例示しており、その場合に、データパス
１６の活性化された部分は太線で示してある。図６に関
して図８Ｂの操作は、アクセス３０（２）乃至３０
（Ｍ）におけるスカラー積実現例により実施される操作
を表わしている。前述したように、図８Ｂの例示は、各
アクセス３０に対して図６において上述したように、１
つのチャンネル（物理的チャンネル及び／又は伝播経
路）によるデータパスへの単一のアクセスを表わしてお
り、且つ各チャンネルに対して複数個の図８Ｂの操作が
必要とされ、更に、処理用資源は時分割されねばならな
いので、与えられたチャンネルに対して相次ぐ操作の間
においてその他のチャンネルに対し複数個の図８Ｂの操
作が発生する。

【００３０】チャンネルｃの各データパスに関してＭ記
号積分を完了した後に、記号合成ステージ５２によって
記号合成が実施される。然しながら、最初に、アクセス
３０（Ｍ＋１）に対して、Ａ＝１の記号積分に注意する
と、２つの部分的スカラー積が計算される。最初のもの
（参照番号３１）は新たな記号積分の開始としてアキュ
ムレータＳＹＭ内にロードされる。２番目のもの（参照
番号２８）は２９において前に格納した積累算ＳＹＭ
（アクセス３０（Ｍ）から）へ加算されて記号ｚとして
出力３５へ供給される。これがチャンネルｃの最初のパ
スｆである場合には、その出力３５の記号ｚは記号合成
ステージ５２により捕獲され、参照番号４０における乗
算によりデローテーション処理され且つアキュムレータ
４２ＣＯＭ内に格納される（実効的に加算器４４をバイ
パスする）。第一パスに対するこの記号積分及び合成操
作を図８Ｃに例示してあり、その場合に、データパス１
６の活性化される部分は太線で示してある。図６に関し
ての図８Ｃの操作は、アクセス３０（１）及び３０（Ｍ
＋１）におけるスカラー積実現例により実施される操作
を表わしている。再度、前述したように、図８Ｃの例示
は、各アクセス３０に対する図６において前述したよう
に、１つのチャンネル（物理的チャンネル及び／又は伝
播経路）によるデータパスへの単一のアクセスのみを表
わしており、且つ各チャンネルに対して複数個の図８Ｃ
の操作が必要であり、更に、処理用資源が時分割されね
ばならないので、与えられたチャンネルに対する相次ぐ
操作の間でその他のチャンネルに対して複数個の図８Ｃ
の操作が発生する。

【００３１】次に、記号積分ステージ５０における図８
Ｃの操作がパスｆの各々に対して繰返され、対応する記
号出力ｚが記号合成ステージ５２により捕獲され、デロ
ーテーション処理され（参照番号４０）且つそのパスに
対してアキュムレータ４２ＣＯＭから得られる前に格納
され且つ累算された値へ４４において加算される。この
加算操作が現在計算された記号ではなく前に格納された
記号累算と実施されることを確保するために遅延要素５
６が設けられている。その後のパスに対するこの記号合
成操作を図８Ｄに例示してあり、その場合、データパス
１６の活性化される部分は太線で示してある。この場合
も、前述した如く、図８Ｄの例示は、単に、１つのチャ
ンネル（物理的チャンネル及び／又は伝播経路）による
データパスへの単一のアクセスを表わしており、各チャ
ンネルに対して複数個の図８Ｄの操作が必要であり、更
に、処理用資源は時分割されねばならないので、与えら
れたチャンネルに対する相次ぐ操作の間でその他のチャ
ンネルに対して複数回の図８Ｄの操作が発生する。

【００３２】上述したように、任意の特定のチャンネル
アクセスにおいてデータパス１６により実施されるべき
操作の選択は、そのチャンネルの計算ステータスに依存
する。現在のステータスに鑑みこの操作を制御するため
に有限状態マシン（ＦＳＮ）を定義することが可能であ
る。該マシンは該チャンネルの各々に対して実施される
べき操作のシーケンスを記述する。各チャンネルに対し
て１組の状態変数が使用され、且つチャンネルアクセス
の適切なステータスを反映し、実施されるべき適切な操
作を選択するために操作期間中に動的にアップデートさ
れる。

【００３３】１つのチャンネルがデータパス１６へアク
セスする任意の時刻において、該チャンネルの計算状態
が検索され且つコードシーケンス（スクランブルコード
及びチャンネル化コード）に対する適切なデータが入力
される（シーケンスｕとして）。次いで、該チャンネル
の現在の状態により、データパス１６により正しい操作
が実施される。これらの操作は有限状態マシンの使用に
基づいて制御器１２（図１参照）により制御される。機
能的には、これらの操作は以下の手順を実行するデータ
パス割当て操作を反映する。

【００３４】※アクセスが割当てられるチャンネルに対
して適切なコード（シーケンスｕ）をデータパスへ供給
する； ※そのアクセスするチャンネルに対して計算状態を検索
する； ※ＣＯＭ及びＳＹＭアキュムレータとして割当てられる
べき適切なアキュムレータを選択し、尚累算される記号
に関連する出力は格納されるか又は検索される。

【００３５】全体的な挙動は、タイムスロット毎に実行
される繰返し手順により記述することが可能であり且つ
図９に例示してある。ステップ８０において、ＮＯＣ物
理的チャンネルのうちの１つが選択される。その選択さ
れた物理的チャンネルに対して、ＮＯＰパスのうちの１
つがステップ８２により選択される。その選択されたチ
ャンネル／パスに対して、ステップ８４において処理す
るためにデータパスが割当てられる。次いで、選択され
たチャンネル／パスの現在の状態がステップ８６におい
て検索される。現在の状態が、決定ステップ８８におい
て決定されるように、記号積分である場合には、図８Ｂ
に示したような記号積分操作がステップ９０において実
施され且つ現在の状態情報がこの操作の完了を反映する
ためにアップデートされる。注意すべきことであるが、
全ての適切なＳＹＭ／ＣＯＭアキュムレータ、入力シー
ケンスｄ及びシーケンスｕ情報が記号積分操作の実施に
関連してロードされる。次いで、そのパスはステップ９
２においてインクリメントされ且つ本プロセスはステッ
プ８２へ復帰して次のパスを選択する。決定ステップ８
８が、現在の状態は記号積分ではないことを表わす場合
には、それは記号合成のはずであり且つ本プロセスは、
次に、決定ステップ９４において、現在のパス（ステッ
プ８２）がステップ８０で選択した物理的チャンネルに
対する第一パス（パス＃１）であるか否かを判別する。
そうである場合には、図８Ｃに示したような記号合成操
作がステップ９６において実施され且つ現在の状態情報
がアップデートされてこの操作の完了を反映させる。そ
うでない場合には、図８Ｄに示したような記号合成操作
がステップ９８において実施され且つ現在の状態情報が
アップデートされてこの操作の完了を反映させる。いず
れの場合においても、注意すべきことであるが、全ての
適切なＳＹＭ及びＣＯＭアキュムレータ、入力シーケン
スｄ、シーケンスｕ及びｃｈｅｓｔ情報が記号合成操
作の実施に関連してロードされる。その後に、そのパス
がステップ９２においてインクリメントされ且つ本プロ
セスはステップ８２へリターンして次のパスを選択す
る。各ステップ９２に続いて、ステップ１００におい
て、与えられた物理的チャンネルに対する最後のパスが
処理されたか否かの判別がなされる。そうでない場合に
は、本プロセスは前述した如くステップ８２へ移行す
る。そうである場合には、パスがリセットされ（第一パ
スへ復帰）且つチャンネルがステップ１０２においてイ
ンクリメントされ、本プロセスはステップ８０へリター
ンして次の物理的チャンネルを選択する。

【００３６】次に、図１０を参照すると、データパス１
６の構成に対するブロック図が示されている。データパ
ス１６は前計算ブロック１２０、データレジスターファ
イルブロック１３０、オペランド選択ブロック１４０、
複素数加算器ブロック１５０、複素数乗算器ブロック１
７０、アキュムレータブロック１９０から構成されてい
る。前計算ブロック１２０は、データレジスターファイ
ルブロック１３０へ入力を供給すべく接続されており、
データレジスターファイルブロック１３０は制御器１２
からの入力も受取る。データレジスターファイルブロッ
ク１３０は、オペランド選択ブロック１４０へ入力を供
給すべく接続されており、オペランド選択ブロック１４
０はシーケンス発生器１４からの入力も受取る。オペラ
ンド選択ブロック１４０は複素数加算器ブロック１５０
へ入力を供給すべく接続されており、複素数加算器ブロ
ック１５０はアキュムレータブロック１９０からの入力
も受取る。複素数加算器ブロック１５０は複素数乗算器
ブロック１７０及びアキュムレータブロック１９０の両
方へ入力を供給する。最後に、複素数乗算器ブロック１
７０はアキュムレータブロック１９０へも入力を供給
し、アキュムレータブロック１９０は制御器１２からの
入力も受取る。

【００３７】次に、図１１を参照すると、図１０に示し
たデータパス１６における前計算ブロック１２０のブロ
ック図が示されている。ブロック１２０は受取ったサン
プルデータシーケンスｄの実数成分（ＲＥ）及び虚数成
分（ＩＭ）の両方を受取り、次いでスカラー積を計算す
る場合に使用されるある予備的なデータ（ＳＵＭ及びＤ
ＩＦ）の値を計算する。より詳細に説明すると、ブロッ
ク１２０は、位相の任意の値及びコードシーケンスｕの
任意の値に対して次式の計算のための予備的なデータを
計算する。

【００３８】

【数２ａ】

【００３９】上述した説明から、定義上次式が成立す
る。

【００４０】

【数３】

【００４１】式（３）における加算の各項は以下の如く
に書くことが可能である。

【００４２】

【数３ａ】

【００４３】以下の表はｕ（ｋ）（尚、ｕはｕの上
にオーバーラインをつけたものと同じ意味である）及び
Ｕ₁，Ｕ₂，Ｕ₃，Ｕ₄をマッピングしたものである。

【００４４】

【表１】

【００４５】次式を定義することにより、

【数３ｂ】

【００４６】上述した式は以下のようになる。

【００４７】

【数３ｃ】

【００４８】次式の如く共通の項を定義することによ
り、

【数３ｄ】

【００４９】前述した式は以下のように還元させること
が可能である。

【００５０】

【数４】

【００５１】式（４）の利点は、項ＳＵＭ及びＤＩＦが
チャンネルに依存しないと言うことである。チャンネル
の役割は、単に、与えられた時間において計算されるべ
き適切なＳＵＭ又はＤＩＦ項を選択することである。計
算されるべき項の総数は、伝播経路が有する位相の数の
みに依存する。位相数の上限はチップ当たりのサンプル
数である。例えば、チップレートの４倍のサンプリング
レートの場合には、ブロック１２０が式（４）を使用し
且つ８個の値（ＳＵＭの１乃至４及びＤＩＦの１乃至
４）のみを計算する場合には、１チップだけ前進した
（時間ｋに対し）全てのチャンネル（例えば、最大で６
４）の復調を有することが可能である。従って、ブロッ
ク１２０はデータシーケンスｄの実数成分及び虚数成分
を受取る。操作１２２及び１２４は、実数成分及び虚数
成分から、夫々、Ａ^ph(h)（ｋ）及びＢ^ph(h)（ｋ）の値
を計算する。次いで、第一加算器１２６がＳＵＭ値を計
算し、且つ第二加算器１２８が上述した式に従ってＤＩ
Ｆ値を計算する。

【００５２】次に、図１２を参照すると、図１０のデー
タパス構成におけるデータレジスターファイルブロック
１３０のブロック図が示されている。データレジスター
ファイルブロック１３０は２個のレジスターバンクを有
している。ＳＵＭバンク１３２と呼称される第一バンク
は、前計算ブロック１２０から出力されるＳＵＭ値を格
納する。ＤＩＦバンク１３４と呼称される第二バンクは
前計算ブロック１２０から出力されるＤＩＦ値を格納す
る。バンク１３２及び１３４は読取操作及び書込操作の
両方のために別個に且つ独立的にアクセス可能である。
制御器１２へ接続されているアドレスバス１３６はデー
タレジスターファイルブロック１３０に対する読取アド
レス及び書込アドレスを担持する。該アドレスは、バン
ク１３２又は１３４のいずれがアクセスされているか
（読取又は書込のため）を特定し、且つＳＵＭ値及びＤ
ＩＦ値が関係するデータシーケンスｄのチャンネル及び
位相に関連するその中の特定の位置１３８を特定する。
新たな読取／書込アドレスが各サンプリング期間と共に
発生され、従ってデータレジスターファイルブロック１
３０における完全な組のアドレス位置３８は８チップ期
間毎に一度アクセスされる（即ち、タイムスロット
毎）。読取及び書込操作はバンクを使用し、例えば、バ
ンク１３２へＳＵＭ値を書込む場合には、ＤＩＦ値がバ
ンク１３４から読取られ、且つその逆も又真である。各
読取り操作の出力は４つの値である（４つのＳＵＭ
（０）−ＳＵＭ（３）の値か又は４つのＤＩＦ（０）−
ＤＩＦ（３））。

【００５３】次に、図１３を参照すると、図１０のデー
タパス構成におけるオペランド選択ブロック１４０のブ
ロック図が示されている。オペランド選択ブロック１４
０はバンク１３２／１３４から読み出された４つのＳＵ
Ｍ（０）−ＳＵＭ（３）の値及び／又は４つのＤＩＦ
（０）−ＤＩＦ（３）の値からなるデータレジスターフ
ァイルブロック１３０からの入力を受取る。インバータ
１４２はＳＵＭ（０）−ＳＵＭ（３）及びＤＩＦ（０）
−ＤＩＦ（３）の値に関して符号反転を実施する。オリ
ジナルの値及び反転を使用して、ベクトルＶ（ｎ）を以
下のご如くに定義することが可能である。

【００５４】Ｖ（ｎ）＝［ＳＵＭ（ｎ），−ＳＵＭ
（ｎ），ＤＩＦ（ｎ），−ＤＩＦ（ｎ）］尚、ｎ＝０，１，２，３４×２マルチプレクサ１４４（ｎ）が各ベクトルと関連
しており、マルチプレクサ１４４は、シーケンス発生器
１４（図１）から受取った選択信号（ＳＥＬ）の制御下
において、以下の如くに、ベクトルＶ（ｎ）から入力の
４つの値のうちの出力２つを選択すべく動作する。

【００５５】ｍｕｘ４×２［Ｖ（ｎ），ＳＥＬ］＝［ｘ
（ｎ），ｙ（ｎ）］尚、ｎ＝０，１，２，３選択信号ＳＥＬは３ビットワードであり、それは以下の
表に記載した態様で出力用にＳＵＭ及びＤＩＦ値を選択
するためのクロックレートでインクリメントする。

【００５６】

【表２】

【００５７】従って、４×２マルチプレクサ１４４
（ｎ）は１６×８マルチプレクサ１４６を形成し、それ
は以下の如くにして４つのベクトルＶ（ｎ）から入力１
６個の値のうちの出力８個の値を選択する。

【００５８】ｍｕｘ１６×８［Ｖ（０），Ｖ（１），Ｖ
（２），Ｖ（３）］＝［ｍｕｘ４×２（Ｖ（０）），ｍ
ｕｘ４×２（Ｖ（１）），ｍｕｘ４×２（Ｖ（２）），
ｍｕｘ４×２（Ｖ（ｎ））］８個の出力値はＯＰＥＲＡＮＤ（０，．．．，７）を有
しており、それは４つの複素数値を表わす（尚、４つの
値は実数部分であり且つその他の４つの値は虚数部分で
ある）。

【００５９】次に、図１４を参照すると、図１０のデー
タパス構成における複素数加算器ブロック１５０のブロ
ック図が示されている。複素数加算器ブロック１５０は
第一スカラー加算器１５２及び第二スカラー加算器１５
４を有している。第一スカラー加算器１５２はオペラン
ド選択ブロック１４０から出力されたオペランド（ＯＰ
ＥＲＡＮＤ）値の４つの実数部分とアキュムレータブロ
ック１９０から受取った現在のアキュムレータＳＹＭ値
１５８の実数部分１５６とを加算すべく動作する。第二
スカラー加算器１５４は、オペランド選択ブロック１４
０から出力されたオペランド（ＯＰＥＲＡＮＤ）値の４
つの虚数部分をアキュムレータブロック１９０から受取
った現在のアキュムレータＳＹＭ値１５８の虚数部分１
６０と加算すべく動作する。この操作の目的は、現在の
アキュムレータＳＹＭ値１５８（前の累算されたオペラ
ンド（ＯＰＥＲＡＮＤ）値を表わす）に対して新たな複
素数オペランド（ＯＰＥＲＡＮＤ）値を累算することで
ある。

【００６０】前述したように、この累算処理は任意のチ
ャンネルに対して独立的に繰返され、従って、オペラン
ド（ＯＰＥＲＡＮＤ）値及び現在のアキュムレータＣＯ
Ｍ値１５８の選択は、データパス１６へアクセスする現
在のチャンネル／パスに依存する。適切なオペランド
（ＯＰＥＲＡＮＤ）値の供給と適切な現在のアキュムレ
ータＣＯＭ値１５８の供給との間の共同作業を達成する
ために、制御器１２（図１）は、データパス１６へ現在
アクセスしているチャンネル／パスに基づいて（図９の
処理の実行により支配されて）、オペランド選択ブロッ
ク１４０及びアキュムレータブロック１９０からの出力
に対して適切な値を同時的に選択する。

【００６１】スカラー加算器１５２／１５４の各々は図
１５に示した内部構造を有している。各スカラー加算器
１５２／１５４は第一加算器１６２と第二加算器１６４
とを有している。第一加算器１６２は以下の操作のうち
のいずれか１つを選択的に実施することが可能である。

【００６２】

【表３】

【００６３】第二加算器１６４は以下の操作のうちのい
ずれか１つを選択的に実施することが可能である。

【００６４】ＡＤＤ２＝Ｂ＋Ｃ＋ＤＡＤＤ２＝Ｃ＋ＤＡＤＤ２＝Ｄ制御器１２（図１）から受取られる制御値（Ｓ）は以下
の表に示す態様でＡＤＤ１出力及びＡＤＤ２出力を共同
させる。

【００６５】

【表４】

【００６６】制御値Ｓ＝０である場合には、ＡＤＤ２出
力は存在しない。このことは、処理すべき新たなオペラ
ンド（ＯＰＥＲＡＮＤ）が存在する場合にはいつでも、
新たな計算のために第一加算器１６２を常に活性化させ
ることを可能とする。第二加算器１６４は二重累算が必
要とされる場合にのみ活性化され（Ｓ＝１，２，３）、
従って、計算が必要とされない限り稼動することが防止
される。

【００６７】合成器１６６が、第一スカラー加算器１５
２からのＲｅ（ＡＤＤ１）値と第二スカラー加算器１５
４から得られたＩｍ（ＡＤＤ１）値を合成させ且つＡＤ
Ｄ１ＯＵＴ値を発生するために設けられている。同様
に、別の合成器１６８が、第一スカラー加算器１５２か
らのＲｅ（ＡＤＤ２）と第二スカラー加算器１５４から
得られたＩｍ（ＡＤＤ２）とを合成させ且つＡＤＤ２Ｏ
ＵＴ値を発生するために設けられている。ＡＤＤ１ＯＵ
Ｔ及びＡＤＤ２ＯＵＴ値は受取ったデータシーケンスｄ
の完了した逆拡散及びデスクランブル処理を表わしてい
る。

【００６８】次に、図１６を参照すると、図１０のデー
タパス構成における複素数乗算器ブロック１７０のブロ
ック図が示されている。複素数乗算器ブロック１７０は
データシーケンスｄの完了した逆拡散及びデスクランブ
ル処理の結果として複素数加算器ブロック１５０から発
生される記号値をデローテーション操作を実施する。デ
ローテーション処理した記号はＣＯＭ値としてアキュム
レータブロック１９０内に格納するために複素数乗算器
ブロック１７０から出力される。次いで、複素数乗算器
ブロック１７０はパスの各々にわたってＣＯＭ値を累算
する機能を実施する。

【００６９】制御器１２（図１）から受取ったイネーブ
ル制御ビット（Ｅ）は、複素数乗算器ブロック１７０に
よって実施される操作を定義する。Ｅ＝０である場合に
は、その記号とｃｈｅｓｔ値と乗算することによりそ
の記号をデローテーション処理し、次いで第一パスに対
する記号合成操作（図８Ｃに示したように）がそのデロ
ーテーションした記号に関して実施される。一方、Ｅ＝
１である場合には、その記号をｃｈｅｓｔ値と乗算さ
せることによりその記号を再度デローテーション処理す
るが、次いで、残りのパスに対する記号合成操作（図８
Ｄに示したように）をデローテーション処理した記号に
関して実施する。

【００７０】記号をデローテーション処理するための複
素数乗算は、以下のアルゴリズムに従って乗算器１７２
によって実施される。

【００７１】

【数４ａ】

【００７２】次いで、Ｚ＝Ｒｅ｛Ｚ｝＋ｊＩｍ（ｚ）を
ＣＯＭ値としてアキュムレータブロック１９０内に格納
する。Ｒｅ｛Ｚ｝及びＩｍ（ｚ）の値を形成するために
必要な選択的な加算及び減算操作は加算器１７４を使用
して達成される。

【００７３】加算器１７４は、更に、マルチパス累算処
理を実施する。マルチプレクサ１７６はアキュムレータ
ブロック１９０からの累算されたＺ値１７８及びゼロ値
１８０を受取る。イネーブル制御ビット（Ｅ）が、これ
らの値のうちのどちらが更なる処理のために選択される
かを選択する。Ｅ＝０である場合には、これは第一パス
に関係するパス累算であり（図８Ｃ参照）、且つゼロ値
１８０がマルチプレクサ１７６によって選択され且つ加
算器１７４へ印加される（実数部分及び虚数部分におい
て）。然しながらＥ＝１である場合には、アキュムレー
タブロック１９０からの累算されたＺ値１７８（ＣＯ
Ｍ）がマルチプレクサ１７６によって選択され且つ加算
器１７４へ印加され（実数部分及び虚数部分において）
現在のパスに対するデローテーション処理されたＺ値へ
加算され、更に、与えられたチャンネルに対する記号値
を累算する。

【００７４】次に、図１７を参照すると、図１０のデー
タパス構成におけるアキュムレータブロック１９０のブ
ロック図が示されている。アキュムレータブロック１９
０は、逆拡散及びデスクランブル操作において使用され
た中間ＳＹＭ値を格納するために記号積分操作（図８Ｂ
参照）に対して使用される第一アキュムレータバンク１
９２を有している。このアキュムレータバンク１９２
は、複素数加算器ブロック１５０によって発生されたＡ
ＤＤ１ＯＵＴ及びＡＤＤ２ＯＵＴの値を受取り且つ複素
数加算器ブロックへ入力されるＳＹＳＡＣＣ値を供給
する。アキュムレータブロック１９０は、更に、第二ア
キュムレータバンク１９４を有しており、それは該チャ
ンネルの複数個のパスにわたって該記号の累算において
使用される中間ＣＯＭ値を格納するために記号合成操作
（図８Ｃ及び８Ｄ参照）のために使用される。制御器１
２へ接続されているアドレスバス１９６は、アキュムレ
ータブロック１９０、より詳細には、その中のバンク１
９２及び１９４に対する読取アドレス及び書込アドレス
を担持する。これらのアドレスは、バンク１９２又は１
９４のどちらがアクセスされるか（読取又は書込のた
め）を特定し且つデータの取扱いのために使用されるそ
の中の特定の位置１９８を特定する。これらのアドレス
は、記号積分及び記号累算操作を実施する目的のため
に、中間データ（ＳＹＳ及びＣＯＭ）をどこに格納すべ
きか及び／又はどこから検索すべきかを特定するために
現在データパス１６をアクセスしているチャンネル／パ
スに基づいて発生される。

【００７５】図１の復調器は、好適には、集積回路とし
て実現される。一方、図１の復調器の一部を集積回路と
して実現することが可能である。更に、該復調器の各部
分はそれ自身の集積回路を有することが可能であり、一
群の集積回路が復調機能用のチップセットを形成するこ
とが可能である。更に、図１の復調器の全て又は一部を
ソフトウエアで、又はファームウエアで、又はそれら両
者の組合わせで実現することが可能である。

【００７６】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】本発明に基づくレーキ受信器を示した概略ブ
ロック図。

【図２】多数のパスを具備する与えられたチャンネル
の復調用の基本的操作のチェーンを示した概略図。

【図３】本発明に基づく結合させた逆拡散及びデスク
ランブル操作を示した概略ブロック図。

【図４】本発明に基づく不整合データに対する結合さ
せた逆拡散及びデスクランブル操作を示した概略ブロッ
ク図。

【図５】本発明に基づくスカラー積実現例を示した概
略ブロック図。

【図６】結合させたデスクランブル及び逆拡散操作を
実施するために図５のスカラー積実現例に対してなされ
る相次ぐアクセスを例示した概略図。

【図７】本発明に基づくデローテーション及びアキュ
ムレーション（累算）実現例を示した概略図。

【図８Ａ】共用型データパスを示した概略ブロック
図。

【図８Ｂ】スペクトル拡散信号を復調するための処理
操作における図８Ａの共用型データパスの使用状態を示
した概略図。

【図８Ｃ】スペクトル拡散信号を復調するための処理
操作における図８Ａの共用型データパスの使用状態を示
した概略図。

【図８Ｄ】スペクトル拡散信号を復調するための処理
操作における図８Ａの共用型データパスの使用状態を示
した概略図。

【図９】データパス操作に対する繰返し手順を例示し
たフローチャート。

【図１０】データパスの構成を示した概略ブロック
図。

【図１１】図１０のデータパス構成における前計算ブ
ロックを示した概略ブロック図。

【図１２】図１０のデータパス構成におけるデータレ
ジスターファイルブロックを示した概略ブロック図。

【図１３】図１０のデータパス構成におけるオペラン
ド選択ブロックを示した概略ブロック図。

【図１４】図１０のデータパス構成における複素数加
算器ブロックを示した概略ブロック図。

【図１５】図１４の複素数加算器ブロック内において
使用されるスカラー加算器用の内部構成を示した概略ブ
ロック図。

【図１６】図１０のデータパス構成における複素数乗
算器ブロックを示した概略ブロック図。

【図１７】図１０のデータパス構成におけるアキュム
レータブロックを示した概略ブロック図。

【符号の説明】

１０レーキ受信器１２制御器１４シーケンス発生器１６データパス

フロントページの続き (72)発明者ステファノセルビーニアメリカ合衆国，カリフォルニア 92037，ラホーラ，ビアマロルカドライブ 8548，ナンバーイー. Ｆターム(参考） 5K022 EE02 EE14 EE32

Claims

【特許請求の範囲】

【請求項１】物理的チャンネルを介して送信され且つ
複数個の伝播経路に対応する複数個のインスタンスで受
信したスペクトル拡散信号を復調する復調器において、スペクトル拡散復調操作を実施すべく動作可能な復調用
データパス、時分割態様で前記スペクトル拡散信号のインスタンスの
各々に関してスペクトル拡散復調用操作を実施するため
に前記復調用データパスへの時分割アクセスを管理すべ
く動作可能な制御システム、を有していることを特徴と
する復調器。
【請求項２】請求項１において、前記復調用データパ
スがデスクランブル及び逆拡散機能を有しており、且つ
前記制御システムが、更に、時分割態様で前記スペクト
ル拡散信号のインスタンスの各々に関してデスクランブ
ル及び逆拡散操作を実施するために前記復調用データパ
スの前記デスクランブル及び逆拡散機能への時分割アク
セスを管理すべく動作することを特徴とする復調器。
【請求項３】請求項２において、前記復調用データパ
スが、更に、デローテーション機能を有しており、且つ
前記制御システムが、更に、時分割態様で前記スペクト
ル拡散信号のインスタンスの各々内の記号に関してデロ
ーテーション操作を実施するために前記復調用データパ
スの前記デローテーション機能への時分割アクセスを管
理すべく動作することを特徴とする復調器。
【請求項４】請求項３において、前記復調用データパ
スが、更に、記号累算機能を有しており、且つ前記制御
システムが、更に、物理的チャンネルに対する全ての伝
播経路から累算した記号を発生するために時分割態様で
前記スペクトル拡散信号のインスタンスの各々からデロ
ーテーション処理した記号に関しての累算操作を実施す
るために前記記号累算機能への時分割アクセスを管理す
べく動作することを特徴とする復調器。
【請求項５】請求項１において、本復調器が集積回路
として製造されていることを特徴とする復調器。
【請求項６】複数個のチャンネルを介して送信された
スペクトル拡散信号を復調する復調器において、スペクトル拡散復調操作を実施すべく動作可能な復調用
データパス、時分割態様で前記スペクトル拡散信号の各々に関してス
ペクトル拡散復調操作を実施するために前記復調用デー
タパスへの時分割アクセスを管理すべく動作可能な制御
システム、を有していることを特徴とする復調器。
【請求項７】請求項６において、前記復調用データパ
スによって実施される前記スペクトル拡散復調操作がデ
スクランブル及び逆拡散を包含しており、且つ前記制御
システムが、更に、時分割態様で前記スペクトル拡散信
号の各々をデスクランブル及び逆拡散するために前記復
調用データパスへの時分割アクセスを管理すべく動作す
ることを特徴とする復調器。
【請求項８】請求項７において、前記復調用データパ
スによって実施される前記スペクトル拡散復調操作が、
更に、デローテーションを包含しており、且つ前記制御
システムが、更に、時分割態様で前記スペクトル拡散信
号の各々内の記号をデローテーション処理するために前
記復調用データパスへの時分割アクセスを管理すべく動
作することを特徴とする復調器。
【請求項９】請求項８において、前記復調用データパ
スによって実施される前記スペクトル拡散復調操作が、
更に、各スペクトル拡散信号に対して複数個の伝播経路
からのデローテーション処理した記号を累算することを
包含しており、且つ前記制御システムが、更に、前記ス
ペクトル拡散信号の各々に対し全ての伝播経路からの累
算した記号を発生するために時分割態様で前記スペクト
ル拡散信号の各々内の伝播経路からデローテーション処
理した記号を累算するために前記復調用データパスへの
時分割アクセスを管理すべく動作することを特徴とする
復調器。
【請求項１０】請求項６において、本復調器が集積回
路として製造されていることを特徴とする復調器。
【請求項１１】請求項６において、前記複数個のチャ
ンネルが複数個の物理的チャンネルであることを特徴と
する復調器。
【請求項１２】請求項６において、前記複数個のチャ
ンネルが複数個の物理的チャンネルの各１つ内の複数個
の伝播経路であることを特徴とする復調器。
【請求項１３】物理的チャンネルを介して送信され且
つ複数個の伝播経路に対応する複数個のインスタンスで
受信されたスペクトル拡散信号を復調する方法におい
て、単一の復調用データパスに沿って前記受信したスペクト
ル拡散信号に関してスペクトル拡散復調操作を実施し、時分割態様で前記スペクトル拡散信号のインスタンスの
各々に関しスペクトル拡散復調操作を実施するために前
記復調用データパスへの時分割アクセスを管理する、上
記各ステップを有していることを特徴とする方法。
【請求項１４】請求項１３において、前記実施するス
テップが、デスクランブル及び逆拡散を行うステップを
有しており、且つ前記管理するステップが、前記デスク
ランブル及び逆拡散ステップの実施のために時分割態様
で前記単一の復調データパスに対して前記スペクトル拡
散信号のインスタンスの各々の時分割割当てを行うステ
ップを有していることを特徴とする方法。
【請求項１５】請求項１４において、前記実施するス
テップが、更に、デローテーションを行うステップを有
しており、且つ前記管理するステップが、更に、前記デ
ローテーションステップの実施のために時分割態様で前
記単一の復調データパスに対して前記拡散スペクトル信
号のインスタンスの各々を時分割割当てるステップを有
していることを特徴とする方法。
【請求項１６】請求項１５において、前記実施するス
テップが、更に、前記物理的チャンネルに対する全ての
伝播経路からデローテーションさせた記号を累積するス
テップを有しており、且つ前記管理するステップが、更
に、前記物理的チャンネルに対する全ての伝播経路から
累算した記号を発生するために前記累算ステップの実施
のために時分割態様で前記単一の復調データパスに対し
て前記拡散スペクトル信号のインスタンスの各々を時分
割割当てるステップを有していることを特徴とする方
法。
【請求項１７】複数個のチャンネルを介して送信した
拡散スペクトル信号を復調する方法において、単一の復調用データパスに沿って受信した拡散スペクト
ル信号に関して拡散スペクトル復調操作を実施し、時分割態様で前記拡散スペクトル信号の各々に関して拡
散スペクトル復調操作を実施するために前記復調用デー
タパスに対しての時分割アクセスを管理する、ことを包
含していることを特徴とする方法。
【請求項１８】請求項１７において、前記実施するス
テップがデスクランブル及び逆拡散を行うステップを有
しており、且つ前記管理するステップが、時分割態様で
前記スペクトル拡散信号に関するデスクランブル及び逆
拡散ステップを実施するために時分割態様で前記単一の
復調データパスに対してのアクセスを拡散スペクトル信
号の各々に選択的に許可するステップを有していること
を特徴とする方法。
【請求項１９】請求項１８において、前記実施するス
テップが、更に、デローテーションを行うステップを有
しており、且つ前記管理するステップが、時分割態様で
前記スペクトル拡散信号に関するデローテーションステ
ップの実施のために時分割態様で前記単一の復調データ
パスに対するアクセスをスペクトル拡散信号の各々に選
択的に許可するステップを有していることを特徴とする
方法。
【請求項２０】請求項１９において、前記実施するス
テップが、更に、各スペクトル拡散信号に対する複数個
の伝播経路からデローテーションさせた記号を累算する
ステップを有しており、且つ前記管理するステップが、
前記スペクトル拡散信号の各々に対する全ての伝播経路
から累算した記号を発生するために時分割態様で前記ス
ペクトル拡散信号に関する累算ステップの実施のために
時分割態様で前記単一の復調データパスへのアクセスを
スペクトル拡散信号の各々に選択的に許可するステップ
を有していることを特徴とする方法。
【請求項２１】請求項１７において、前記複数個のチ
ャンネルが複数個の物理的チャンネルであることを特徴
とする方法。
【請求項２２】請求項１７において、前記複数個のチ
ャンネルが複数個の物理的チャンネルの各１つ内の複数
個の伝播経路であることを特徴とする方法。
【請求項２３】スペクトル拡散信号用の復調器におい
て、共用アクセスデータパスであって、回復した記号を発生するために前記スペクトル拡散信号
に関してデスクランブル操作及び逆拡散操作を実施すべ
く動作可能な記号積分ステージと、前記回復した記号に関してデローテーションを実施し且
つデローテーションさせた記号を累算し且つ出力記号を
発生すべく動作可能な記号合成ステージと、を具備して
いる共用アクセスデータパス、前記スペクトル拡散信号に関して操作するために前記記
号積分ステージ及び前記記号合成ステージのうちの適宜
の１つを利用する目的のために前記共用アクセスデータ
パスへの時分割アクセスを各スペクトル拡散信号に選択
的に許可する制御回路、を有していることを特徴とする
復調器。
【請求項２４】請求項２３において、前記制御回路が
あるスペクトル拡散信号に関して前記記号積分ステージ
への第一時分割アクセスを許可して前記あるスペクトル
拡散信号をデスクランブル及び逆拡散し且つ第一記号を
回復し、且つ前記制御回路が前記記号合成ステージへの
第二時分割アクセスを許可して前記あるスペクトル拡散
信号の前記第一記号をデローテーションさせることを特
徴とする復調器。
【請求項２５】請求項２４において、前記制御回路が
前記記号合成ステージへの第三時分割アクセスを許可し
て前記第一記号をその他の記号と累算して前記あるスペ
クトル拡散信号に対する出力記号を発生することを特徴
とする復調器。
【請求項２６】請求項２５において、前記あるスペク
トル拡散信号に関する前記第一、第二及び第三時分割ア
クセスの各々が、前記あるスペクトル拡散信号以外のス
ペクトル拡散信号の取扱いのために共用アクセスデータ
パスへのその他の制御回路が許可した時分割アクセスで
介在されていることを特徴とする復調器。
【請求項２７】請求項２６において、前記その他のス
ペクトル拡散信号が同一の物理的チャンネルに対するそ
の他の伝播経路上の信号を有していることを特徴とする
復調器。
【請求項２８】請求項２３において、前記スペクトル
拡散信号が複数個の物理的チャンネルからの信号を有し
ていることを特徴とする復調器。
【請求項２９】請求項２３において、前記スペクトル
拡散信号が単一の物理的チャンネルの複数個の伝播経路
からの信号を有していることを特徴とする復調器。