JP4195386B2 - 再構成可能型コプロセッサを使用するスペクトル拡散信号処理の方法および装置 - Google Patents

再構成可能型コプロセッサを使用するスペクトル拡散信号処理の方法および装置 Download PDF

Info

Publication number
JP4195386B2
JP4195386B2 JP2003546500A JP2003546500A JP4195386B2 JP 4195386 B2 JP4195386 B2 JP 4195386B2 JP 2003546500 A JP2003546500 A JP 2003546500A JP 2003546500 A JP2003546500 A JP 2003546500A JP 4195386 B2 JP4195386 B2 JP 4195386B2
Authority
JP
Japan
Prior art keywords
coprocessor
reconfigurable
control processor
command
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2003546500A
Other languages
English (en)
Other versions
JP2005510170A (ja
Inventor
ズヴォナール,ゾラン
ゾーレンセン,ヨアルン
ビルク,パッレ
Original Assignee
メディアテック インコーポレーテッドMediatek Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US33160601P priority Critical
Application filed by メディアテック インコーポレーテッドMediatek Inc. filed Critical メディアテック インコーポレーテッドMediatek Inc.
Priority to PCT/US2002/037121 priority patent/WO2003044977A1/en
Publication of JP2005510170A publication Critical patent/JP2005510170A/ja
Application granted granted Critical
Publication of JP4195386B2 publication Critical patent/JP4195386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707Efficiency-related aspects
    • H04B2201/7071Efficiency-related aspects with dynamic control of receiver resources

Description

発明の詳細な説明

発明の分野
本発明は、無線通信に関し、より具体的には、再構成可能型コプロセッサを使用するスペクトル拡散信号処理の方法および装置に関する。

発明の背景
スペクトル拡散変調技法は、送信装置および受信装置の両方に既知の符号シーケンスを使用することによって、信号の帯域幅を増大させる。直接シーケンススペクトル拡散(DSSS)システムにおいては、情報信号は、符号シーケンスによって直接変調され、この符号シーケンスは、拡散符号または擬似ランダム(PN)符合と呼ばれる。符合分割多元接続(CDMA)は、セルラー電話システムにおける、資源共有のための直接シーケンススペクトル拡散技法である。所与のセル内部で、多数のユーザが、周波数スペクトルを共有しなくてはならない。スペクトルを共有する1つの方法は、周波数分割であり、この方法においては、周波数スペクトルが多数の周波数チャネルに分割されて、各移動局にはセルの基地局と通信するための周波数チャネルが割り当てられる。この方法は、周波数分割多元接続(FDMA)と呼ばれる。時間分割多元接続(TDMA)と呼ばれる別の方法においては、多数の移動ユニットが、1つの周波数チャネルを共有するが、そのチャネルを異なる時間に使用する。

FDMAおよびTDMAとは異なり、CDMAでは、各移動ユニットが基地局と同じ周波数チャネルを同時に使用して通信することが可能である。上述のように、CDMAにおいては、ベースバンド情報信号は、拡散符号と呼ばれる、符号シーケンスを使用して変調される。拡散符号は、チップと呼ばれる複数の要素で構成される。チープレート(すなわち、1秒あたりに転送されるチップ数)は、通常、ベースバンド情報信号の記号レート(すなわち、1秒当たり転送される、1つまたは2つ以上のデータビットで構成される、データ記号の数)よりも大きい。この結果として、変調信号は、ベースバンド情報信号よりもはるかに広い周波数スペクトルにわたって拡がる。

CDMAセルラーシステムにおいては、各移動ユニットは、異なる拡散符号セットを使用して、基地局と通信する。拡散符号は、互いに低い相互相関を持つように選択される。すなわち、拡散符号は、互いに最も離れるように設計される。基地局は、伝送に使用される拡散符号に基づいて、各伝送移動ユニットを識別することができる。同様に、移動局は、基地局用の拡散符号に基づいてその基地局を識別し、それと通信することができる。

しかしながら、多くの異なる無線標準が、CDMA技術(例えば、IS−95、CDMA200、WCDMA、TD−SCDMA、他)を使用している。これらの標準は、異なる変調技法、チップレート、PN符号およびプロトコルを使用するので、互いに整合性がない。
CDMA通信システムは、狭帯域システムに対して多くの利点をもたらす。例えば、マルチパス信号は、狭帯域システムにおいて、干渉を生じる可能性がある。マルチパスは、樹木、建物、および車などの環境内の物体からの信号の反射によって生じることがある。図1に示すように、基地局100から移動局106に伝送される信号は、3つの別種の信号経路がある。信号経路108上の信号は、移動局106が受信する前に、建物102によって反射される。信号経路110上の信号は、移動局106が受信する前に、建物104によって反射される。信号経路112は、経路が基地局100から移動局106へと一直線であるので、反射がない。信号経路108、110、および112は、基地局と移動局との間の距離が異なるので、各信号は異なる時間に受信されることになる。このようなマルチパス信号が記号間干渉と呼ばれる問題を起こす、狭帯域システムと異なり、CDMAシステムにおいては、別個のマルチパス信号を区別して、別個に受信することができる。さらに、種々の経路上で受信される、信号成分を時間軸で整列させ、それらを結合してより強い信号を生成することができる。

マルチパス信号成分を処理するには、通常、RAKE受信装置が用いられる。RAKE受信装置は、一般に多数の「フィンガー」を含み、それぞれのフィンガーは、マルチパス信号成分の1つを受信して逆拡散する。フィンガーは、連合同期(associated synchronization)(例えば、遅延ロックループ)を介して遅延を補償し、それぞれ多様な経路の1つで受信した信号を、拡散符号と互いに関係づけることによって、信号を復調して元のベースバンド信号を回復する。

代表的なRAKEアーキテクチャを図2に示してある。図2では、RAKEフィンガー202a〜202nは、入力バッファ200から信号成分を受け取る。チャネル内の経路間の遅延は、各RAKEフィンガー202の入力バッファ内のタップ位置によって表される。RAKEフィンガー202は、マルチパス信号を逆拡散し、この信号は後に結合されてより強い信号を生成する。このようなRAKE受信装置は、一般に、特定の無線標準に準拠するように設計される。したがって、通常、RAKE受信装置には、特定の拡散符号、チップレート、変調技法、および特定の無線標準が要求するプロトコルを使用するための、特定用途向けハードウエア論理が、設けられる。その結果、これらの受信装置は、柔軟性を欠き、特定の無線標準に従って動作する。その結果、移動局(すなわち、ユーザのセルラー電話)は、その標準による動作に制約され、標準が変更されたり、廃止された場合には、交換する必要がある。移動局の製造業者の観点からは、種々の標準に対して、異なるチップ設計が必要となる。同様な問題が、基地局で使用されるRAKE受信装置について存在する。
したがって、無線通信システムにおいて、スペクトル拡散信号処理の、改良型の方法および装置が必要とされている。

発明の概要
一つの解決策は、異なるCAMA式標準を、再構成可能型プラットホーム上に実装することのできる多重モード動作を可能にすることである。
本発明の第1の態様によれば、無線通信システムに使用する装置が提供される。この装置は、スペクトル拡散信号成分を処理するためのコマンドを生成する制御プロセッサと、前記コマンドに基づいてスペクトル拡散信号成分を処理し、前記信号成分の処理結果に基づいて前記制御プロセッサに報告を行う、再構成可能型コプロセッサとを含む。

本発明の別の態様によれば、無線通信システムにおける信号処理方法が提供される。この方法は、制御プロセッサ内でスペクトル拡散信号成分を処理するためのコマンドを生成するステップと、該コマンドに基づいて再構成可能型コプロセッサ内でスペクトル拡散信号成分を処理し、前記スペクトル拡散信号成分の処理結果に基づいて前記制御プロセッサへの報告を生成するステップとを含む。
本発明のさらなる態様による、RAKE受信装置は、それぞれが対応する伝送経路から受信したスペクトル拡散信号成分を復調するように構成された、プログラム可能な数のフィンガーと、シーケンサであって、そのプログラムが外部プロセッサによって変更されて、RAKE受信装置の動作中に、前記RAKE受信装置内のフィンガー数を動的に変更する、前記シーケンサとを含む。

本発明のさらなる態様によれば、無線通信システムにおける信号処理の方法が提供される。この方法は、再構成可能型コプロセッサを使用することによって、先行のデータバッチを処理中に制御プロセッサによって生成されるコマンドに基づいて現行データバッチを処理し、現行データバッチの処理結果に関する報告を生成するステップと、制御プロセッサを使用することによって、先行のデータバッチに関する報告を処理し、現行のデータバッチを処理する間に、後続のデータバッチに関するコマンドを生成するステップとを含む。

本発明のさらなる態様によれば、無線通信システムにおいて使用するための装置が提供される。この装置は、スペクトル拡散信号成分を処理するのに使用する複数の資源を有する再構成可能型コプロセッサと、前記スペクトル拡散信号成分の処理における所望の機能を実行するために、前記コプロセッサ内の前記複数の資源の、少なくともいくつかを構成する制御プロセッサとを含む。

詳細な説明
本発明の一実施態様においては、制御プロセッサ、例えばディジタル信号プロセッサが、再構成可能型コプロセッサと共に動作して、スペクトル拡散信号を処理する。制御プロセッサは、ディジタルスペクトル拡散信号の処理に関するソフトウエアを実行するとともに、コプロセッサを構成、および再構成し、それによって指定された機能を実行する。このコプロセッサは、RAKE受信装置の機能を実行することができるとともに、無線システムにおけるスペクトル拡散信号の処理に関する追加の機能を有しており、これについて以下に詳細に説明する。コプロセッサは、それらの機能を実行するためのハードウエアを含み、これらの機能を定義するコマンドを、制御プロセッサから受け取る。いくつかの機能は、制御プロセッサ上で実行されるソフトウエアによって実行することができるのに対して、その他の機能は、コプロセッサ内のハードウエアによって実行することができる。例えば、特定の無線標準を使用する通信の方法(例えば、プロトコル、データ信号、記号レート、チップレート、拡散符号セット、その他を使用する)についての知能は、制御プロセッサ内で実行することができるのに対して、反復的数学演算およびその他の演算は、再構成可能型コプロセッサによって実行することができる。したがって、図3に示すように、制御プロセッサ301は、コプロセッサ303ためのコマンドを生成する。コプロセッサ303は、これらのコマンドを実行した結果を、制御プロセッサに報告する。

再構成可能型コプロセッサ303は、物理ハードウエア資源のプールを含むとみなすことが出来る。制御プロセッサ301は、スペクトル拡散信号の処理に関する機能を実行するためのコマンドを介して、コプロセッサ303を構成、および再構成する。このコマンドは、コプロセッサにおける論理資源をコールし、処理機能を実行する。この論理資源は、ハードウエア資源のプールからハードウエア資源を選択、使用することによって、物理資源上にマッピングする。

再構成可能型コプロセッサ303は、柔軟な処理能力を提供するために、拡張性がある。したがって、比較的大きな処理能力を必要とするときには、高クロック速度を使用することができる。これによって、物理資源の時分割使用が可能となる。比較的小さな処理能力を必要とするときには、低クロック速度を使用し、それによって物理資源の時分割使用の必要性を低減またはなくして、電力消費を低減する。さらに、再構成可能型コプロセッサ303の供給電圧を、クロック速度と関連して変化させて、電力消費を低減させることができる。

簡単な例を用いて、物理資源および論理資源および拡張性(scalability)を説明することができる。最初に、相関器A、Bが物理資源として利用可能であり、かつRAKEフィンガー1および2は、入力信号を処理する論理資源として必要であると仮定する。RAKEフィンガー1および2は、それぞれ相関器AおよびB上にマッピングすることが可能であり、コプロセッサ303は、比較的低クロック速度で動作することができる。ここで、状態が変化し、RAKEフィンガー1、2、3および4が、入力信号を処理する論理資源として必要であると仮定する。このような条件の下で、コプロセッサ303は、比較的高いクロック速度で動作することができる。RAKEフィンガー1および2は、相関器A上にマッピングし、時分割使用することができ、RAKEフィンガー3および4は、相関器B上にマッピングし、かつ時分割使用することができる。したがって、論理資源(例えば、RAKEフィンガー)は、物理資源(例えば、相関器)を時分割使用して、所望の動作を達成することができる。また、上記の例は、2RAKEフィンガーから4RAKEフィンガーへの、コプロッセ303の再構成を説明する。

制御プロセッサ301は、コプロセッサ303を構成および再構成することによって、コプロセッサ303に、マルチパス信号のデータ復調(例えば、RAKE受信)、セルサーチ、および経路サーチなどの、種々の異なる機能を実施させることができる。さらに、積分長(integration length)、PNシーケンスのタイプ、およびコプロセッサ上の相関器のオーバーサンプリング係数などの、ハードウエア資源のパラメータを、構成および再構成することができる。制御プロセッサ301からのコマンドによる、コプロセッサ303の構成は、指定の機能を実行するハードウエア資源のいくつか、またはすべてを使用することを含めることができる。このハードウエア資源は、制御プロセッサから受け取るコマンドに従って、異なる時刻に異なる機能を実行することができる。コプロセッサを再構成させることによって、制御プロセッサとコプロセッサの組合せは、制御プロセッサ301上で実行されているソフトウエアを単に再プログラムすることによって、異なる無線標準で動作が可能である。

コプロセッサ303の高レベルアーキテクチャの例を図4に示してある。図4に示す全体アーキテクチャは、例としてのみ示すものであることを理解すべきである。その他の種々のコプロセッサアーキテクチャを使用してもよく、本発明はこの点で限定されるものではない。上述のように、制御プロセッサ301は、コプロセッサ303にコマンドを供給する。コプロセッサ303は、制御プロセッサに報告を返し、この報告には、そのコマンドの実行の結果を表す情報が含まれる。コプロセッサ303は、入力セクション403、チッププロセッサ405、および記号プロセッサ407を含む。下方変換(down conversion)の後に、受信信号は、アナログ/ディジタル変換器401によってディジタル形態に変換することができる。受信信号の同相(I)表現および直角位相(Q)表現は、入力セクション403内に記憶される。チッププロセッサ405は、シーケンサ409、複数のRAKEフィンガー要素411、413、415、および疑似ランダムシーケンス(PN)メモリ417を含む。各RAKE要素には、ハードウエア資源427に加えて、それ自体のシーケンサ425およびPN発生器429を含めることができる。より広い意味では、PNシーケンスは、疑似ランダムシーケンスを表せるだけでなく、チャンネル化符号(直交可変拡散係数(orthogonal variable spreading factor:OVSF)などの、疑似ランダムまたはその他の種類)とスクランブルシーケンスの組合せとすることもできる。

チッププロセッサ405は、入力セクションからデータ(例えば、信号)を受け取り、チップレベルでそのデータに処理動作を実行する。シーケンサ409は、基本的なマイクロプロセッサとして、それを、制御プロセッサ301によって、RAKE要素411、413、415を構成して、指定の機能を実行するようにプログラムしてもよい。上述のように、RAKE要素411、413、415はそれぞれ、ハードウエア資源を含む。このハードウエア資源としては、例えば、相関器、平均化ユニット、閾値化(thresholding)ユニット、または要素の組合せが含まれる。

異なるRAKE要素が、異なるハードウエア資源を含むことができることを理解すべきである。例えば、RAKE要素は、相関値を平均化する平均化ユニットを含むことができる。また、異なるRAKE要素には、相関値が特定の閾値を超えるかどうかを判定し、閾値を超える相関値だけを制御プロセッサ301および/または記号プロセッサ407に転送する、閾値化ユニットを含めることができる。しかしながら、平均化および閾値化などの機能は、別の選択肢として、制御プロセッサまたは記号プロセッサ内でソフトウエアによって実行することもできることを理解すべきである。これらの機能をコプロセッサ上のハードウエアで実行することによって、制御プロセッサに対する処理負荷が減少するが、RAKE要素へのメモリ要求は増大する。しかしながら、これらの機能を制御プロセッサ上のソフトウエアで実施する場合には、制御プロセッサに対する処理負荷が増加するだけでなく、コプロセッサと制御プロセッサ間で転送しなくてはならない情報量も増加する。このような転送される情報量の増加によって、入力バッファからのデータの処理が遅くなる。ハードウエアに実装する場合には、平均化ユニットおよび閾値化ユニットのパラメータも、再構成可能である。例えば、平均化しようとする入力配列の長さ、および閾値化処理の閾値を、再構成することができる。これらのユニットのその他のパラメータも、制御プロセッサによって再構成可能であり、本発明はこの点で限定をされないことを理解すべきである。

ハードウエア資源427として相関器を有する、RAKE要素には、受信データシーケンスを逆拡散するのに使用することのできる、拡散符号を生成するPN発生器429を含めることができる。PN発生器429は、PNメモリ417から値(例えば、シード値)を受け取り、この値に基づいて拡散符号を生成することができる。PN発生器427は、制御プロセッサ301によって再構成可能である。例えば、拡散符号の初期開始位相を、各起動時にPN発生器427が拡散符号の次のセグメントを生成するように、指定することができる。指定可能なその他のパラメータとしては、そこからシード値を受け取るPNメモリ417内の位置、および受け取るデータシーケンスの拡散係数(spreading factor)がある。拡散係数は、拡散符号のチップレートと情報信号のデータレート(記号レート)の比である。PNシーケンスには、チャネル化符号およびスクランブルシーケンスを含めることができるので、PNメモリ417は全PNシーケンスを収容することが出来る。

相関器(すなわち、ハードウエア資源427)は、PN発生器429が生成する拡散符号と受け取ったデータ信号の相関をとって、信号を逆拡散することができる。PNメモリ417には、制御プロセッサ301によって特定のPNシード値または符号をロードすることができる。上述のように、相関器のパラメータは、制御プロセッサによって再構成することができる。例えば、遅延値を指定することが可能であり、この遅延値は、入力信号を時間軸で拡散符号と整列するように、相関処理の前に入力信号を遅延させるサンプル数を示す。積分長およびオーバーサンプリング係数(すなわち、チップ当たりのサンプル数)も指定することができる。上述のように、制御プロセッサ301は、コマンドを介して、物理資源(ハードウエア)ではなく、論理資源の機能およびパラメータを指定することができる。
図4において、チッププロセッサ405は、3つのRAKE要素を有するように示してあるが、実際にはチッププロセッサはさらに多数のRAKE要素を有することができることを理解すべきである。実際に、チッププロセッサは、任意の数のRAKE要素を有することが可能であり、この点で本発明が限定されることはない。RAKE要素には、同一または異なるハードウエア資源の任意の組合せを含むことができる。

記号プロセッサ407は、チッププロセッサ405によって逆拡散された信号に対して演算を実行する。例えば、記号プロセッサ407は、例えば、最大比結合(MRC:maximum ratio combining)などの、種々の結合技法を使用して、マルチパス信号を結合することができる。また、記号プロセッサは、制御プロセッサから受け取るチャネル推定に基づいて、MRC係数を計算、かつ更新することができる。MRC係数は、以下に説明するように、マルチパス信号成分を結合する前に、それらに重み付けをするのに使用する。したがって、記号プロセッサ407は、RAKE要素411、413、および415によって出力される逆拡散信号を記憶するためのレジスタファイル421を含む。記号プロセッサ407は、また、最大比結合、およびMRC係数の計算を実行できる結合器423も含む。代替案として、係数の計算は、制御プロセッサ301によるソフトウエア内で実行することができる。

シーケンサ419は、チッププロセッサ405のシーケンサ409に類似のシーケンサとすることができる。シーケンサ419は、指定の時間に指定のパラメータで結合器423を起動するように、制御プロセッサ303によってプログラムすることができる。チッププロセッサ405のRAKE要素と同様に、結合器423のパラメータは、制御プロセッサ301によって再構成可能である。例えば、パラメータを再構成することによって、結合しようとするマルチパス信号の数を指定することができる。さらに、係数更新レートおよびデータパイロットチャネル記号レート(すなわち、入力データの記号レート)は、制御プロセッサ301によって再構成することができる。本明細書において使用する、「再構成可能」または「再構成される」という用語は、コプロセッサ303の機能およびパラメータを構成および再構成することを含む。

図5は、再構成可能型コプロセッサ303のより詳細な図である。入力セクション403は、レート適合(rate adaptation)ユニット501、アドレス生成ユニット503、入力バッファ507、比較ユニット505、およびトリガーFIFO509を含む。レート適合ユニット501は、移動局と基地局の間のタイミング整合を維持するのを支援する。すなわち、基地局および移動局は、例えばクリスタル周波数ドリフトに起因するタイミングドリフトによって、時間不整合になる可能性がある。上述のように、それぞれ異なるマルチパス信号は、送信装置から受信装置へそれぞれ異なる経路(短い経路、および長い経路)に追従するので、これらのマルチパス信号は、異なる時間に受信装置に到着する可能性がある。多様なマルチパス信号のすべてが入力バッファ507に書き込まれると、チッププロセッサ405にマルチパス信号の復調を開始させるためのトリガーを生成することができる。しかしながら、新規データは無線チャネルを介して受信されるので、入力バッファ内の古いデータに置き換わる。したがって、すべてのマルチパス信号が入力バッファ507に書き込まれた後であるが、データが新規データによって置換される以前の時間ウインド中に、チッププロセッサはデータを復調する。

図6に示すように、入力バッファ507は、4つのそれぞれ異なるマルチパス信号を収容する。経路1で受信される信号は、入力バッファ507のアドレス601で始まり、経路2で受信される信号はアドレス603で、経路3で受信される信号はアドレス605で、経路4で受信される信号はアドレス607で始まる。タイミング不整合によって、すべてのマルチパス信号がバッファに書き込まれる前、またはバッファ内で信号が新規データで置換された後に、トリガーが生成される可能性がある。例えば、移動局でのタイミングが基地局でのタイミングよりもわずかに遅い(例えば、クリスタルの不正確さのために)場合には、図6の経路4で受信される信号は、移動局のタイミングに応じて、経路4で受信される信号が入力バッファ内にまだあるべきときに、入力バッファ内で置換されることがある。その結果として、移動局は誤ったデータを処理する可能性がある。逆に、移動局におけるタイミングが、基地局におけるタイミングよりもわずかに速い場合には、経路4で受信される信号は、移動局のタイミングに応じて、経路4で受信される信号が入力バッファ内にあるべきときに、入力バッファ内にまだない可能性がある。その結果、移動局は誤ったデータを処理する可能性がある。

レート適合ユニット501は、タイミング不整合を補償することによって、この問題に対処する。これは、例えば、入力信号のサンプリングレートを調整することによるか、またはトリガー生成のタイミングを調整することによって、達成することができる。例えば、移動局におけるタイミングが、基地局におけるタイミングよりもわずかに速いことが分かっている場合には、すべてのマルチパス信号が入力バッファ内に書き込まれるまで、トリガーが生成されないように、トリガーの生成を遅延させることができる。
アドレス生成ユニット503は、各サンプルが記憶される、入力バッファ507内のアドレスを決定する。すなわち、各サンプルが受信されると、アドレス生成ユニットは、書込みアドレスを増分させる。アドレス生成ユニット503は、また、各サンプルのアドレスを比較ユニット505に供給する。

比較ユニット505は、全バッチが入力バッファ507に入ったときを判定する。比較ユニット505は、入力バッファに読み込まれたサンプル数を(例えば、サンプリングレートに基づいて)数えることができる。サンプル数が全バッチを示すと、次いで比較ユニット505が、バッチの処理準備ができていることを示す、チッププロセッサ405へのトリガーを生成することができる。このトリガーには、実行すべきプログラムを指定する修飾子を含めることができる。このトリガーには、その修飾子によって指定されるプログラムの、プログラムメモリ511内のアドレスなどの、その他の情報を含めることもできる。トリガーは、トリガーFIFO509内に記憶される。チッププロセッサ405および入力セクション403は、異なるクロック速度で動作することができるので、FIFOを使用して、実行器(executer)513が先行トリガーを処理している間は、実行器がトリガーを受け取らないように、トリガーを格納することができる。

実行器513は、トリガーFIFO509からトリガーを受け取り、プログラムメモリ511から適当なプログラムを取り出す。プログラムメモリ511には、制御プロセッサがアクセス可能であり、制御プロセッサは、コプロセッサを再構成して特定のパラメータで指定された機能を実行することが可能になる。プログラムメモリ511内のプログラムは、入力バッファ内に、それぞれに異なるマルチパス信号のアドレスオフセット(すなわち、アドレス空間における、それぞれに異なるマルチパス信号の開始からの距離)を含む。実行器513は、プログラムメモリ511からのプログラムを、RAKE要素411、413、および415によって実行可能な機能に変換し、アドレスオフセットを入力バッファ507の絶対アドレスに変換する。例えば、プログラムメモリ511からのプログラムが、セルサーチのステージ1を事項するためのプログラムである場合には、実行器513は、プログラムによって指定されるパラメータを有する複数の相関関数に、プログラムを変換することができる。次いで、これらの相関関数を、命令キュー515a、515b、および515cにロードすることができる。

資源分配ユニット517は、関数が命令キュー515を通過するときに、それらの関数を処理する。資源分配は、命令キューからの関数を実行するRAKE要素が利用可能かどうかを判定する。RAKE要素が利用可能な場合には、資源分配ユニット517は、(例えば、適当なコマンドをRAKE要素のシーケンサ内にロードすることによって)関数を利用可能なRAKE要素に割り当てて、キューからその関数を除去する。
命令キュー515は、高い優先度を有するキュー内の関数が、低い優先度のキュー内の関数より前に、RAKE要素に割り当てられるように、優先順位付けをして、それによって、例えばデータ復調に関する関数(例えば、音声電話通話を受信すること)を、経路サーチの実行に関する関数よりも高い優先度のキューに配置し、それによって、ユーザの電話通話が、より重要性の低いタスクを実行するために中断されることがないようにすることができる。図5には3つのキューを示してあるが、任意適当な数のキューを利用することが可能であり、この点において本発明は限定されないことを理解すべきである。

2つの異なるタイプのプログラムが、プログラム記憶メモリ511内に記憶されている。第1のプログラムタイプは、記号モードプログラムと呼び、通常、各起動時に(すなわち、トリガーが生成される度に)同一のパラメータを使用してRAKE要素によって実行されるプログラムである。例えば、このタイプのプログラムは、固定マルチパス位置からのデータを復調するときに、データ復調中に実行することができる。このタイプのプログラムは、バッチを処理した後に、制御プロセッサによって修正することができるが、そのような修正は、通常、必要ではない。したがって、そのようなプログラムは、プログラムメモリ511内に無期限に残留させることができる。

第2のプログラムタイプは、単一モードプログラムと呼び、通常、各起動において、異なるパラメータを用いて実行する。例えば、相関器は、入力バッファの特定の遅延位置において、少数の相関処理を実行するのが望ましいときに、このタイプのプログラムを実行することができる。このタイプのプログラムは、通常、実行される度に異なるパラメータを有するので、実行器513による実行の後に、プログラムメモリ511内から除去されるか、その中で置換される。
このプログラムメモリ511は、単一メモリとしてでも、または2つまたは3つ以上の別個のメモリとしてでも実装できることを理解すべきである。2つの別個のメモリとして実装する場合には、一方のメモリを、記号モードプログラムを記憶するのに使用し、他方のメモリを、単一モードプログラムを記憶するのに使用することができる。

上述のように、記号プロセッサ407は、相関器の出力を受け取り、それらを結合して信号強度を増大することができる。バッファ519は、複数のレジスタを含み、このレジスタの中にRAKE要素が書き込みをすることができる。各レジスタは、複数の関連する状態フラグを有することができる。例えば、レジスタは、レジスタが書込みをされているときを示す、書込みフラグと、レジスタが記号プロセッサによって処理可能であることを示す、イネーブル処理フラグとを備えることができる。すなわち、記号プロセッサは、処理のために必要なレジスタに対する、書込みフラグおよびイネーブル処理フラグのすべてが設定されているときに、実行を開始することができる。

上述のように、入力バッファからのデータは、バッチで処理することができる。バッチ長は、例えば、1つの共通パイロットチャネル記号(CPICH)とすることができる。その他のバッチ長を使用することもできる。例えば、バッチ長は、2つまたは3つ以上のCPICH記号、または1つまたは2つ以上のスロットとすることができる。実際に、任意のバッチ長を使用することが可能であり、本発明はこの点において限定はされない。
図7の表は、コプロセッサと制御プロセッサとの間のバッチ処理相互作用を示す。コプロセッサ内のチッププロセッサは、入力バッファから現行バッチkを受け取る。コプロセッサは、制御プロセッサから、現行バッチkの処理に関するコマンドを受け取る。これらのコマンドは、コプロセッサが先行バッチk−lを処理する間に、制御プロセッサによって生成されたものである。これらのコマンドの実行後に、コプロセッサは、コマンドの実行結果に基づいて、制御プロセッサに対する報告を生成する。これらの報告は、コプロセッサが後続のバッチk+lを処理する間に、コプロセッサによって処理される。すなわち、コプロセッサが現行バッチkに対するコマンドを実行する間に、制御プロセッサは、先行バッチk−1に関して、コプロセッサによって生成された報告を操作し、後続のバッチk+lに対して、コプロセッサ用のコマンドを準備する。

バッチ処理の例を、図8の図に示してあり、この図は、制御プロセッサとコプロセッサとの間のコマンドおよび報告シーケンスを示している。図8に示すように、チッププロセッサの選択されたRAKE要素は、共通パイロットチャネル801の相関器として構成される。すなわち、これらのRAKE要素は、共通パイロットチャネル上で受け取るデータを逆拡散するように構成されている。チッププロセッサのその他のRAKE要素を、データパイロットチャネル(DPICH)803用の相関器として使用して、DPICH上で受け取ったデータを逆拡散する。記号プロセッサの結合器は、係数生成ユニット(coefficient generator unit:CGU)805および最大比結合器(MRC)807として構成することができる。先行バッチk−1の処理中に、制御プロセッサは、バッチk−2の処理中に生成された報告809を受け取る。

報告809は、CPICH上で受け取るデータおよび結合DPICHデータを含む。コプロセッサは、先行バッチk−1において制御プロセッサによって生成されたコマンドを受け取り、これらのコマンドを実行する。バッチk−lにおいて、コプロセッサは2つのコマンドを受け取る。コマンド811は、チャネル推定を含み、CGU805に命令して、これらのチャネル推定に基づく係数を生成させる。コマンド813は、RAKE要素の構成パラメータを、再設定、起動、または変更することのできる構成コマンドである。バッチkにおいて、制御プロセッサは、CPICH801に対してMRC807および交換器によって生成される報告815を受け取る。同様に、コプロセッサは、制御プロセッサからコマンド817および819を受け取る。これらのコマンドは、先行バッチk−1において、コプロセッサから受け取る報告に基づいて、制御プロセッサが生成する。

上記のバッチ処理はパイプライン化されている。すなわち、異なるバッチが同時に処理され、任意の時刻において、異なる完成の段階にある。他の実施態様においては、バッチ処理は、パイプライン化されていないか、またはイベント駆動である。
上述のように、コプロセッサは、いくつかの異なる機能を実行するように、制御プロセッサによって構成することができる。これらの機能としては、それに限定はされないが、データ復調、セルサーチ、および経路サーチが挙げられる。各機能に対して、コプロセッサ303を、その特定の機能に対して再構成することができる。さらに、特定の機能のタスクを、コプロセッサと制御プロセッサの間で分割することができる。すなわち、これらのタスクは、ある部分はコプロセッサ上のハードウエア中で実行し、それに対してその他の部分を制御プロセッサ上のソフトウエアにおいて実行するように、区分することができる。

図9は、マルチパスデータ復調のためのハードウエアおよびソフトウエア区分の例を示す。チッププロセッサ405は、相関器901および符号発生器903を含む。これらは、RAKE要素の機能を表す機能ブロックであることを理解すべきである。上述のように、相関器およびPN発生器を、1つのRAKE要素内に含めることができる。したがって、図9は、コプロセッサ303の機能表現であるのに対して、図4および5は、コプロセッサ303の高レベルのアーキテクチャ表現である。
データ復調の間に、いくつかのタスクが実行される。CPICHからのパイロットデータが復調される。復調されたパイロットデータは、チャネル推定を実行するのに使用することができる。また、DPICHからのデータも復調される。上述のように、DPICHデータを、それぞれが異なる経路から受け取ることができる。各データセットを変調して、変調された信号からのデータを、例えば最大比結合を使用して、結合することができる。重み付け係数を、チャネル推定情報に基づいて生成することができる。信号の重み付けをした後に、これらを結合して結合信号を生成することができる。

図9に示すように、データ復調タスクは、コプロセッサ303と制御プロセッサ301の間で分割される。相関器901および符号発生器903を使用して、CPICHおよびDPICHからのデータを変調することができる。制御オーバヘッド(すなわち、制御プロセッサ301とコプロセッサ303の間で転送されるコマンド数)を低減するために、相関器901および符号発生器903は、記号モードプログラムを使用して動作させることができる。したがって、これらのユニットには、初期構成とパラメータの不定期修正のみが必要である。例えば、1組の相関器と符号発生器は、DPICHからのデータを変調するように再構成するのに対して、別の組の相関器と符号発生器を、CPICHからのデータを復調するように再構成することができる。例えば、入力バッファ403にDPICH記号が受け取られる度に、DPICH記号を変調するために、同じ記号モードプログラムをトリガーが起動する。チャネル推定は、例えば、制御プロセッサ301において、制御プロセッサ上で実行されるチャネル推定ソフトウエア905によって実行することができる。すなわち、制御プロセッサは、コプロセッサから復調されたパイロットデータを受け取り、この情報を使用してチャネル推定を生成することができる。

結合器909は、復調されたDPICH信号をチッププロセッサ405から受け取り、例えば、最大比結合(MRC)を用いて、これらの信号を係数発生器907によって生成される係数と結合することができる。係数発生器907は、制御プロセッサ301によって提供される、チャネル推定を使用してMRC係数を生成することができる。結合器509は、結合データを制御プロセッサ301に報告することができる。結合器909は、MRC以外の結合方法を使用してもよく、本発明はこの点で限定されないことを理解すべきである。例えば、結合器509は、等ゲイン結合(equal gain combining)またはその他の任意適当な結合アルゴリズムを使用することができる。
図10に示すハードウエア/ソフトウエア区分は例としてのみ示すものであり、データ復調タスクをコプロセッサ303と制御プロセッサ301の間で区分する、その他の多くの方法を使用することができることも理解すべきである。例えば、係数生成または結合は、制御プロセッサ301内のソフトウエアにおいて実行することができる。同様に、チャネル推定は、コプロセッサ903上の記号プロセッサ407内で実行することができる。

図10は、セルサーチ機能の実行における、コプロセッサ303と制御プロセッサ301の間の、区分例を示している。セルサーチは、基地局およびそれに対応するスクランブル符号を識別するプロセスである。例えば、WCDMAシステムにおいて、各基地局は、512の主スクランブル符号の1つによって識別することができる。基地局は、そのスクランブル符号を使用して、同報チャネルを拡散する。これらのスクランブル符号は、一般に、群(すなわち、8つのスクランブル符号からなる64の群)に分割されている。スクランブル符号が識別される前に、基地局のタイミングが特定される。すなわち、例えば、WCDMAシステムにおいて、時間軸はラジオフレームに分割される。各ラジオフレームは、ある数のスロットに分割される。セルサーチを実行するときに、移動局は、ラジオフレームが始まる時間を特定する。タイミングが特定されると、移動局は、512のスクランブル符号の1つを、基地局の同報チャネルから受信する信号と、時間において整合させて、次いで相関処理を実行し、同報チャネルがそのスクランブル符号を使用しているかどうかを、判定することができる。

セルサーチは、通常、3つの段階に分割される。第1の段階では、移動局は、1次同期符号(PSC)を使用して、スロットタイミングを特定する。PSCは、1次同期チャネル(PSCH)を介して、ラジオフレームの各スロットの開始において、基地局によって同報される。したがって、移動局は、スロット内部の各チップ位置において、スロット内の受信信号とPSCとを相関づけることによって、ラジオフレームのスロット境界の時間を特定することができる。

セルサーチの第2段階は、基地局のフレームタイミングを特定することを伴う。すなわち、スロットタイミングは既知であるが、同報チャネル信号およびスクランブル符号を時間において整合させるために、ラジオフレームが始まるスロットを特定する。スクランブル符号群も特定することができる。スクランブル符号群は、基地局が使用していると考えられる、可能性のあるスクランブル符号の群(例えば8つ)を示す。基地局は、2次同期チャネル(SSCH)上で2次同期符号(SSC)を同報する。しかしながら、多くの異なるSSCを使用することが可能であり、基地局は、各スロットの開始において、1つのSSCを同報することができる。したがって、15のスロットを有するラジオフレームを仮定すると、基地局は、各スロットの始めにSSCの1つを同報し、それによって15のSSCのシーケンスを生成する。移動局は、このSSCシーケンスに基づいて、ラジオフレームが開始される場所を特定することができる。このSSCシーケンスは、基地局のスクランブル符号群を識別することもできる。

セルサーチの第3段階では、基地局がスクルンブル符号群のどのスクランブル符号を使用しているかを特定する。第3段階では、移動局は、群の中の、それぞれのスクランブル符号を、基地局の同報チャネルと時間軸で整合させて、相関処理を実行し、どのスクランブル符号が使用されているかを特定することができる。
データ復調と同様に、これらのタスクは、制御プロセッサ301とコプロセッサ303の間で分割することができる。図9と同様に、図10は、コプロセッサ303の機能表現である。

図10の例においては、チップレベル処理は、コプロセッサ303で実行される。相関値の平均化および閾値化処理は、コプロセッサ303または制御プロセッサ301のいずれかにおいて実行することができる。ピーク検出および関係する記号処理は、制御プロセッサ301において実行することができる。セルサーチに使用する、コプロセッサ303の機能ユニットには、スライディング相関器のバンク(BOSC)1003、平均化ユニット1005、閾値化ユニット1007、および相関器1009がある。制御プロセッサにおいて、セルサーチ制御モジュール1013は、例えば、セルサーチのどの段階を実行すべきかに基づいて、コプロセッサを構成する作用をする。制御モジュール1011は、コプロセッサから受け取るデータの記号レベル処理を実行することができる。例えば、制御モジュール1011は、ピーク検出、平均化、および閾値化処理を実行することができる。

最初に、セルサーチの段階1に対して、セルサーチ制御モジュール1013は、スライディング相関器1003のバンクを構成して、PSCと、1次同期チャネル上で受け取るデータとの相関をとることによって、基地局のスロットタイミングを特定することができる。平均化ユニット1005は、スライディング相関器のバンク1003によって生成される、PSC相関値を平均化するように構成することができる。閾値化ユニット1007を使用して、PSC相関値が閾値を超えるかどうかを判定することができる。閾値を超える、相関値だけが、制御プロセッサ301に報告される。次いで、制御プロセッサ301は、相関値におけるPSCピークを検出し、追加の閾値化を実行し、かつ進み方を決定することができる。例えば、制御プロセッサ301は、コプロセッサ303を、セルサーチの段階1を反復するように構成するか、またはコプロセッサ303をセルサーチの段階2に進むように構成することができる。したがって、PSCスロット境界の特定は、コプロセッサ303と制御プロセッサ301の両方によって実行することができる。

代替案として、PSCスロット境界は、コプロセッサ303が提供する仮説データ(すなわち、異なる遅延におけるPSCの相関値)を使用して、制御プロセッサ301によって、特定することができる。すなわち、仮説データは、コプロセッサ303によって、平均化または閾値を使用してフィルタリングされない。仮説データは、単に、制御プロセッサ301に報告されて、制御プロセッサが、平均化および閾値化の関数を実行する。
セルサーチの段階1の終了後、制御プロセッサ301は、セルサーチの段階2を実行するようにコプロセッサを構成することができる。すなわち、相関器1009を、PSC位置(例えば、段階1において特定されるスロット境界)においてSSCとの相関処理を実行するように再構成することができる。これらの相関値は、コプロセッサ303の平均化ユニット1005によるか、または制御プロセッサ301のソフトウエアによって平均化することができる。符号群の特定、およびフレーム境界の特定に伴う記号レベル処理は、制御プロセッサ301によって実行することができる。

セルサーチの段階3においては、スクランブル符号群における符号との相関処理を伴う、チップレベル処理を、(例えば、段階2で特定されるフレーム境界およびスクランブル符号群を使用して)相関器1009によって実行することができる。平均化は、コプロセッサ303において、平均化ユニット1005によるか、または制御プロセッサ301上のソフトウエアで実行することができる。スクランブル符号を特定するような、記号処理機能は、制御プロセッサ301において実行することができる。
移動局が目標セルについての追加情報を有する、目標セルサーチを実行している場合(例えば、セル間のハンドオーバ中)には、必要となるステップは少ないことを理解すべきである。例えば、隣接するセルのフレーム時間を知ることによって、タイミング同期の実行において、目標セルのフレームタイミングのためのサーチウインドウを低減することができる。同様に、隣接するセルのスクランブル符号を知ることによって、目標セルに対するスクランブル符号群サーチを、少数の符号群に限定することができる。

コプロセッサ303と制御プロセッサ301との間のタスクの区分は、データ復調およびセルサーチを含む、特定の機能の例に対して記述した。一般に、本発明の範囲内では、任意所望の区分を使用することができる。この区分は、コプロセッサ303のハードウエア資源を反復的な高速計算およびその他の動作に使用し、制御プロセッサ301を低速の、非反復動作に使用するように定義することができる。専用構成(proprietary configuration)、パラメータおよび動作は、制御プロセッサ301内のソフトウエアによって定義し、コプロセッサ303に送出するコマンドによって表すことができる。専用動作(proprietary operation)は、コプロセッサ303、制御プロセッサ301またはその両方によって、実行することができる。
本発明のいくつかの実施態様を詳細に説明したが、当業者であれば様々な修正形態および改良形態を容易に思いつくであろう。そのような修正形態および改良形態は、本発明の主旨と範囲に入るものである。したがって、以上の記述は、説明のためだけのものであり、限定を意図するものではない。本発明は、添付のクレームとその均等物によって定義されるとおりにのみ限定されるものである。

本発明の実施態様が使用されることのある、マルチパス環境の例を示す概略図である。 RAKE受信装置のアーキテクチャの例を示すブロック図である。 本発明の一実施態様による制御プロセッサと再構成可能型コプロセッサを示すブロック図である。 本発明の一実施態様による再構成可能コプロセッサアーキテクチャの説明例の高レベルブロック図である。 図4の再構成可能型コプロセッサアーキテクチャのより詳細なブロック図である。 本発明の一実施態様による、入力バッファ内のマルチパス信号のタイミング整合を示す図である。 本発明の一実施態様によるバッチ処理を示す表である。 制御プロセッサとコプロセッサの間の、コマンドおよび報告シーケンスの例を示す図である。 制御プロセッサとコプロセッサの間の、コマンドおよび報告シーケンスの例を示す図である。 本発明の一実施態様による、データ復調に使用するコプロセッサの機能構成を示すブロック図である。 本発明の一実施態様による、セルサーチに使用するコプロセッサの機能構成を示すブロック図である。

Claims (47)

  1. スペクトル拡散信号成分を処理し、スペクトル拡散信号成分の処理結果を表す報告を提供するのに適合した、再構成可能な複数の処理要素を含む再構成可能なコプロセッサと、
    コプロセッサからの報告を受け取り、再構成可能なコプロセッサへの、再構成可能な複数の処理要素の少なくとも一つを再構成するコマンドを、受け取った報告に少なくとも一部は基づいて生成するのに適合した制御プロセッサとを含む、
    無線通信システムに使用する装置であって、
    再構成可能なコプロセッサは、
    スペクトル拡散信号成分を受信し、コマンドに従ってスペクトル拡散信号成分のデータ処理を実行するように構成された複数のRAKE要素を更に含み、
    複数のRAKE要素のそれぞれは、
    符号を生成する擬似ランダム数発生器と、
    擬似ランダム数発生器から生成された符号とスペクトル拡散信号成分との相関を取る相関器と、
    制御プロセッサから受信したコマンドに基づいて相関器と擬似ランダム数発生器とを構成するためのシーケンサとを含み、
    上記装置は、再構成可能なコプロセッサにより逐次的複数バッチで処理される情報を記憶する入力バッファをさらに含み、
    再構成可能なコプロセッサは、複数バッチのうちバッチkを、再構成可能なコプロセッサによるバッチk−1の処理の結果として提供された報告に基づいて制御プロセッサにより生成された現時点コマンドに従って処理し、
    制御プロセッサは、再生可能なコプロセッサにより提供された報告に基づいて、次のコマンドを逐次的複数バッチのうちのバッチk+1を処理するためのコマンドとして生成するものである、
    上記装置。
  2. 再構成可能なコプロセッサが、スペクトル拡散信号成分を記憶する入力バッファを含む、請求項1に記載の装置。
  3. 相関器の再構成可能パラメータが、積分長、遅延値、オーバーサンプリング係数、およびスクランブル符号遅延からなる群の少なくとも1つを含む、請求項に記載の装置。
  4. 疑似ランダム数発生器の再構成可能パラメータが、スクランブルシーケンス、チャネル化符号、シード値またはメモリに記憶された完全なPN符号からなる群の少なくとも1つを含む、請求項に記載の装置。
  5. 再構成可能なコプロセッサが、逆拡散後にスペクトル拡散信号を結合する結合器をさらに含む、請求項に記載の装置。
  6. シーケンサが、制御プロセッサから受け取るコマンドに基づいて結合器の動作を制御する、請求項に記載の装置。
  7. 制御プロセッサによって生成されるコマンドが、セルサーチに関係する操作を実行するために、コプロセッサを再構成する、請求項1に記載の装置。
  8. 制御プロセッサによって生成されるコマンドが、経路サーチに関係する操作を実行するために、コプロセッサを再構成する、請求項1に記載の装置。
  9. 制御プロセッサによって生成されるコマンドが、データ復調を実行するために、コプロセッサを再構成する、請求項1に記載の装置。
  10. 制御プロセッサによって生成されるコマンドが、チャネル推定に関係する動作を実行するために、コプロセッサを再構成する、請求項1に記載の装置。
  11. 再構成可能コプロセッサの再構成可能な複数の処理要素が、制御プロセッサからのコマンドに応答して異なる動作を実行する、請求項1に記載の装置。
  12. 制御プロセッサからのコマンドに応答して、セルサーチ動作を実行するための複数の処理要素が、相関器、スライディング相関器のバンク、平均化ユニットおよび閾値化ユニットを含む、請求項11に記載の装置。
  13. 制御プロセッサからのコマンドに応答して、経路サーチ動作を実行するための複数の処理要素が、スライディング相関器のバンク、平均化ユニットおよび閾値化ユニットを含む、請求項11に記載の装置。
  14. 制御プロセッサからのコマンドに応答して、チャネル推定動作および結合動作を実行するための複数の処理要素が、相関器、符号発生器、結合器および係数発生器を含む、請求項11に記載の装置。
  15. 入力バッファが、制御プロセッサからのコマンドに応答して再構成可能な、レート適合ユニットを含む、請求項2に記載の装置。
  16. 処理要素が、制御プロセッサからのコマンドに応答して、スペクトル拡散信号成分をバッチで処理するように再構成される、請求項11に記載の装置。
  17. 再構成可能なコプロセッサが、制御プロセッサからのコマンドに応答して、一動作の一回反復を実行するように再構成される、請求項1に記載の装置。
  18. 再構成可能なコプロセッサが、制御プロセッサからのコマンドに応答して、一動作の複数回反復を実行するように再構成される、請求項1に記載の装置。
  19. スペクトル拡散信号成分を処理し、スペクトル拡散信号成分の処理結果を表す報告を提供するのに適合した、再構成可能な複数の処理要素を含む再構成可能なコプロセッサと、
    コプロセッサからの報告を受け取り、再構成可能なコプロセッサへの、再構成可能な複数の処理要素の少なくとも一つを再構成するコマンドを、受け取った報告に少なくとも一部は基づいて生成するのに適合した制御プロセッサとを含む、
    無線通信システムに使用する装置であって、
    再生可能なコプロセッサのデータレートは制御プロセッサからのコマンドに応答して再構成可能であり、
    再構成可能なコプロセッサは、可変の個数の論理資源により共用される複数の物理資源を含み、
    上記データレートは、複数の物理資源を共用する論理資源の数が増加したときに複数の物理資源を時分割共用するためのクロックレートを増加させるように再構成され、複数の物理資源を共用する論理資源の数が減少したときにクロックレートを減少させるように再構成されるものである、
    上記装置。
  20. スペクトル拡散信号成分を処理し、スペクトル拡散信号成分の処理結果を表す報告を提供するのに適合した、再構成可能な複数の処理要素を含む再構成可能なコプロセッサと、
    コプロセッサからの報告を受け取り、再構成可能なコプロセッサへの、再構成可能な複数の処理要素の少なくとも一つを再構成するコマンドを、受け取った報告に少なくとも一部は基づいて生成するのに適合した制御プロセッサとを含む、
    無線通信システムに使用する装置であって、
    再構成可能なコプロセッサの動作電圧は、制御プロセッサからのコマンドに応答して再構成可能であり、
    上記装置は、再構成可能なコプロセッサにより逐次的複数バッチで処理される情報を記憶する入力バッファをさらに含み、
    再構成可能なコプロセッサは、複数バッチのうちバッチkを、再構成可能なコプロセッサによるバッチk−1の処理の結果として提供された報告に基づいて制御プロセッサにより生成された現時点コマンドに従って処理し、
    制御プロセッサは、再生可能なコプロセッサにより提供された、バッチkを処理した結果の報告に基づいて、次のコマンドを生成し、次のコマンドは、逐次的複数バッチのうちのバッチk+1を処理するために再構成可能なコプロセッサを再構成するために使用されるものである、
    上記装置。
  21. 無線通信システムにおける信号処理方法であって、
    複数の再構成可能な処理要素を含む再構成可能なコプロセッサ内でスペクトル拡散信号成分を処理し、スペクトル拡散信号成分を処理した結果を表す報告を生成するステップと、
    上記報告を受け取るように適合した制御プロセッサにより、上記報告に少なくとも一部は基づいたコマンドを生成し、そのコマンドを複数の再構成可能な処理要素の少なくとも一つを再構成するために再構成可能なコプロセッサに提供するステップとを含み、
    ここにおいて再構成可能なコプロセッサは、スペクトル拡散信号成分を受信するための複数のRAKE要素を含むものであり、
    上記方法はさらに、スペクトル拡散信号成分を受信し、複数のRAKE要素内においてスペクトル拡散信号成分の処理操作を実行するステップを含み、
    処理操作は、
    擬似ランダム数発生器において符号を生成し、
    相関器において擬似ランダム発生器により生成した符号とスペクトル拡散信号成分との相関を取り、
    相関器と擬似ランダム発生器とを、制御プロセッサから受け取ったコマンドに基づいて再構成することを含むものであり、
    上記拡散信号成分を処理するステップは、前回バッチのデータを処理している間に制御プロセッサにより生成されたコマンドに基づき、現在バッチのデータを処理し、現在バッチのデータ処理結果に関連する報告を生成するために再構成可能なコプロセッサを使用するステップを含み、
    上記制御プロセッサによりコマンドを生成するステップは、前回バッチのデータに関連する報告を処理し、現在バッチのデータの処理中に次のバッチのデータの処理のためのコマンドを生成するために再構成可能なコプロセッサを使用するステップを含むものである、
    上記方法。
  22. 制御プロセッサが、セルサーチに関係する動作を実行するために、コプロセッサを再構成するためのコマンドを生成する、請求項21に記載の方法。
  23. 制御プロセッサが、経路サーチに関係する動作を実行するために、コプロセッサを再構成するためのコマンドを生成する、請求項21に記載の方法。
  24. 制御プロセッサが、チャネル推定に関係する動作を実行するために、コプロセッサを再構成するためのコマンドを生成する、請求項21に記載の方法。
  25. 複数の再構成可能な処理要素の少なくとも一つを再構成するステップが、制御プロセッサからのコマンドに応答して所望の動作を実行するように、コプロセッサを再構成することをさらに含む、請求項21に記載の方法。
  26. 再構成可能なコプロセッサを再構成するステップが、制御プロセッサからのコマンドに応答してセルサーチ動作を実行するために、相関器、スライディング相関器のバンク、平均化ユニット、および閾値化ユニットを再構成することを含む、請求項25に記載の方法。
  27. 再構成可能なコプロセッサを再構成するステップが、制御プロセッサからのコマンドに応答して経路サーチ動作を実行するために、スライディング相関器のバンク、平均化ユニットおよび閾値化ユニットを再構成することを含む、請求項25に記載の方法。
  28. 再構成可能なコプロセッサを再構成するステップが、制御プロセッサからのコマンドに応答してチャネル推定および結合動作を実行するために、相関器、符号発生器、結合器、および係数発生器を再構成することを含む、請求項25に記載の方法。
  29. 再構成可能なコプロセッサを再構成するステップが、制御プロセッサからのコマンドに応答してレート適合動作を実行することを含む、請求項25に記載の方法。
  30. スペクトル拡散信号成分を処理するステップが、制御プロセッサからのコマンドによって定義されるバッチで信号成分を処理することを含む、請求項21に記載の方法。
  31. スペクトル拡散信号成分を処理するステップが、制御プロセッサからのコマンドに応答して一動作の一回反復を実行することを含む、請求項21に記載の方法。
  32. スペクトル拡散信号成分を処理するステップが、制御プロセッサからのコマンドに応答して一動作の複数回反復を実行することを含む、請求項21に記載の方法。
  33. 無線通信システムにおける信号処理方法であって、
    複数の再構成可能な処理要素を含む再構成可能なコプロセッサ内でスペクトル拡散信号成分を処理し、スペクトル拡散信号成分を処理した結果を表す報告を生成するステップと、
    上記報告を受け取るように適合した制御プロセッサにより、上記報告に少なくとも一部は基づいたコマンドを生成し、そのコマンドを複数の再構成可能な処理要素の少なくとも一つを再構成するために再構成可能なコプロセッサに提供するステップとを含み、
    ここにおいて複数の再構成可能な処理要素の少なくとも一つを再構成することは、制御プロセッサからのコマンドに応答して、所望の動作を実行するために再構成可能なコプロセッサを再構成することを含み、
    再構成可能なコプロセッサを再構成することは、制御プロセッサからのコマンドに応答して、再構成可能なコプロセッサのデータレートを制御することを含み、
    データレートを制御することは、複数の物理資源を共用する論理資源の数が増加するときにはクロックレートを増加させ、複数の物理資源を共用する論理資源の数が減少するときにはクロックレートを減少させること等の、複数の物理資源を可変の数の論理資源が時分割使用する際に用いるクロックレートを変更することを含むものである、
    上記方法。
  34. 再構成可能なコプロセッサを再構成するステップが、制御プロセッサからのコマンドに応答して、コプロセッサの動作電圧を制御することを含む、請求項25に記載の方法。
  35. 再構成可能なコプロセッサを再構成するステップが、コプロセッサ内の再構成可能な処理要素を再構成することを含む、請求項25に記載の方法。
  36. 再構成可能なコプロセッサを再構成するステップが、制御プロセッサからの異なるコマンドに応答して、異なる動作を実行するために再構成可能なコプロセッサを再構成することを含む、請求項25に記載の方法。
  37. 制御プロセッサからのコマンドに応答して、再構成可能なコプロセッサの動作パラメータをプログラムするステップをさらに含む、請求項25に記載の方法。
  38. 制御プロセッサからのコマンドに応答して、再構成可能なコプロセッサの構成を動的に変更するステップをさらに含む、請求項25に記載の方法。
  39. スペクトル拡散信号成分を処理し、スペクトル拡散信号成分の処理結果を表す報告を提供するのに適合した、再構成可能な複数の処理要素を含む再構成可能なコプロセッサと、
    コプロセッサからの報告を受け取り、再構成可能なコプロセッサへの、再構成可能な複数の処理要素の少なくとも一つを再構成するコマンドを、受け取った報告に少なくとも一部は基づいて生成するのに適合した制御プロセッサとを含む、
    無線通信システムに使用する装置であって、
    再構成可能なコプロセッサは、RAKE受信機を含み、
    RAKE受信機は、 それぞれが対応する伝送経路から受信したスペクトル拡散信号成分を復調するように構成された、プログラム可能な数のフィンガーと、
    シーケンサであって、そのプログラムが外部プロセッサによって変更されて、RAKE受信装置の動作中に、前記RAKE受信装置内のフィンガー数を動的に変更する、前記シーケンサとを、
    上記装置は、再構成可能なコプロセッサにより逐次的複数バッチで処理される情報を記 憶する入力バッファをさらに含み、
    再構成可能なコプロセッサは、複数バッチのうちバッチkを、再構成可能なコプロセッサによるバッチk−1の処理の結果として提供された報告に基づいて制御プロセッサにより生成された現時点コマンドに従って処理し、
    制御プロセッサは、再生可能なコプロセッサにより提供された、バッチkを処理した結果の報告に基づいて、次のコマンドを生成し、次のコマンドは、逐次的複数バッチのうちのバッチk+1を処理するために再構成可能なコプロセッサを再構成するために使用されるものである、
    上記装置。
  40. 結合器が最大比結合器を含む、請求項に記載の装置。
  41. コマンドが、再構成可能型コプロセッサの論理資源をコールするとともに、前記論理資源が、再構成可能型コプロセッサの物理資源上にマッピングされている、請求項1に記載の装置。
  42. 物理資源が、論理資源間で時分割使用される、請求項41に記載の装置。
  43. 報告が、並列出力チャネル上で制御プロセッサに供給される、請求項1に記載の装置。
  44. コマンドの少なくとも1つに応答して、2つまたは3つ以上の動作が、並列に実行される、請求項1に記載の装置。
  45. 制御プロセッサおよび再構成可能型コプロセッサが、スペクトル拡散信号成分の非パイプラン式処理を実行する、請求項1に記載の装置。
  46. 制御プロセッサにより生成されたコマンドが、少なくとも一つのチャネル推定及びコプロセッサが少なくとも一つのチャネル推定に基づいて係数を生成するための指示と、複数のRAKE要素に対応した少なくとも一つの構成パラメータをリセット、起動および/または変更するための指示とを含む、請求項1に記載の装置。
  47. コマンドにより再構成された少なくとも一つの複数の再構成可能な処理要素が、スペクトル拡散信号成分の処理動作中に使用するRAKE受信機のフィンガー数を含む、請求項39に記載の装置。
JP2003546500A 2001-11-20 2002-11-20 再構成可能型コプロセッサを使用するスペクトル拡散信号処理の方法および装置 Active JP4195386B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US33160601P true 2001-11-20 2001-11-20
PCT/US2002/037121 WO2003044977A1 (en) 2001-11-20 2002-11-20 Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor

Publications (2)

Publication Number Publication Date
JP2005510170A JP2005510170A (ja) 2005-04-14
JP4195386B2 true JP4195386B2 (ja) 2008-12-10

Family

ID=23294640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003546500A Active JP4195386B2 (ja) 2001-11-20 2002-11-20 再構成可能型コプロセッサを使用するスペクトル拡散信号処理の方法および装置

Country Status (5)

Country Link
US (1) US7433389B2 (ja)
EP (1) EP1446893B1 (ja)
JP (1) JP4195386B2 (ja)
DE (1) DE60230794D1 (ja)
WO (1) WO2003044977A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0215033D0 (en) * 2002-06-28 2002-08-07 Critical Blue Ltd Instruction set translation method
GB2407178B (en) * 2003-10-17 2006-07-12 Toshiba Res Europ Ltd Reconfigurable signal processing module
AU2005201793A1 (en) * 2004-05-21 2005-12-08 Nec Australia Pty Ltd Method of scheduling cell search operations
US7209510B2 (en) * 2004-07-20 2007-04-24 Skyworks Solution, Inc. Channel estimation system for a wideband code division multiple access (WCDMA) communication system
US7586974B2 (en) * 2004-10-19 2009-09-08 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for rake finger allocation in a DS-CDMA receiver
US8594151B2 (en) * 2005-10-31 2013-11-26 Nokia Corporation Pilot sequence detection
JP4685682B2 (ja) * 2006-03-31 2011-05-18 富士通株式会社 半導体装置
DE102007043767B4 (de) * 2006-09-18 2015-07-09 Mediatek Inc. Empfänger eines CDMA-Systems mit einer Pfad-Abgleichschaltung
US8971305B2 (en) * 2007-06-05 2015-03-03 Qualcomm Incorporated Pseudo-random sequence mapping in wireless communications
US8488578B1 (en) * 2010-09-27 2013-07-16 Rockwell Collins, Inc. Identifying a CDMA scrambling code
WO2012060826A1 (en) * 2010-11-03 2012-05-10 Empire Technology Development, Llc Collaborative data sharing for cdma interference subtraction
JP5920226B2 (ja) 2011-02-15 2016-05-18 日本電気株式会社 複素演算処理用コプロセッサ及びプロセッサシステム
US9183174B2 (en) 2013-03-15 2015-11-10 Qualcomm Incorporated Use case based reconfiguration of co-processor cores for general purpose processors

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442627A (en) 1993-06-24 1995-08-15 Qualcomm Incorporated Noncoherent receiver employing a dual-maxima metric generation process
US5764687A (en) 1995-06-20 1998-06-09 Qualcomm Incorporated Mobile demodulator architecture for a spread spectrum multiple access communication system
DE69825370T2 (de) * 1997-07-17 2004-12-16 Matsushita Electric Industrial Co., Ltd., Kadoma CDMA Funknachrichtenübertragungsgerät
US6230307B1 (en) * 1998-01-26 2001-05-08 Xilinx, Inc. System and method for programming the hardware of field programmable gate arrays (FPGAs) and related reconfiguration resources as if they were software by creating hardware objects
JPH11261440A (ja) * 1998-03-11 1999-09-24 Oki Electric Ind Co Ltd 合成受信装置
JP3031350B2 (ja) * 1998-09-14 2000-04-10 日本電気株式会社 スペクトラム拡散復調装置および方法
JP3031354B1 (ja) * 1998-09-30 2000-04-10 日本電気株式会社 Cdma受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体
US6052600A (en) * 1998-11-23 2000-04-18 Motorola, Inc. Software programmable radio and method for configuring
US6229841B1 (en) 1998-12-11 2001-05-08 Qualcomm Incorporated Method and apparatus for energy estimation in a wireless receiver capable of receiving multiple instances of a common signal
US6721581B1 (en) * 1999-05-07 2004-04-13 Infineon Technologies Ag Reprogrammable digital wireless communication device and method of operating same
JP2002544706A (ja) * 1999-05-10 2002-12-24 シリウス コミュニカション エヌ.ヴイ. 高速ソフトウェア再構成可能な符号分割多元接続通信のための方法および装置
KR100358427B1 (ko) * 1999-07-12 2002-10-25 한국전자통신연구원 씨디엠에이 적응배열안테나 시스템을 위한 효율적 구조의 복조기
US6587448B1 (en) 1999-10-18 2003-07-01 Lucent Technologies Inc. Reconfigurable wireless system base station
US6377636B1 (en) * 1999-11-02 2002-04-23 Iospan Wirless, Inc. Method and wireless communications system using coordinated transmission and training for interference mitigation
JP3358603B2 (ja) * 1999-11-04 2002-12-24 日本電気株式会社 パスタイミング検出回路及びその検出方法
WO2001050646A1 (en) 1999-12-30 2001-07-12 Morphics Technology, Inc. A configurable multimode despreader for spread spectrum applications
US7010061B2 (en) 1999-12-30 2006-03-07 Infineon Technologies Ag Configurable all-digital coherent demodulator system for spread spectrum applications
US6967999B2 (en) * 1999-12-30 2005-11-22 Infineon Technologies Ag Method and apparatus to support multi standard, multi service base-stations for wireless voice and data networks
AU2465201A (en) 1999-12-30 2001-07-16 Morphics Technology, Inc. A configurable code generator system for spread spectrum applications
JP3943305B2 (ja) * 2000-01-19 2007-07-11 三菱電機株式会社 スペクトル拡散受信装置、およびスペクトル拡散受信方法
US6608858B1 (en) 2000-01-26 2003-08-19 Qualcomm Incorporated Multipath doppler adjusted frequency tracking loop
AU3659001A (en) * 2000-01-28 2001-08-07 Morphics Tech Inc Method and apparatus for processing a secondary synchronization channel in a spread spectrum system
AU3315001A (en) 2000-01-28 2001-08-07 Morphics Technolgoy Inc A wireless spread spectrum communication platform using dynamically reconfigurable logic
US6650694B1 (en) 2000-02-18 2003-11-18 Texas Instruments Incorporated Correlator co-processor for CDMA RAKE receiver operations
US6801564B2 (en) * 2000-02-23 2004-10-05 Ipr Licensing, Inc. Reverse link correlation filter in wireless communication systems
US7103095B2 (en) * 2000-03-06 2006-09-05 Texas Instruments Incorporated Spread spectrum code correlator
US6289039B1 (en) * 2000-06-14 2001-09-11 Linex Technologies, Inc. Spread-spectrum communications utilizing variable throughput reduction
US6999432B2 (en) * 2000-07-13 2006-02-14 Microsoft Corporation Channel and quality of service adaptation for multimedia over wireless networks
US7606576B2 (en) * 2000-07-24 2009-10-20 Infineon Technologies Ag Distributed micro instruction set processor architecture for high-efficiency signal processing
US7512951B2 (en) 2000-07-31 2009-03-31 Infineon Technologies Ag Method and apparatus for time-sliced and multi-threaded data processing in a communication system
WO2002011404A2 (en) 2000-07-31 2002-02-07 Morphics Technology, Inc. Apparatus and method for configurable multi-dwell search engine for spread spectrum applications
WO2002011309A1 (en) 2000-07-31 2002-02-07 Morphics Technology, Inc. Generic finger architecture for spread spectrum applications
AU8641401A (en) 2000-07-31 2002-02-13 Morphics Tech Inc Apparatus and methods for sample selection and reuse of rake fingers in spread spectrum systems
US6600777B1 (en) 2000-09-29 2003-07-29 Qualcomm, Incorporated Assignment and deassignment of CDMA second finger
US6792031B1 (en) * 2000-10-18 2004-09-14 Texas Instruments Incorporated Method for maintaining timing in a CDMA rake receiver
JP3787269B2 (ja) * 2000-10-19 2006-06-21 株式会社エヌ・ティ・ティ・ドコモ 移動通信システムにおける拡散符号同期方法および受信装置
US6807227B2 (en) * 2000-10-26 2004-10-19 Rockwell Scientific Licensing, Llc Method of reconfiguration of radio parameters for power-aware and adaptive communications
US7209461B2 (en) * 2001-05-09 2007-04-24 Qualcomm Incorporated Method and apparatus for chip-rate processing in a CDMA system
US6618434B2 (en) * 2001-05-31 2003-09-09 Quicksilver Technology, Inc. Adaptive, multimode rake receiver for dynamic search and multipath reception
US7023902B2 (en) * 2001-11-06 2006-04-04 Qualcomm Inc. Apparatus and method for scalable offline CDMA demodulation
US6788731B2 (en) * 2002-04-26 2004-09-07 Motorola, Inc. Flexible correlation and queueing in CDMA communication systems
US6967989B2 (en) * 2002-05-17 2005-11-22 Motorola, Inc. Method and apparatus for time-sharing a rake receiver structure

Also Published As

Publication number Publication date
US7433389B2 (en) 2008-10-07
WO2003044977A1 (en) 2003-05-30
EP1446893A1 (en) 2004-08-18
EP1446893B1 (en) 2009-01-07
DE60230794D1 (de) 2009-02-26
JP2005510170A (ja) 2005-04-14
US20030095531A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
US9490857B2 (en) Systems and methods for parallel signal cancellation
JP5487274B2 (ja) ソフトウェア無線実装用ディジタル受信機
KR100871219B1 (ko) 이동 통신 시스템에서 멀티 탐색을 제공하는 셀 탐색 장치및 방법
EP0794623B1 (en) Spread spectrum communication receiver
AU754056B2 (en) Pilot strength measurement and multipath delay searcher for CDMA receiver
US6452959B1 (en) Method of and apparatus for generating data sequences for use in communications
US5812593A (en) De-spread code phase detection apparatus in spread spectrum type receiver
EP1540813B1 (en) Flexible method and apparatus for performing digital modulation and demodulation
KR100997620B1 (ko) Cdma 통신시스템에서 코드 스페이스와 주파수 에러를통하여 파일럿을 획득하는 방법 및 장치
KR100938022B1 (ko) 통신 시스템에서 수신 신호를 처리하기 위한 방법 및 장치
JP5002838B2 (ja) スペクトル拡散レーキ受信器のアームにおけるサブチップ解像度サンプルの組合せ
JP3425372B2 (ja) 通信信号の受信方法
CN1650590B (zh) 在cdma通信系统中的弹性相关和排队
US7106784B2 (en) Universal rake receiver
JP4268712B2 (ja) Ds−cdmaシステムにおいて干渉抑圧のための通信装置および方法
US7085246B1 (en) Method and apparatus for acquisition of a spread-spectrum signal
US5978413A (en) Method and system for processing a plurality of multiple access transmissions
US8804789B2 (en) Configurable multimode despreader for spread spectrum applications
US9198149B2 (en) Two-step searcher for cell discovery
US7756085B2 (en) Steps one and three W-CDMA and multi-mode searching
JP2655068B2 (ja) スペクトラム拡散受信機
AU715259B2 (en) Method and system for parallel demodulation of multiple chips of a CDMA signal
US8374299B2 (en) Serial cancellation receiver design for a coded signal processing engine
US5802102A (en) Programmable two-part matched filter for spread spectrum
RU2208914C2 (ru) Способ и устройство для обнаружения пилот-сигнала в приемном устройстве системы множественного доступа с кодовым разделением каналов

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

R150 Certificate of patent or registration of utility model

Ref document number: 4195386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250