JP2002101016A - 逆拡散装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は時系列的に入力されてくる入力信号と
所定のコードとの間の自己相関演算により入力信号から
そのコードに適合したデータを抽出する逆拡散装置に関
し、回路規模および消費電力の削減を図る。 【解決手段】入力信号を、同期検出用コードに対し相対
的に遅延させて遅延信号を生成する遅延回路と、Ｅ（Ｅ
ａｒｌｙ），Ｐ（Ｐｕｎｃｔｕａｌ），Ｌ（Ｌａｔｅ）
の３つの自己相関演算それぞれに応じて選択された入力
信号あるいは遅延信号と同期検出用コードとの間での
Ｅ，Ｐ，Ｌの３つの自己相関演算を時分割的に行なう自
己相関回路（演算器１８３，加算器１８４，レジスタ１
８６Ｅ，１８６Ｐ，１８６Ｌ等）を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は時系列的に入力され
てくる入力信号と所定のコードとの間の自己相関演算に
より入力信号からそのコードに適合したデータを抽出す
る逆拡散装置に関する。

【０００２】

【従来の技術】近年、携帯電話等に用いられる通信技術
の１つとしてＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ／符号分割多元接続）
と呼ばれる方式が注目されている。このＣＤＭＡ方式
は、通信により送られてきた信号と、所定のコードとの
自己相関演算により、その信号から所望のデータを抽出
する方式であり、それまでのＦＤＭＡ（Ｆｒｅｑｕｅｎ
ｃｙ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ／周波数分割多元接続）やＴＤＭＡ（ＴｉｍｅＤｉｖ
ｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ／時分割
多元接続）などの方式と比べ極めて多数の人が同時に通
話することができるという特徴を有する。

【０００３】このＣＤＭＡでは、スペクトクル拡散とい
う技術が用いられており、このＣＤＭＡ方式で変調され
た信号から元のデータを復元するには逆拡散と呼ばれる
技術が用いられる。

【０００４】図１は、逆拡散装置を示す回路ブロック図
である。

【０００５】アンテナ等で受信され前処理の行なわれた
受信信号は、この図１に示す逆拡散装置の入力信号Ｓと
して、データ逆拡散回路１１および３つの同期維持（Ｄ
ＬＬ）逆拡散回路１２，１３，１４に入力される。ここ
ではまずＤＬＬ逆拡散回路１２，１３，１４について説
明する。

【０００６】ＤＬＬ逆拡散回路１２，１３，１４では、
それぞれ入力信号と同期検出用コードとの間での自己相
関演算が行なわれる。ここで、ＤＬＬ逆拡散回路（Ｐ）
１３では、現在の受信タイミング（Ｐｕｎｃｔｕａｌ）
における入力信号と同期検出用コードとの間の自己相関
演算が行なわれ、ＤＬＬ逆拡散回路（Ｌ）１４では、現
在の受信タイミング（Ｐｕｎｃｔｕａｌ）よりも同期検
出用コードに対し相対的に遅れた遅延タイミング（Ｌａ
ｔｅ）の入力信号と同期検出用コードとの間の自己相関
演算が行なわれ、ＤＬＬ逆拡散回路（Ｅ）１２では、現
在の受信タイミング（Ｐｕｎｃｔｕａｌ）よりも同期検
出用コードに対し相対的に進んだ早進タイミング（Ｅａ
ｒｌｙ）の入力信号と同期検出用コードとの間の自己相
関演算が行なわれる。

【０００７】現在の受信タイミングが正しい受信タイミ
ングであったときは、３つのＤＬＬ逆拡散回路１２，１
３，１４のうちの、現在の受信タイミングの入力信号と
同期検出用コードとの間の自己相関演算を行なったＤＬ
Ｌ逆拡散回路（Ｐ）１３による自己相関演算結果（相関
値）が、他の２つのＤＬＬ逆拡散回路（Ｅ，Ｌ）１２，
１４によるいずれの相関値よりも大きく、もし現在の受
信タイミングが正しい受信タイミングよりも遅れ気味で
あったときは、遅延タイミングの入力信号と同期検出用
コードとの間の自己相関演算を行なったＤＬＬ逆拡散回
路（Ｌ）１４による自己相関演算結果（相関値）が他の
２つのＤＬＬ逆拡散回路（Ｅ，Ｐ）１２，１３によるい
ずれの相関値よりも大きく、また、同様に、もし現在の
受信タイミングが正しい受信タイミングよりも進みぎみ
であったときは、早進タイミングの入力信号と同期検出
用コードとの間の自己相関演算を行なったＤＬＬ逆拡散
回路（Ｅ）１２による相関値が、他の２つのＤＬＬ逆拡
散回路（Ｐ，Ｌ）１３，１４によるいずれの相関値より
も大きい。すなわち、これら３つのＤＬＬ逆拡散回路１
２，１３，１４による相関値どうしを比較することによ
り、現在の受信タイミングのままでよいか、受信タイミ
ングを少し進める、あるいは少し遅らせる必要があるか
が検出される。

【０００８】図１に示すタイミング発生回路１５では、
３つのＤＬＬ逆拡散回路１２，１３，１４で求められた
３つの相関値に基づいて、上記の受信タイミング、遅延
タイミングおよび早進タイミングのうちの相関が最も高
いタイミングが次の受信タイミングとして設定され、そ
の設定された受信タイミングに適合したタイミング信号
を発生する。このようにして、受信信号（入力信号）と
常に同期がとられることになる。

【０００９】図１に示す、もう１つのデータ逆拡散回路
１１では、常に現在の受信タイミングの入力信号とデー
タ抽出用コードとの間の自己相関演算が行なわれ、入力
信号中から所望のデータが抽出される。ただしここで抽
出されたデータは通信回路中でのさまざまな歪みを受け
たものであり、このデータ逆拡散回路１１で抽出された
データはチャネル推定回路１６に入力され、このチャネ
ル推定回路１６において通信回路により受けた振幅の変
化や位相の変化（回転）の程度が検出される。この抽出
されたデータは逆回転回路１７に入力され、この逆回転
回路１７では、データ逆拡散回路１１で抽出されたデー
タが、チャネル推定回路１６で検出された振幅の変化お
よび位相の変化分の修復（逆回転）を受け、より正確な
データが復元される。この逆回転回路１７から出力され
たデータもまだまだ不完全なものであり、この後、図示
しない誤り訂正回路等により誤り訂正等を受け、発信元
のデータと同じデータが復元される。

【００１０】図２は、図１に示す３つのＤＬＬ逆拡散回
路（Ｅ，Ｐ，Ｌ）１２，１３，１４の動作タイミングを
示す図である。

【００１１】図２（Ａ）は、入力信号を示している。こ
こでは、’チップ’と称される時間単位が用いられてお
り、時間的に早い順に１チップごとにＤ０，Ｄ１，Ｄ２
の記号が付されている。

【００１２】また、図２（Ｂ）は、同期検出用コードの
時系列を示しており、ここには、時間的に早い順に、１
チップごとにフェーズ（Ｎ−１），フェーズ（Ｎ），フ
ェーズ（Ｎ＋１）と名づけられている。

【００１３】また、図２（Ｃ）は、図２（Ｂ）に示す同
期検出用コードを１チップの１／２の時間だけ進ませた
ものである。この場合、同期検出用コードを基準とする
と、入力信号（図２（Ａ））を相対的に１チップの１／
２だけ遅延させたことになる。

【００１４】また、図２（Ｄ）は、図２（Ｂ）に示す同
期検出用コードを１チップの１／２の時間だけ遅らせた
ものである。この場合、同期検出用コードを基準とする
と、入力信号（図２（Ａ））を相対的に１チップの１／
２だけ進ませたことになる。

【００１５】ここでは、このように時間的にずれた３つ
の同期検出用コードを発生させ、図１に示す３つのＤＬ
Ｌ逆拡散回路１２，１３，１４、のうちのＤＬＬ逆拡散
回路（Ｐ）１３では、図２（Ａ）の入力信号と図２
（Ｂ）に示すタイミングの同期検出用コードとの間で、
図２に記号’Ｐ’で示すタイミングで自己相関演算のた
めの１回の演算（フェーズＮに関する演算）が行なわ
れ、また、３つのＤＬＬ逆拡散回路１２，１３，１４の
うちのＤＬＬ逆拡散回路（Ｌ）１４では、図２（Ａ）の
入力信号と図２（Ｄ）に示すタイミングの同期検出用コ
ードとの間で、図２に記号’Ｌ’で示すタイミングで、
自己相関演算のためのフェーズ（Ｎ）の演算が行なわ
れ、また、３つのＤＬＬ逆拡散回路１２，１３，１４の
うちのＤＬＬ逆拡散回路（Ｅ）１２では、図２（Ａ）の
入力信号と図２（Ｃ）に示すタイミングの同期検出用コ
ードとの間で、図２に記号’Ｅ’で示すタイミングで、
自己相関演算のためのフェーズ（Ｎ＋１）の演算が行な
われる。

【００１６】自己相関演算は、乗算器あるいはセレクタ
等を用い、このような演算の、連続する複数のフェーズ
の間の累積を求めるものであり、各ＤＬＬ逆拡散回路１
２，１３，１４では、各チップ内で上記の各演算が行な
われるとともに、その演算結果が、連続する複数のチッ
プ内で累積され、これにより自己相関演算結果（相関
値）が求められる。

【００１７】

【発明が解決しようとする課題】ここで、図１に示す逆
拡散装置１０では、３つのＤＬＬ逆拡散回路１２，１
３，１４が用いられており、しかもＣＤＭＡの場合、送
信局から受信局への送信経路が複数存在する場合はその
送信経路と同数必要となるため、回路規模に大きく影響
する。また、消費電力は概ね回路規模に応じて増大する
ため、携帯端末に搭載する場合などにはこの消費電力も
大きな問題となる。

【００１８】本発明は、上記事情に鑑み、回路規模の削
減が図られた逆拡散装置を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記目的を達成する本発
明の逆拡散装置は、時系列的に入力されてくる入力信号
と所定のコードとの間の自己相関演算により入力信号か
らそのコードに適合したデータを抽出する逆拡散装置に
おいて、所定の受信タイミングにおける入力信号と同期
検出用コードとの間の自己相関演算である第１の自己相
関演算と、受信タイミングよりも同期検出用コードに対
し相対的に遅れた遅延タイミングの入力信号と同期検出
用コードとの間の自己相関演算である第２の自己相関演
算と、受信タイミングよりも同期検出用コードに対し相
対的に進んだ早進タイミングの入力信号と同期検出用コ
ードとの間の自己相関演算である第３の自己相関演算を
行なう自己相関演算部と、この自己相関演算部における
第１〜第３の自己相関演算の結果に基づいて、受信タイ
ミング、遅延タイミング、および早進タイミングのうち
の、相関が最も高いタイミングを次の受信タイミングと
して設定して、受信タイミングに適合したタイミング信
号を発生するタイミング発生部とを備え、上記自己相関
部が、入力信号を、同期検出用コードに対し相対的に遅
延させて遅延信号を生成する遅延回路と、第１〜第３の
自己相関演算それぞれに応じて選択された入力信号ある
いは遅延信号と、同期検出用コードとの間での、上記第
１〜第３の３つの自己相関演算を時分割的に行なう自己
相関回路とを備えたものであることを特徴とする。

【００２０】ここで、上記本発明の逆拡散装置におい
て、上記自己相関回路は、時間的な単位である１チップ
内で、時分割的に、第１〜第３の自己相関演算それぞれ
に応じて選択された入力信号あるいは遅延信号と、同期
検出用コードとの間での、上記第１〜第３の自己相関演
算それぞれのための各演算である第１〜第３の演算を行
う演算器と、上記第１〜第３の自己相関演算それぞれの
途中結果を格納しておく第１〜第３のレジスタと、１チ
ップ内で、時分割的に、上記第１〜第３の演算それぞれ
の各演算結果と、上記第１〜第３のレジスタの各格納値
とを加算して第１〜第３の各レジスタに再格納すること
により、上記第１〜第３の演算それぞれの各演算結果
の、連続する複数のチップの間の各累積を求める加算器
とを備えたものであってもよい。

【００２１】また、上記本発明の逆拡散装置において、
上記遅延回路は、入力信号を、所定の時間だけ遅延させ
るものであることが好ましい。

【００２２】本発明の逆拡散装置は、上記の第１〜第３
の自己相関演算を時分割に行なうものであり、図１に示
すように基本的には３つ必要であったＤＬＬ逆拡散回路
が、多少の付加回路はあるものの１つで済み、回路規模
の大幅な削減が図られる。

【００２３】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００２４】図３は、本発明の逆拡散装置の一実施形態
のブロック図である。この図３において、図１に示す従
来の逆拡散装置１０のと同一の要素には同一の符号を付
して示し、相違点について説明する。この相違点は、図
１に示す従来の逆拡散装置には、３つのＤＬＬ逆拡散回
路１２，１３，１４が備えられていたのに代えて、この
図３に示す逆拡散装置１には、１つのＤＬＬ逆拡散回路
１８が備えられている。このＤＬＬ逆拡散回路１８は、
図２に示すＤＬＬ逆拡散回路１２，１３，１４の機能を
時分割的に兼用したものである。

【００２５】図４は、図３に１つのブロックで示すＤＬ
Ｌ逆拡散回路１８の作用説明図である。

【００２６】図４（Ａ）は、入力信号を示している。こ
の図４（Ａ）に示す入力信号には、時間的に早いものか
ら順に、１チップを１／４に区切った時間間隔ごとにＤ
２，Ｄ３，……Ｄ１１の符号が付されており、そのう
ち、ここで着目している１チップ内には、Ｄ７，Ｄ８，
Ｄ９，Ｄ１０の符号が付されてる。

【００２７】図４（Ｂ）は、図４（Ａ）の入力信号を１
チップの１／４の時間だけ遅延させた遅延信号を示して
いる。

【００２８】図４（Ｃ）および図４（Ｄ）は、図４
（Ａ）の入力信号と図４（Ｂ）の遅延信号との組合せを
示している。

【００２９】図４（Ｃ）では、ここで着目している１チ
ップ内の最初の１／４の時間は図４（Ｂ）の遅延信号、
Ｄ６、２番目の１／４の時間は図４（Ｂ）の入力信号Ｄ
８、３番目の１／４の時間はドントケア（入力信号ある
いは遅延信号のいずれであってもよい）、および４番目
の１／４の時間は図４（Ａ）の入力信号Ｄ１０が組み合
わされている。

【００３０】また、図４（Ｄ）では、ここで着目する１
チップ内の最初の１／４の時間および２番目の１／４の
時間は、図４（Ａ）の入力信号Ｄ７，Ｄ８、３番目の１
／４の時間はドントケア、および４番目の１／４の時間
は図４（Ｂ）の遅延信号Ｄ９が組み合わされている。

【００３１】従来技術の説明で述べたように、同期検出
のための自己相関演算は、現在の受信タイミングの入力
信号と同期検出用コードとの間の自己相関演算と、同期
検出用コードに対し相対的に、その受信タイミングより
遅れた遅延タイミングの入力信号と同期検出用コードと
の間の自己相関演算と、さらに同期検出用コードに対し
相対的に、その受信タイミングよりも進んだ早進タイミ
ングの入力信号と同期検出用コードとの間の自己相関演
算との、３つの自己相関演算が必要となるが、受信タイ
ミングに対する遅延タイミングおよび早進タイミングの
時間的なずれは、設計思想等に応じて１チップの１／２
の時間に設定される場合もあり、あるいは１チップの１
／４の時間に設定される場合もある。

【００３２】図４（Ｃ）の組合せは、受信タイミングに
対する遅延タイミングおよび早進タイミングの時間的な
ずれが１チップの１／２に設定されている場合に有効な
組合せである。ここで着目している１チップ内で入力信
号Ｄ８が受信タイミングに合致しているものとし、その
１チップ内の最初の１／４の時間で、遅延信号Ｄ６を用
いて、早進タイミングの入力信号と同期検出用コードと
の間で、乗算器あるいはセレクタ等を用いて、自己相関
演算（Ｅ）のための演算が行われ、次の１／４の時間
で、受信タイミングの入力信号Ｄ８と同期検出用コード
との間の自己相関演算（Ｐ）のための演算が行なわれ、
最後の１／４の時間で、遅延タイミングの入力信号と同
期検出用コードとの間の自己相関演算（Ｌ）のための演
算が行なわれる。これらの演算は、受信タイミングおよ
び早進タイミングのそれぞれに関し、複数のチップに渡
って累算され、各相関値が算出される。

【００３３】また、図４（Ｄ）の組合せは、受信タイミ
ングに対する遅延タイミングおよび早進タイミングの時
間的なずれが１チップの１／４に設定されている場合に
有効な組合せである。図４（Ｃ）の組合せと同様、ここ
で着目している１チップ内では入力信号Ｄ８が受信タイ
ミングに合致しているものとし、その１チップ内の最初
の１／４、２番目の１／４、および最終の１／４の各時
間で、それぞれ、早進タイミングの入力信号Ｄ７と同期
検出用コードとの間での自己相関演算（Ｅ）のための演
算、受信タイミングの入力信号Ｄ８と同期検出用コード
との間の自己相関演算（Ｐ）のための演算、および遅延
タイミングの入力信号Ｄ９（遅延信号Ｄ９）と同期検出
用コードとの間の自己相関演算（Ｌ）のための演算が行
なわれる。これらの演算は、受信タイミング、遅延タイ
ミングおよび早進タイミングのそれぞれごとに、複数の
チップに渡って累算され、各相関値が算出される。

【００３４】このように、図４に示す動作を実現するこ
とにより、図３に示す１つのＤＬＬ逆拡散回路１８で、
３つの自己相関演算（Ｅ，Ｐ，Ｌ）を時分割的に行なう
ことができる。

【００３５】尚、ここでは、受信タイミングに対する遅
延タイミングおよび早進タイミングの時間的なずれが１
チップの１／２の場合と、１チップの１／４場合との双
方について示したが、１台の逆拡散装置内でこれら双方
が実現されている必要はない。

【００３６】図５は、図４の作用を実現した、図３に１
つのブロックで示すＤＬＬ逆拡散回路１８の回路ブロッ
ク図である。

【００３７】入力信号Ｓは、直接にセレクタ１８２に入
力されるとともに、遅延回路１８１により１チップの１
／４の時間だけ遅延を受けて（この遅延を受けた信号を
遅延信号と称する）セレクタ１８２に入力される。この
ＤＬＬ逆拡散回路１８が受信タイミングに対し１チップ
の１／２だけ時間がずれた遅延タイミングおよび早進タ
イミングを生成する回路である場合は、このセレクタ１
８２は、このセレクタ１８２から図４（Ｃ）に示す信号
が出力されるように切り換えられ、このＤＬＬ逆拡散回
路が受信タイミングに対し１チップの１／４だけ時間が
ずれた遅延タイミングおよび早進タイミングを生成する
回路である場合は、このセレクタ１８２は、このセレク
タ１８２から図４（Ｄ）に示す信号が出力されるように
切り換えられる。

【００３８】演算器１８３には、セレクタ１８２から出
力された信号と同期検出用コードＣが入力され、図４に
示す符号‘Ｅ’，‘Ｐ’，‘Ｌ’のタイミングで、それ
ぞれ、早進タイミングの入力信号と同期検出用コードと
の間の演算、受信タイミングの入力信号と同期検出用コ
ードとの間の演算、および遅延タイミングの入力信号と
同期検出用コードとの間の演算が行なわれる。この演算
器１８３による演算の結果は、加算器１８４に入力され
る。

【００３９】ここで、レジスタ１８６Ｅ，１８６Ｐ，１
８６Ｌには、１回の自己相関演算を始めるにあたっては
初期値０が格納され、その後、セレクタ１８７により、
各チップごとに、図４に示す符号‘Ｅ’，‘Ｐ’，
‘Ｌ’の各タイミングで、レジスタ１８６Ｅ，１８６
Ｐ，１８６Ｌに格納された値が選択されて加算器１８４
に入力される。

【００４０】加算器１８４では、演算器１８３から入力
された今回のチップに関する演算結果と、セレクタ１８
７を経由して入力された、それまでの演算結果の累算値
とが加算され、セレクタ１８５を経由して元のレジスタ
に書き戻される。こうすることにより、レジスタ１８６
Ｅ，１８６Ｐ，１８６Ｌには、各チップごとにそれまで
の演算の累積値が再格納され、自己相関演算が終了した
タイミングではそれらのレジスタ１８６Ｅ，１８６Ｐ，
１８６Ｌには、それぞれ早進タイミングに関する相関
値、受信タイミングに関する相関値、および遅延タイミ
ングに関する相関値が格納される。

【００４１】これらのレジスタ１８６Ｅ，１８６Ｐ，１
８６Ｌに格納された相関値は、従来技術の説明で述べた
ように、タイミング発生回路１５に入力され、タイミン
グ発生回路１５では、それら相関値のうちの最も大きな
値に対応するタイミングが次の受信タイミングとして設
定され、その設定された受信タイミングに適合したタイ
ミング信号を発生し、この逆拡散装置は、そのタイミン
グ発生回路１５からのタイミング信号で動作する。

【００４２】以下に、図１に示す逆拡散装置１０に備え
られた３つのＤＬＬ逆拡散回路１２，１３，１４と、図
３に示す逆拡散装置１に備えられた１つＤＬＬ逆拡散回
路１８の回路規模の比較結果を示す。

【００４３】図１の従来例： Ｋキロゲート×３（Ｅ，Ｐ，Ｌ）×Ｎ_F（フィンガ数） 図３の実施形態： Ｋキロゲート×１（共有）×Ｎ_F（フィンガ数） すなわち、３分の１の回路規模削減となる。またその分
消費電力も大幅に低減する。

【００４４】尚、図３〜図５に示す実施形態は、入力信
号を遅延させることによって遅延信号を生成したが、入
力信号と同期検出用コードとの関係は相対的なものであ
るので、入力信号に対し同期検出用コードを相対的に進
め、この進めた同期検出用コードから見たときの入力信
号を遅延信号としてもよい。

【００４５】

【発明の効果】以上、説明したように、本発明によれ
ば、回路規模および消費電力が削減された逆拡散装置が
実現する。

【図面の簡単な説明】

【図１】逆拡散装置を示す回路ブロック図である。

【図２】図１に示す３つのＤＬＬ逆拡散回路（Ｅ，Ｐ，
Ｌ）の動作タイミングを示す図である。

【図３】本発明の逆拡散装置の一実施形態のブロック図
である。

【図４】図３にブロックで示すＤＬＬ逆拡散回路の作用
説明図である。

【図５】図４の作用を実現した、図３に１つのブロック
で示すＤＬＬ逆拡散回路の回路ブロック図である。

【符号の説明】

１ 逆拡散装置 １１ データ逆拡散回路 １５ タイミング発生回路 １６ チャネル推定回路 １７ 逆回転回路 １８ ＤＬＬ逆拡散回路 １８１ 遅延回路 １８２，１８５，１８７ セレクタ １８３ 演算器 １８４ 加算器 １８６Ｅ，１８６Ｐ，１８６Ｌ レジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 時系列的に入力されてくる入力信号と所
   定のコードとの間の自己相関演算により該入力信号から
   該コードに適合したデータを抽出する逆拡散装置におい
   て、 所定の受信タイミングにおける入力信号と同期検出用コ
   ードとの間の自己相関演算である第１の自己相関演算
   と、該受信タイミングよりも前記同期検出用コードに対
   し相対的に遅れた遅延タイミングの入力信号と該同期検
   出用コードとの間の自己相関演算である第２の自己相関
   演算と、該受信タイミングよりも前記同期検出用コード
   に対し相対的に進んだ早進タイミングの入力信号と該同
   期検出用コードとの間の自己相関演算である第３の自己
   相関演算を行なう自己相関演算部と、前記自己相関演算
   部における第１〜第３の自己相関演算の結果に基づい
   て、前記受信タイミング、前記遅延タイミング、および
   前記早進タイミングのうちの、相関が最も高いタイミン
   グを次の受信タイミングとして設定して、該受信タイミ
   ングに適合したタイミング信号を発生するタイミング発
   生部とを備え、 前記自己相関演算部が、 前記入力信号を、前記同期検出用コードに対し相対的に
   遅延させて遅延信号を生成する遅延回路と、 前記第１〜第３の自己相関演算それぞれに応じて選択さ
   れた前記入力信号あるいは前記遅延信号と、前記同期検
   出用コードとの間での、前記第１〜第３の３つの自己相
   関演算を時分割的に行なう自己相関回路とを備えたもの
   であることを特徴とする逆拡散装置。
2. 【請求項２】 前記自己相関回路が、 時間的な単位である１チップ内で、時分割的に、前記第
   １〜第３の自己相関演算それぞれに応じて選択された前
   記入力信号あるいは前記遅延信号と、前記同期検出用コ
   ードとの間での、前記第１〜第３の自己相関演算それぞ
   れのための各演算である第１〜第３の演算を行う演算器
   と、 前記第１〜第３の自己相関演算それぞれの途中結果を格
   納しておく第１〜第３のレジスタと、 １チップ内で、時分割的に、前記第１〜第３の演算それ
   ぞれの各演算結果と、前記第１〜第３のレジスタの各格
   納値とを演算して該第１〜第３の各レジスタに再格納す
   ることにより、前記第１〜第３の演算それぞれの各演算
   結果の、連続する複数のチップの間の各累積を求める加
   算器とを備えたものであることを特徴とする請求項１記
   載の逆拡散装置。
3. 【請求項３】 前記遅延回路が、前記入力信号を、所定
   の時間だけ遅延させるものであることを特徴とする請求
   項１又は２記載の逆拡散装置。