JP2001217819A - 同期回路 - Google Patents
同期回路Info
- Publication number
- JP2001217819A JP2001217819A JP2000025771A JP2000025771A JP2001217819A JP 2001217819 A JP2001217819 A JP 2001217819A JP 2000025771 A JP2000025771 A JP 2000025771A JP 2000025771 A JP2000025771 A JP 2000025771A JP 2001217819 A JP2001217819 A JP 2001217819A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- correlation
- chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
- G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
- G01S19/13—Receivers
- G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
- G01S19/30—Acquisition or tracking or demodulation of signals transmitted by the system code related
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 外部から供給されたコードと内部コードとの
同期をとる同期回路に関し、簡単な構成で、高速に同期
させることができる同期回路を提供することを目的とす
る。 【解決手段】 C／Aコードから−１チップ変移したC／A
コード及び、C／Aコードから０チップ変移したC／Aコー
ドを出力し、−１チップ遅延したC／AコードとＩ信号並
びにQ信号との相関及び、０チップ遅延したＣ／Ａコー
ドとＩ信号並びにＱ信号との相関を同時に検出し、その
検出結果に応じてＣ／Ａコードを２チップずつシフトさ
せる。
同期をとる同期回路に関し、簡単な構成で、高速に同期
させることができる同期回路を提供することを目的とす
る。 【解決手段】 C／Aコードから−１チップ変移したC／A
コード及び、C／Aコードから０チップ変移したC／Aコー
ドを出力し、−１チップ遅延したC／AコードとＩ信号並
びにQ信号との相関及び、０チップ遅延したＣ／Ａコー
ドとＩ信号並びにＱ信号との相関を同時に検出し、その
検出結果に応じてＣ／Ａコードを２チップずつシフトさ
せる。
Description
【０００１】
【発明の属する技術分野】本発明は、同期装置に係り、
特に、外部から供給されたコードと内部コードとの同期
をとる同期回路に関する。
特に、外部から供給されたコードと内部コードとの同期
をとる同期回路に関する。
【０００２】
【従来の技術】図３は、従来のＧＰＳ受信装置の一例の
ブロック構成図を示す。
ブロック構成図を示す。
【０００３】従来のＧＰＳ受信装置１は、受信アンテナ
３、受信ユニット４、情報処理装置５、表示装置６から
構成される。
３、受信ユニット４、情報処理装置５、表示装置６から
構成される。
【０００４】受信アンテナ２は、ＧＰＳ衛星２−１〜２
−ｎからのＧＰＳ信号を受信する。ＧＰＳ信号は、１５
７５．４２ＭHzの信号である。受信アンテナ２で受信さ
れたＧＰＳ信号は、受信ユニット４に供給される。
−ｎからのＧＰＳ信号を受信する。ＧＰＳ信号は、１５
７５．４２ＭHzの信号である。受信アンテナ２で受信さ
れたＧＰＳ信号は、受信ユニット４に供給される。
【０００５】受信ユニット４は、ＧＰＳ信号をＧＰＳか
らＣ／Ａコードを抽出し、異なるＣ／Ａコードの時間差
に応じたデータを出力する。受信ユニット４の出力デー
タは、情報処理装置５に供給される。
らＣ／Ａコードを抽出し、異なるＣ／Ａコードの時間差
に応じたデータを出力する。受信ユニット４の出力デー
タは、情報処理装置５に供給される。
【０００６】情報処理装置５は、受信ユニット４の出力
データに応じて緯度、経度、高度、時間などの情報を求
める。情報処理装置５は、求められた情報に応じて表示
装置６を駆動する。表示装置６は、情報処理装置５で求
められた緯度、経度、高度、時間などの情報を表示す
る。
データに応じて緯度、経度、高度、時間などの情報を求
める。情報処理装置５は、求められた情報に応じて表示
装置６を駆動する。表示装置６は、情報処理装置５で求
められた緯度、経度、高度、時間などの情報を表示す
る。
【０００７】次に、受信ユニット４について説明する。
【０００８】図４は従来の一例の受信ユニットのブロッ
ク構成図を示す。
ク構成図を示す。
【０００９】受信ユニット４は、高周波回路１１、受信
回路１２、ＣＰＵ１３、ＲＡＭ１４から構成される。
回路１２、ＣＰＵ１３、ＲＡＭ１４から構成される。
【００１０】高周波回路１１には、アンテナ３から受信
信号が供給される。高周波回路１１は、アンテナ３から
の受信信号を所定の周波数帯域となるように周波数変換
する。
信号が供給される。高周波回路１１は、アンテナ３から
の受信信号を所定の周波数帯域となるように周波数変換
する。
【００１１】図５は従来の一例の高周波回路のブロック
構成図を示す。
構成図を示す。
【００１２】高周波回路１１は、周波数変換部２１、２
２、発振回路２３から構成される。発振回路２３には、
受信回路１２から１８．４１４ＭHzの発振信号が供給さ
れる。発振回路２３は、ＰＬＬ（Phase Locked Loop）
回路から構成され、１８．４１４MHzの発振信号から１
５５５．９８３ＭHzの発振信号を生成し、周波数変換部
２１に供給する。
２、発振回路２３から構成される。発振回路２３には、
受信回路１２から１８．４１４ＭHzの発振信号が供給さ
れる。発振回路２３は、ＰＬＬ（Phase Locked Loop）
回路から構成され、１８．４１４MHzの発振信号から１
５５５．９８３ＭHzの発振信号を生成し、周波数変換部
２１に供給する。
【００１３】周波数変換部２１には、アンテナ３から搬
送周波数１５７５．４２ＭHzの受信信号が供給されると
ともに、発振回路２３から１５５５．９８３MHzの発振
信号が供給される。周波数変換部２１は、受信信号と１
５５５．９８３ＭHzの発振信号とを乗算して、受信信号
の搬送周波数を１９．４３７ＭHzに変換する。
送周波数１５７５．４２ＭHzの受信信号が供給されると
ともに、発振回路２３から１５５５．９８３MHzの発振
信号が供給される。周波数変換部２１は、受信信号と１
５５５．９８３ＭHzの発振信号とを乗算して、受信信号
の搬送周波数を１９．４３７ＭHzに変換する。
【００１４】周波数変換部２１で周波数変換された受信
信号は、周波数変換部２２に供給される。周波数変換部
２２には、受信回路１２から１８．４１４ＭHzの発振信
号が供給される。周波数変換部２２は、周波数変換部２
１からの受信信号と受信回路１２からの発振信号とを乗
算して、受信信号を搬送周波数１．０２３ＭHzの信号に
変換する。周波数変換部２２で変換された信号は、受信
回路１２に供給される。
信号は、周波数変換部２２に供給される。周波数変換部
２２には、受信回路１２から１８．４１４ＭHzの発振信
号が供給される。周波数変換部２２は、周波数変換部２
１からの受信信号と受信回路１２からの発振信号とを乗
算して、受信信号を搬送周波数１．０２３ＭHzの信号に
変換する。周波数変換部２２で変換された信号は、受信
回路１２に供給される。
【００１５】受信回路１２は、高周波回路１１からの信
号に応じて衛星コードを抽出する。
号に応じて衛星コードを抽出する。
【００１６】図６は従来の一例の受信回路のブロック構
成図を示す。
成図を示す。
【００１７】受信回路１２は、C／Aコード発生部３１、
乗算器３２〜３７、発振回路３８、第１の検出回路３
９、第２の検出回路４０、第３の検出回路４１、第４の
検出回路４２から構成される。
乗算器３２〜３７、発振回路３８、第１の検出回路３
９、第２の検出回路４０、第３の検出回路４１、第４の
検出回路４２から構成される。
【００１８】高周波回路１１からの信号は、乗算器３
２、３３に供給される。乗算器３２、３３は、発振回路
３８に接続される。発振回路３８は、Ｉ信号の搬送周波
数に応じた発振信号を乗算器３２に供給し、Ｑ信号の搬
送周波数に応じた発振信号を乗算器３３に供給する。発
振回路３８は、ＣＰＵ１３からの制御信号に応じて位相
が制御される。
２、３３に供給される。乗算器３２、３３は、発振回路
３８に接続される。発振回路３８は、Ｉ信号の搬送周波
数に応じた発振信号を乗算器３２に供給し、Ｑ信号の搬
送周波数に応じた発振信号を乗算器３３に供給する。発
振回路３８は、ＣＰＵ１３からの制御信号に応じて位相
が制御される。
【００１９】Ｃ／Ａコード発生部３１は、ＣＰＵ１３か
らの制御信号に応じたタイミングで３種類のＣ／Ａコー
ドを発生する。Ｃ／Ａコード発生部３１から出力される
Ｃ／Ａコードは、遅延のない０チップ遅延Ｃ／Ａコー
ド、０チップ遅延Ｃ／Ａコードに対して−1／2チップ遅
延した−１／２チップ遅延Ｃ／Ａコード、０チップ遅延
Ｃ／Ａコードに対して＋1／2チップ遅延した＋１／２チ
ップ遅延Ｃ／Ａコードの３種類である。
らの制御信号に応じたタイミングで３種類のＣ／Ａコー
ドを発生する。Ｃ／Ａコード発生部３１から出力される
Ｃ／Ａコードは、遅延のない０チップ遅延Ｃ／Ａコー
ド、０チップ遅延Ｃ／Ａコードに対して−1／2チップ遅
延した−１／２チップ遅延Ｃ／Ａコード、０チップ遅延
Ｃ／Ａコードに対して＋1／2チップ遅延した＋１／２チ
ップ遅延Ｃ／Ａコードの３種類である。
【００２０】乗算器３２は、高周波回路１１からの信号
と発振回路３８からの発振信号とを乗算し、Ｉ信号を抽
出する。乗算器３３は、高周波回路１１からの信号と発
振回路３８からの発振信号とを乗算し、Ｑ信号を抽出す
る。
と発振回路３８からの発振信号とを乗算し、Ｉ信号を抽
出する。乗算器３３は、高周波回路１１からの信号と発
振回路３８からの発振信号とを乗算し、Ｑ信号を抽出す
る。
【００２１】乗算器３２で抽出されたＩ信号は、乗算器
３４〜３６に供給される。乗算器３４には、乗算器３２
からＩ信号が供給されるとともに、Ｃ／Ａコード発生部
３１から−１／２チップ遅延Ｃ／Ａコードが供給され
る。乗算器３４は、Ｉ信号と−１／２チップ遅延Ｃ／Ａ
コードとを乗算する。
３４〜３６に供給される。乗算器３４には、乗算器３２
からＩ信号が供給されるとともに、Ｃ／Ａコード発生部
３１から−１／２チップ遅延Ｃ／Ａコードが供給され
る。乗算器３４は、Ｉ信号と−１／２チップ遅延Ｃ／Ａ
コードとを乗算する。
【００２２】乗算器３５には、乗算器３２からＩ信号が
供給されるとともに、Ｃ／Ａコード発生部３１から０チ
ップ遅延Ｃ／Ａコードが供給される。乗算器３５は、Ｉ
信号と０チップ遅延Ｃ／Ａコードとを乗算する。
供給されるとともに、Ｃ／Ａコード発生部３１から０チ
ップ遅延Ｃ／Ａコードが供給される。乗算器３５は、Ｉ
信号と０チップ遅延Ｃ／Ａコードとを乗算する。
【００２３】乗算器３６には、乗算器３２からＩ信号が
供給されるとともに、Ｃ／Ａコード発生部３１から＋１
／２チップ遅延C／Aコードが供給される。乗算器３６
は、I信号と＋１／２チップ遅延C／Aコードとを乗算す
る。
供給されるとともに、Ｃ／Ａコード発生部３１から＋１
／２チップ遅延C／Aコードが供給される。乗算器３６
は、I信号と＋１／２チップ遅延C／Aコードとを乗算す
る。
【００２４】乗算器３７には、乗算器３３からQ信号が
供給されるとともに、C／Aコード発生部３１から０チッ
プ遅延C／Aコードが供給される。乗算器３７は、Q信号
と０チップ遅延C／Aコードとを乗算する。
供給されるとともに、C／Aコード発生部３１から０チッ
プ遅延C／Aコードが供給される。乗算器３７は、Q信号
と０チップ遅延C／Aコードとを乗算する。
【００２５】乗算器３４の乗算結果は、第１の検出回路
３９に供給される。乗算器３５の乗算結果は、第２の検
出回路４０に供給される。乗算器３６の乗算結果は、第
３の検出回路４１に供給される。乗算器３７の乗算結果
は、第４の検出回路４２に供給される。
３９に供給される。乗算器３５の乗算結果は、第２の検
出回路４０に供給される。乗算器３６の乗算結果は、第
３の検出回路４１に供給される。乗算器３７の乗算結果
は、第４の検出回路４２に供給される。
【００２６】第１の検出回路３９は、乗算器３４からの
乗算結果から−１／２チップ遅延C／AコードとI信号と
の不一致チップ数をカウントし、そのカウント値C１を
出力する。第２の検出回路４０は、乗算器３５からの乗
算結果から０チップ遅延C／AコードとI信号との不一致
チップ数をカウントし、そのカウント値C２を出力す
る。
乗算結果から−１／２チップ遅延C／AコードとI信号と
の不一致チップ数をカウントし、そのカウント値C１を
出力する。第２の検出回路４０は、乗算器３５からの乗
算結果から０チップ遅延C／AコードとI信号との不一致
チップ数をカウントし、そのカウント値C２を出力す
る。
【００２７】第３の検出回路４１は、乗算器３６からの
乗算結果から＋１／２チップ遅延C／AコードとＩ信号と
の不一致チップ数をカウントし、そのカウント値C３を
出力する。第４の検出回路４２は、乗算器３７からの乗
算結果から０チップ遅延C／AコードとQ信号との不一致
チップ数をカウントし、そのカウント値C４を出力す
る。
乗算結果から＋１／２チップ遅延C／AコードとＩ信号と
の不一致チップ数をカウントし、そのカウント値C３を
出力する。第４の検出回路４２は、乗算器３７からの乗
算結果から０チップ遅延C／AコードとQ信号との不一致
チップ数をカウントし、そのカウント値C４を出力す
る。
【００２８】第１〜第４の検出回路３９〜４２の出力カ
ウント値C１、C２、C３、C４は、CＰＵ１３に供給され
る。
ウント値C１、C２、C３、C４は、CＰＵ１３に供給され
る。
【００２９】CＰＵ１３は、カウント値Ｃ１〜Ｃ４から
相関値ｂ１〜ｂ４を求める。相関値ｂ１は、Ｉ信号と−
１／２チップ遅延Ｃ／Ａコードとの相関値である。相関
値ｂ２は、Ｉ信号と０チップ遅延Ｃ／Ａコードとの相関
値である。相関値ｂ３は、Ｉ信号と＋１／２チップ遅延
Ｃ／Ａコードとの相関値である。
相関値ｂ１〜ｂ４を求める。相関値ｂ１は、Ｉ信号と−
１／２チップ遅延Ｃ／Ａコードとの相関値である。相関
値ｂ２は、Ｉ信号と０チップ遅延Ｃ／Ａコードとの相関
値である。相関値ｂ３は、Ｉ信号と＋１／２チップ遅延
Ｃ／Ａコードとの相関値である。
【００３０】相関値ｂ１〜ｂ４は、相関がないときのカ
ウント値をａとすると、 ｂ１＝Ｃ１−ａ ・・・（１） ｂ２＝Ｃ２−ａ ・・・（２） ｂ３＝Ｃ３−ａ ・・・（３） ｂ４＝Ｃ４−ａ ・・・（４） で求められる。
ウント値をａとすると、 ｂ１＝Ｃ１−ａ ・・・（１） ｂ２＝Ｃ２−ａ ・・・（２） ｂ３＝Ｃ３−ａ ・・・（３） ｂ４＝Ｃ４−ａ ・・・（４） で求められる。
【００３１】ＣＰＵ１３は、下記の式（５）により相関
値ｂ２と相関値ｂ４からＩ信号とＱ信号との相関ｄ０を
求める。
値ｂ２と相関値ｂ４からＩ信号とＱ信号との相関ｄ０を
求める。
【００３２】相関ｄ０は、 ｄ０＝（ｂ２２＋ｂ４２） ・・・（５） で求められる。
【００３３】ＣＰＵ１３は、相関ｄ０を所定の閾値と比
較する。相関ｄ０が閾値より小さく、かつ、位相シフト
量が１０２３チップであれば、発振回路３８に周波数制
御信号を供給する。発振回路３８は、ＣＰＵ１３からの
周波数制御信号に応じて乗算器３２、３３に供給する発
振信号の周波数を制御する。ＣＰＵ１３は、相関ｄ０が
閾値より大きくなるまで、上記動作を繰り返す。
較する。相関ｄ０が閾値より小さく、かつ、位相シフト
量が１０２３チップであれば、発振回路３８に周波数制
御信号を供給する。発振回路３８は、ＣＰＵ１３からの
周波数制御信号に応じて乗算器３２、３３に供給する発
振信号の周波数を制御する。ＣＰＵ１３は、相関ｄ０が
閾値より大きくなるまで、上記動作を繰り返す。
【００３４】ＣＰＵ１３は、相関ｄ０が閾値より大きく
なると、ロック動作を行なう。ロック動作は、相関ｄ０
により発振回路３８を制御し、Ｉ信号とＱ信号との相関
を監視する。Ｉ信号とＱ信号との相関ｄ０は、情報処理
装置５に供給される。
なると、ロック動作を行なう。ロック動作は、相関ｄ０
により発振回路３８を制御し、Ｉ信号とＱ信号との相関
を監視する。Ｉ信号とＱ信号との相関ｄ０は、情報処理
装置５に供給される。
【００３５】情報処理装置５は、ＣＰＵ１３からのＩ信
号とＱ信号との相関ｄ０から衛星からの信号と同期し、
情報を得て、位置情報を抽出する。情報処理装置５は、
抽出した位置情報に応じて表示装置６を制御する。表示
装置６には、地図が表示され、表示された地図上に抽出
した位置情報に応じた位置を表示する。また、ＣＰＵ１
３は、相関値ｂ１及び相関値ｂ３によりロック動作を行
なう。
号とＱ信号との相関ｄ０から衛星からの信号と同期し、
情報を得て、位置情報を抽出する。情報処理装置５は、
抽出した位置情報に応じて表示装置６を制御する。表示
装置６には、地図が表示され、表示された地図上に抽出
した位置情報に応じた位置を表示する。また、ＣＰＵ１
３は、相関値ｂ１及び相関値ｂ３によりロック動作を行
なう。
【００３６】
【発明が解決しようとする課題】しかるに、従来のサー
チ方式では、Ｉ信号の０チップ遅延とＱ信号の０チップ
遅延との１組の相関しか使用していなかったため、Ｃ／
Ａコードは１チップずつしかシフトできなかった。
チ方式では、Ｉ信号の０チップ遅延とＱ信号の０チップ
遅延との１組の相関しか使用していなかったため、Ｃ／
Ａコードは１チップずつしかシフトできなかった。
【００３７】このため、サーチに時間かかるなどの問題
点があった。
点があった。
【００３８】本発明は上記の点に鑑みてなされたもの
で、簡単な構成で、高速に同期させることができる同期
回路を提供することを目的とする。
で、簡単な構成で、高速に同期させることができる同期
回路を提供することを目的とする。
【００３９】
【課題を解決するための手段】本発明は、所定のコード
を位相の異なる第１及び第２のコードに同調させる同期
回路において、前記所定のコードから所定チップ数だけ
変移した変移コードを出力するコード発生手段と、前記
コード発生手段からの変移コードと前記第１のコードと
の相関を検出する第１の相関検出手段と、前記コード発
生手段からの変移コードと前記第２のコードとの相関を
検出する第２の相関検出手段と、前記第１及び第２の相
関検出手段の検出結果に応じて前記コード発生手段から
発生されるコードを所定チップ数シフトするコードシフ
ト手段とを有することを特徴とする。
を位相の異なる第１及び第２のコードに同調させる同期
回路において、前記所定のコードから所定チップ数だけ
変移した変移コードを出力するコード発生手段と、前記
コード発生手段からの変移コードと前記第１のコードと
の相関を検出する第１の相関検出手段と、前記コード発
生手段からの変移コードと前記第２のコードとの相関を
検出する第２の相関検出手段と、前記第１及び第２の相
関検出手段の検出結果に応じて前記コード発生手段から
発生されるコードを所定チップ数シフトするコードシフ
ト手段とを有することを特徴とする。
【００４０】本発明によれば、位相の異なる第１及び第
２のコードの両方で相関を検出することにより、コード
シフト回数を減少させることができる。
２のコードの両方で相関を検出することにより、コード
シフト回数を減少させることができる。
【００４１】
【発明の実施の形態】次に、本発明の一実施例を図面と
ともに説明する。
ともに説明する。
【００４２】図１は本発明の一実施例の受信部のブロッ
ク構成図を示す。同図中、図６と同一構成部分には同一
符号を付し、その説明は省略する。
ク構成図を示す。同図中、図６と同一構成部分には同一
符号を付し、その説明は省略する。
【００４３】本実施例の受信部１００は、Ｃ／Ａコード
発生部３１の出力Ｃ／Ａコードを３種類から４種類に変
更するとともに、３つのスイッチ１０１、１０２、１０
３を設けてなる。
発生部３１の出力Ｃ／Ａコードを３種類から４種類に変
更するとともに、３つのスイッチ１０１、１０２、１０
３を設けてなる。
【００４４】Ｃ／Ａコード発生部３１は、−１／２チッ
プ遅延Ｃ／Ａコード、０チップ遅延Ｃ／Ａコード、＋１
／２チップ遅延Ｃ／Ａコードに加えて、−１チップ遅延
Ｃ／Ａコードを発生する。
プ遅延Ｃ／Ａコード、０チップ遅延Ｃ／Ａコード、＋１
／２チップ遅延Ｃ／Ａコードに加えて、−１チップ遅延
Ｃ／Ａコードを発生する。
【００４５】スイッチ１０１は、Ｃ／Ａコード発生部３
１から−１／２チップ遅延Ｃ／Ａコード及び−１チップ
遅延Ｃ／Ａコードが供給され、ＣＰＵ１３からの切換制
御信号に応じて−１／２チップ遅延Ｃ／Ａコード又は−
１チップ遅延Ｃ／Ａコードのいずれかを選択して乗算器
３４に供給する。
１から−１／２チップ遅延Ｃ／Ａコード及び−１チップ
遅延Ｃ／Ａコードが供給され、ＣＰＵ１３からの切換制
御信号に応じて−１／２チップ遅延Ｃ／Ａコード又は−
１チップ遅延Ｃ／Ａコードのいずれかを選択して乗算器
３４に供給する。
【００４６】スイッチ１０２は、Ｃ／Ａコード発生部３
１から乗算器３２の乗算結果及び尾乗算器３３の乗算結
果が供給され、ＣＰＵ１３からの切換制御信号に応じて
乗算器３２の乗算結果又は乗算器３３の乗算結果のいず
れかを選択して乗算器３６に供給する。
１から乗算器３２の乗算結果及び尾乗算器３３の乗算結
果が供給され、ＣＰＵ１３からの切換制御信号に応じて
乗算器３２の乗算結果又は乗算器３３の乗算結果のいず
れかを選択して乗算器３６に供給する。
【００４７】スイッチ１０３は、Ｃ／Ａコード発生部３
１から＋１／２チップ遅延Ｃ／Ａコード及び−１チップ
遅延Ｃ／Ａコードが供給され、ＣＰＵ１３からの切換制
御信号に応じて＋１／２チップ遅延Ｃ／Ａコード又は−
１チップ遅延Ｃ／Ａコードのいずれかを選択して乗算器
３６に供給する。
１から＋１／２チップ遅延Ｃ／Ａコード及び−１チップ
遅延Ｃ／Ａコードが供給され、ＣＰＵ１３からの切換制
御信号に応じて＋１／２チップ遅延Ｃ／Ａコード又は−
１チップ遅延Ｃ／Ａコードのいずれかを選択して乗算器
３６に供給する。
【００４８】次に、本実施例の動作について説明する。
【００４９】図２は本発明の一実施例のＣＰＵの動作説
明図を示す。
明図を示す。
【００５０】ＣＰＵ１３は、ステップＳ１〜Ｓ８を実行
する。
する。
【００５１】ステップＳ１は、スイッチ１０１〜１０３
をサーチ動作時の状態に切り換える。サーチ動作時に
は、スイッチ１０１は、Ｃ／Ａコード発生部３１からの
−１チップ遅延Ｃ／Ａコードが乗算器３４に供給される
ように切り換えられる。また、スイッチ１０２は、サー
チ動作時には、乗算器３３からのＱ信号が乗算器３６に
供給されるように切り換えられる。スイッチ１０３は、
Ｃ／Ａコード発生部３１からの−１チップ遅延Ｃ／Ａコ
ードが乗算器３６に供給されるように切り換えられる。
をサーチ動作時の状態に切り換える。サーチ動作時に
は、スイッチ１０１は、Ｃ／Ａコード発生部３１からの
−１チップ遅延Ｃ／Ａコードが乗算器３４に供給される
ように切り換えられる。また、スイッチ１０２は、サー
チ動作時には、乗算器３３からのＱ信号が乗算器３６に
供給されるように切り換えられる。スイッチ１０３は、
Ｃ／Ａコード発生部３１からの−１チップ遅延Ｃ／Ａコ
ードが乗算器３６に供給されるように切り換えられる。
【００５２】次に、ステップＳ２が実行される。ステッ
プＳ２は、第１〜第３の検出回路３９〜４２からカウン
ト値Ｃ１〜Ｃ４を入力する。
プＳ２は、第１〜第３の検出回路３９〜４２からカウン
ト値Ｃ１〜Ｃ４を入力する。
【００５３】ＣＰＵ１３は、ステップＳ２で入力された
カウント値Ｃ１〜Ｃ４から相関ｄ０及び相関ｄ１０を求
める。
カウント値Ｃ１〜Ｃ４から相関ｄ０及び相関ｄ１０を求
める。
【００５４】相関ｄ１０は、第１の検出回路３９からの
カウント値Ｃ１と第３の検出回路４１のカウント値Ｃ３
とから求められる。
カウント値Ｃ１と第３の検出回路４１のカウント値Ｃ３
とから求められる。
【００５５】まず、カウント値Ｃ１、Ｃ３から式（１）
及び（３）により相関値ｂ１、ｂ３を求める。次に、相
関値ｂ１、ｂ３から下記の式（６）により相関ｄ１０が
求められる。
及び（３）により相関値ｂ１、ｂ３を求める。次に、相
関値ｂ１、ｂ３から下記の式（６）により相関ｄ１０が
求められる。
【００５６】 ｄ１０＝（ｂ１２＋ｂ３２） ・・・（６） 相関ｄ０は、第２の検出回路４０からのカウント値Ｃ２
と第４の検出回路４２からのカウント値Ｃ４とから求め
られる。
と第４の検出回路４２からのカウント値Ｃ４とから求め
られる。
【００５７】まず、カウント値Ｃ２、Ｃ４から相関値ｂ
２、ｂ４を求める。次に、相関値ｂ２、ｂ４から上記式
（５）により相関ｄ０が求められる。
２、ｂ４を求める。次に、相関値ｂ２、ｂ４から上記式
（５）により相関ｄ０が求められる。
【００５８】相関ｄ０は、Ｉ信号の−１チップ遅延Ｃ／
ＡコードとＱ信号の−１チップ遅延Ｃ／Ａコードとの相
関に相当する。相関ｄ０は、Ｉ信号の０チップ遅延Ｃ／
ＡコードとＱ信号の０チップ遅延Ｃ／Ａコードとの相関
に相当する。
ＡコードとＱ信号の−１チップ遅延Ｃ／Ａコードとの相
関に相当する。相関ｄ０は、Ｉ信号の０チップ遅延Ｃ／
ＡコードとＱ信号の０チップ遅延Ｃ／Ａコードとの相関
に相当する。
【００５９】ＣＰＵ１３は、ステップＳ２で、相関ｄ
０、ｄ１０を求めると次に、ステップＳ３を行なう。ス
テップＳ３は、相関ｄ０、ｄ１０が閾値より大きいか否
かを判定する。ステップＳ３で、相関ｄ０、ｄ１０が閾
値より小さいときには、次にステップＳ４が実行され
る。
０、ｄ１０を求めると次に、ステップＳ３を行なう。ス
テップＳ３は、相関ｄ０、ｄ１０が閾値より大きいか否
かを判定する。ステップＳ３で、相関ｄ０、ｄ１０が閾
値より小さいときには、次にステップＳ４が実行され
る。
【００６０】ステップＳ４は、Ｃ／Ａコード発生部３１
から出力されるＣ／Ａコードの位相シフト量がＣ／Ａコ
ードの全チップ分の１０２３チップシフトしたか否かを
判定する。ステップＳ４で、Ｃ／Ａコードは１０２３チ
ップであるため、１０２３チップシフトを行なったと判
定された場合には、乗算器３２、３３での乗算結果に誤
りがあると判断できるので、次に発振回路３８に周波数
制御信号を供給し、発振回路３８から乗算器３２、３３
に供給する発振信号の周波数を制御する。ステップＳ４
で周波数を変更した後、再びステップＳ１に戻ってサー
チ処理を行なう。
から出力されるＣ／Ａコードの位相シフト量がＣ／Ａコ
ードの全チップ分の１０２３チップシフトしたか否かを
判定する。ステップＳ４で、Ｃ／Ａコードは１０２３チ
ップであるため、１０２３チップシフトを行なったと判
定された場合には、乗算器３２、３３での乗算結果に誤
りがあると判断できるので、次に発振回路３８に周波数
制御信号を供給し、発振回路３８から乗算器３２、３３
に供給する発振信号の周波数を制御する。ステップＳ４
で周波数を変更した後、再びステップＳ１に戻ってサー
チ処理を行なう。
【００６１】また、ステップＳ４で、Ｃ／Ａコード発生
部３１でのＣ／Ａコードのシフト量が１０２３チップに
達していない場合には、次にステップＳ６を実行する。
ステップＳ６は、Ｃ／Ａコード発生部３１にシフト制御
信号を供給し、Ｃ／Ａコード発生部３１から出力される
Ｃ／Ａコードを２チップ分シフトさせる。ステップＳ６
で、Ｃ／Ａコードをシフトすると、ステップＳ２に戻っ
て処理が続けられる。
部３１でのＣ／Ａコードのシフト量が１０２３チップに
達していない場合には、次にステップＳ６を実行する。
ステップＳ６は、Ｃ／Ａコード発生部３１にシフト制御
信号を供給し、Ｃ／Ａコード発生部３１から出力される
Ｃ／Ａコードを２チップ分シフトさせる。ステップＳ６
で、Ｃ／Ａコードをシフトすると、ステップＳ２に戻っ
て処理が続けられる。
【００６２】また、ステップＳ３で、相関ｄ０、ｄ１０
が閾値より大きければ、ロック動作可能であると判断で
きるので、次にステップＳ７が実行される。
が閾値より大きければ、ロック動作可能であると判断で
きるので、次にステップＳ７が実行される。
【００６３】ステップＳ７は、スイッチ１０１〜１０３
をロック動作時の状態に切り換える。
をロック動作時の状態に切り換える。
【００６４】スイッチ１０１は、Ｃ／Ａコード発生部３
１からの−１／２チップ遅延Ｃ／Ａコードが乗算器３４
に供給されるように切り換えられる。スイッチ１０２
は、乗算器３２からの乗算結果が乗算器３６に供給され
るように切り換えられる。
１からの−１／２チップ遅延Ｃ／Ａコードが乗算器３４
に供給されるように切り換えられる。スイッチ１０２
は、乗算器３２からの乗算結果が乗算器３６に供給され
るように切り換えられる。
【００６５】スイッチ１０３は、Ｃ／Ａコード発生部３
１からの１／２チップ遅延Ｃ／Ａコードが乗算器３６に
供給されるように切り換えられる。これにより、第１の
検出回路３９の出力カウント値Ｃ１は、Ｉ信号と−１／
２チップ遅延Ｃ／Ａコードとの相関値となる。第２の検
出回路４０の出力カウント値Ｃ２は、Ｉ信号と０チップ
遅延Ｃ／Ａコードとの相関値となる。第３の検出回路４
１の出力カウント値Ｃ３は、Ｉ信号と＋１／２チップ遅
延Ｃ／Ａコードとの相関値となる。第４の検出回路４２
の出力カウント値Ｃ４は、Ｑ信号と０チップ遅延Ｃ／Ａ
コードとの相関値となる。
１からの１／２チップ遅延Ｃ／Ａコードが乗算器３６に
供給されるように切り換えられる。これにより、第１の
検出回路３９の出力カウント値Ｃ１は、Ｉ信号と−１／
２チップ遅延Ｃ／Ａコードとの相関値となる。第２の検
出回路４０の出力カウント値Ｃ２は、Ｉ信号と０チップ
遅延Ｃ／Ａコードとの相関値となる。第３の検出回路４
１の出力カウント値Ｃ３は、Ｉ信号と＋１／２チップ遅
延Ｃ／Ａコードとの相関値となる。第４の検出回路４２
の出力カウント値Ｃ４は、Ｑ信号と０チップ遅延Ｃ／Ａ
コードとの相関値となる。
【００６６】ステップＳ７でスイッチ１０１〜１０３が
ロック動作状態に切り換えられると、ステップＳ８によ
り、ロック動作が行なわれる。
ロック動作状態に切り換えられると、ステップＳ８によ
り、ロック動作が行なわれる。
【００６７】ロック動作では、ＣＰＵ１３は、第２の検
出回路４０からのカウント値Ｃ２と第４の検出回路４２
のカウント値Ｃ４とから式（２）、（４）から相関値ｂ
２、ｂ４を求め、式（５）により相関ｄ０を求めて、相
関ｄ０が閾値以下となるように発振回路３８を制御し、
周波数をロックする。このとき、相関値ｂ４が小さくな
るように制御される。
出回路４０からのカウント値Ｃ２と第４の検出回路４２
のカウント値Ｃ４とから式（２）、（４）から相関値ｂ
２、ｂ４を求め、式（５）により相関ｄ０を求めて、相
関ｄ０が閾値以下となるように発振回路３８を制御し、
周波数をロックする。このとき、相関値ｂ４が小さくな
るように制御される。
【００６８】また、ＣＰＵ１３は、第１の検出回路３９
からのカウント値Ｃ１と第３の検出回路４１のカウント
値Ｃ３とから式（１）、（３）から相関値ｂ１、ｂ３を
求め、相関値ｂ１、ｂ３から相関ｄ１０を求めて、相関
ｄ１０が閾値以下となるようにＣ／Ａコード発生部３１
を制御し、位相をロックする。このとき、相関値ｂ１と
相関値ｂ３との差が小さくなるように制御される。
からのカウント値Ｃ１と第３の検出回路４１のカウント
値Ｃ３とから式（１）、（３）から相関値ｂ１、ｂ３を
求め、相関値ｂ１、ｂ３から相関ｄ１０を求めて、相関
ｄ１０が閾値以下となるようにＣ／Ａコード発生部３１
を制御し、位相をロックする。このとき、相関値ｂ１と
相関値ｂ３との差が小さくなるように制御される。
【００６９】本実施例によれば、Ｉ信号の−１チップ遅
延Ｃ／ＡコードとＱ信号の−１チップ遅延Ｃ／Ａコード
及びＩ信号の０チップ遅延Ｃ／ＡコードとＱ信号の０チ
ップ遅延Ｃ／Ａコードとの相関を求めることにより、１
度に２チップ分のサーチを実行できる。このため、従来
の２倍の速度でサーチをかけることができ、サーチを高
速で行なえる。
延Ｃ／ＡコードとＱ信号の−１チップ遅延Ｃ／Ａコード
及びＩ信号の０チップ遅延Ｃ／ＡコードとＱ信号の０チ
ップ遅延Ｃ／Ａコードとの相関を求めることにより、１
度に２チップ分のサーチを実行できる。このため、従来
の２倍の速度でサーチをかけることができ、サーチを高
速で行なえる。
【００７０】このとき、Ｃ／Ａコード発生部３１の構成
は、従来に比べて−１チップ遅延Ｃ／Ａコードを出力可
能とればよいので、回路規模の増加は少なくて済む。ま
た、スイッチ１０１〜１０３を追加することにより従来
と同様のロック動作に対応できる。
は、従来に比べて−１チップ遅延Ｃ／Ａコードを出力可
能とればよいので、回路規模の増加は少なくて済む。ま
た、スイッチ１０１〜１０３を追加することにより従来
と同様のロック動作に対応できる。
【００７１】なお、スイッチ１０１〜１０３は、Ｃ／Ａ
コード発生部３１内に一体に内蔵してもよい。
コード発生部３１内に一体に内蔵してもよい。
【００７２】
【発明の効果】上述の如く、本発明によれば、位相の異
なる第１及び第２のコードの両方で相関を検出すること
により、コードシフト回数を減少させることができ、よ
って、所定のコードと第１及び第２のコードに高速で同
期させることができるなどの特長を有する。
なる第１及び第２のコードの両方で相関を検出すること
により、コードシフト回数を減少させることができ、よ
って、所定のコードと第１及び第２のコードに高速で同
期させることができるなどの特長を有する。
【図１】本発明の一実施例の受信部のブロック構成図で
ある。
ある。
【図２】本発明の一実施例の制御部の処理フローチャー
トである。
トである。
【図３】従来のＧＰＳ受信装置の一例のブロック構成図
である。
である。
【図４】従来の一例の受信ユニットのブロック構成図で
ある。
ある。
【図５】従来の一例の高周波回路のブロック構成図であ
る。
る。
【図６】従来の一例の受信回路のブロック構成図であ
る。
る。
１ ＧＰＳ受信装置 ２ 衛星 ３ アンテナ ４ 受信ユニット ５ 情報処理装置 ６ 表示装置 １１ 高周波回路 １２ 受信回路 １３ ＣＰＵ １４ ＲＡＭ ３１ Ｃ／Ａコード発生部 ３２〜３７ 乗算器 ３８ 発振回路 ３９ 第１の検出回路 ４０ 第２の検出回路 ４１ 第３の検出回路 ４２ 第４の検出回路 １００ 受信部 １０１〜１０３ スイッチ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J062 CC07 DD05 HH04 5K022 EE02 EE31 EE36 5K047 AA02 AA16 BB01 DD01 GG06 GG09 GG45 KK02 MM23 MM24 MM46 MM56 MM59 MM63
Claims (2)
- 【請求項１】 所定のコードを位相の異なる第１及び第
２のコードに同調させる同期回路において、 前記所定のコードから所定チップ数だけ変移した変移コ
ードを出力するコード発生手段と、 前記コード発生手段からの変移コードと前記第１のコー
ドとの相関を検出する第１の相関検出手段と、 前記コード発生手段からの変移コードと前記第２のコー
ドとの相関を検出する第２の相関検出手段と、 前記第１及び第２の相関検出手段の検出結果に応じて前
記コード発生手段から発生されるコードを所定チップ数
シフトするコードシフト手段とを有することを特徴とす
る同期回路。 - 【請求項２】 前記第１のコードと前記第２のコードと
は１／２チップ位相が相違しており、 前記コード発生手段は、所定のコードから１チップ数分
だけ変移した変移コードを発生することを特徴とする請
求項１記載の同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025771A JP4352557B2 (ja) | 2000-02-02 | 2000-02-02 | 同期回路 |
| US09/761,092 US6853678B2 (en) | 2000-02-02 | 2001-01-16 | Synchronizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025771A JP4352557B2 (ja) | 2000-02-02 | 2000-02-02 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217819A true JP2001217819A (ja) | 2001-08-10 |
| JP4352557B2 JP4352557B2 (ja) | 2009-10-28 |
Family
ID=18551584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000025771A Expired - Lifetime JP4352557B2 (ja) | 2000-02-02 | 2000-02-02 | 同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6853678B2 (ja) |
| JP (1) | JP4352557B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080638A (ja) * | 2004-09-07 | 2006-03-23 | Sumitomo Electric Ind Ltd | スペクトラム拡散通信装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731906B2 (en) * | 2001-04-23 | 2004-05-04 | University Corporation For Atmospheric Research | Method and system for determining the phase and amplitude of a radio occultation signal |
| GB2397987B (en) * | 2001-11-02 | 2004-12-15 | Toshiba Res Europ Ltd | Receiver processing system |
| US7412012B2 (en) * | 2003-07-08 | 2008-08-12 | Nokia Corporation | Pattern sequence synchronization |
| TWI386676B (zh) * | 2008-12-24 | 2013-02-21 | Altek Corp | Get the accuracy of the global positioning system signal tracking frequency method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160841A (en) * | 1996-05-24 | 2000-12-12 | Leica Geosystems Inc. | Mitigation of multipath effects in global positioning system receivers |
-
2000
- 2000-02-02 JP JP2000025771A patent/JP4352557B2/ja not_active Expired - Lifetime
-
2001
- 2001-01-16 US US09/761,092 patent/US6853678B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080638A (ja) * | 2004-09-07 | 2006-03-23 | Sumitomo Electric Ind Ltd | スペクトラム拡散通信装置 |
| JP4513467B2 (ja) * | 2004-09-07 | 2010-07-28 | 住友電気工業株式会社 | スペクトラム拡散通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4352557B2 (ja) | 2009-10-28 |
| US20010012318A1 (en) | 2001-08-09 |
| US6853678B2 (en) | 2005-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8351486B2 (en) | Parallel correlator implementation using hybrid correlation in spread-spectrum communication | |
| JPS62228184A (ja) | 地上位置システム | |
| US8259886B2 (en) | Communication apparatus | |
| JP2000082973A (ja) | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 | |
| JP2000312163A (ja) | 擬似雑音符号位相検出装置 | |
| JP2001217819A (ja) | 同期回路 | |
| JP3575220B2 (ja) | スペクトル拡散信号捕捉装置 | |
| JP4347978B2 (ja) | 周波数信号および周期パルス信号発生装置 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JPH09238093A (ja) | スペクトル拡散受信装置 | |
| JP2003032144A (ja) | スペクトル拡散信号捕捉装置および方法 | |
| JPH11317732A (ja) | ビット位相同期回路 | |
| JP3188516B2 (ja) | Ｇｐｓ受信機の信号処理回路 | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| JP2002064408A (ja) | ページングモード制御方法 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| JP3183493B2 (ja) | スペクトル拡散受信装置 | |
| KR0155523B1 (ko) | 직접대역확산 시스템의 2차 동기장치 | |
| JP2841873B2 (ja) | 同期保持回路 | |
| KR100559376B1 (ko) | 동기포착방법 및 회로 | |
| JPH11313054A (ja) | Ｐｌｌ回路 | |
| JP2001042022A (ja) | Ｇｐｓ受信装置 | |
| JP2001091624A (ja) | Ｇｐｓ受信装置 | |
| JP2001044889A (ja) | スペクトラム拡散受信装置 | |
| JPH10107687A (ja) | スペクトラム拡散通信における同期保持回路及び無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4352557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |